CN101464802A - 控制器程序码的更新***、具有所述更新***的网络存储设备及其更新方法 - Google Patents
控制器程序码的更新***、具有所述更新***的网络存储设备及其更新方法 Download PDFInfo
- Publication number
- CN101464802A CN101464802A CNA2007103005971A CN200710300597A CN101464802A CN 101464802 A CN101464802 A CN 101464802A CN A2007103005971 A CNA2007103005971 A CN A2007103005971A CN 200710300597 A CN200710300597 A CN 200710300597A CN 101464802 A CN101464802 A CN 101464802A
- Authority
- CN
- China
- Prior art keywords
- programming code
- code document
- data
- update
- update command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Stored Programmes (AREA)
Abstract
本发明揭示一种用于控制器程序码的更新***、具有所述更新***的网络存储设备及其更新方法，其包括应用程序单元、核心缓存、双通道控制模块以及通用输入/输出控制模块。应用程序单元接收来自网络的更新命令以及程序码文件。核心缓存依据更新命令下载程序码文件。双通道控制模块用以读取储存于所述核心缓存的程序码文件，并且将所述程序码文件转换成一时钟信号以及一数据信号。通用输入/输出控制模块具有一时钟通道以及一数据通道，以分别传送所述时钟信号以及所述数据信号至网络存储设备，并且利用时钟信号以及数据信号，以更新储存于控制器内的原始程序码。
Description
技术领域
本发明是关于一种更新***及其更新方法，特别是有关于一种依据两线协议的控制器程序码的更新***及其更新方法，其透过远端网络执行一更新命令以及接收一程序码文件，以更新储存于一控制器内的原始程序码，本发明还涉及具有控制器程序码的更新***的网络存储设备。
背景技术
随着信息技术的成熟以及网络通讯的快速发展，透过互联网络存取数据的应用非常普遍，例如用户端电脑经由网络存取连接于互联网上分享出来网络存储装置，例如附加式网络存储媒体(Network Attached Storage，NAS)。然而为了要使所述网络存储装置具有更多的应用范围，需要修改其内部的原始程序码，亦即修改网络存储装置中单芯片执行的程序码，或者当所述程序码需要除错而要重新烧录新的程序码时，必须透过所述网络存储装置内部的边界扫描(Joint Test Action Group，JTAG)连接埠来修改原始的程序码或是将新的程序码烧录至单芯片中，导致其更新程序非常地不方便。
换言之，在网络存储装置的制造过程，为了更新单芯片内的程序码，所述网络存储装置的开发电路板设有JTAG连接埠，因而占用开发电路板的可用面积。其次，在程序码除错的过程中须将修正后的程序码重复地烧录至所述单芯片，直至程序码通过测试为止，因此开发人员必须购置专用的烧录器来烧录修正后的程序码，成本较高。而且当网络存储装置出售给使用者之后，制造厂商必须将烧录的程序、烧录工具以及使用方法教导使用者如何操作使用，相当不方便。此外，当使用者欲更新单芯片的程序码时，必须拆开网络存储装置的外壳，才能进行新程序码的烧录，由于所述网络存储装置出厂之后，JTAG连接埠被封在机壳内，非常不便。因此需要发展一种新式的更新装置以及更新方法。
发明内容
本发明的一个目的是提供一种控制器程序码的更新***及其更新方法，适用于网络存储设备，通过更新***的两个输出/输入连接埠模拟两线协议，以取代现有的JTAG连接埠，并且利用两个输出/输入连接埠载入一程序码至所述控制器的非挥发性内存。
本发明另一目的是提供一种控制器程序码的更新***及其更新方法，适用于网络存储设备，使客户透过网络选择所需要的程序码，并且利用所述两线协议载入选定的程序码烧录文件，解决客户每次更新单芯片时必须借助制造厂商寄来的烧录文件以及烧录工具且需要重复安装烧录的设定环境的问题。
本发明又一目的是提供一种控制器程序码的更新***及其更新方法，适用于网络存储设备，使客户透过网络选择所需要的程序码，并且利用所述两线协议载入选定的程序码烧录文件，避免拆开产品才能更新单芯片的程序码的问题。
本发明所述的控制器程序码的更新***包括一主处理器以及一控制器，主处理器经由时钟通道以及数据通道耦接于控制器。主处理器包括应用程序单元、核心缓存、双通道控制模块以及通用输入/输出控制模块。具体来说，应用程序单元接收来自所述网络的更新命令以及所述程序码文件。核心缓存依据所述更新命令下载来自所述应用程序单元的程序码文件，并且储存于所述核心缓存。双通道控制模块用以读取储存于所述核心缓存的程序码文件，并且将所述程序码文件转换成一时钟信号以及一数据信号。通用输入/输出控制模块用以接收所述时钟信号以及所述数据信号，并且具有一时钟通道以及一数据通道，以分别传送所述时钟信号以及所述数据信号至所述网络存储设备，以利用所述时钟信号以及所述数据信号来更新储存于控制器内的原始程序码。
应用程序单元更包括网络界面模块以及输入/输出控制模块，网络界面模块耦接于所述网络，输入/输出控制模块耦接所述网络界面模块至所述双通道控制模块。网络界面模块透过所述网络与所述服务器以及所述用户端电脑建立通信，以接收所述更新命令以及所述程序码文件。输入/输出控制模块用以传送所述更新命令至所述双通道控制模块。
所述控制器更包括两线协议模块、程序化单元以及非挥发性内存。两线协议模块分别接收来自所述时钟通道以及所述数据通道的所述时钟信号以及所述数据信号。程序化单元具有一控制寄存器以及一数据寄存器，用以写入所述更新命令至所述控制寄存器，以及写入所述程序码文件至所述数据寄存器。非挥发性内存用以储存具有所述原始程序码，依据所述更新命令，所述程序化单元将所述程序码文件写入至所述非挥发性内存，以覆盖所述原始程序码。
根据上述，控制器程序码的更新***的双通道控制模块经由通用输入/输出控制模块电性连接于具有两线协议模块的控制器，依据时钟通道以及数据通道对控制器内的快闪内存进行程序化的步骤，以取代快闪内存内的原始程序码。亦即利用更新***的两个输出/输入连接埠来模拟时钟通道以及数据通道，例如使用主处理器的通用型输出/入连接埠来模拟两线协议界面，使得主处理器与控制器进行地址以及数据的通讯传输。
本发明之更新方法包括下列步骤：
(a)对控制器程序码的更新***进行初始化。
(b)利用网络服务代码经由网络开启控制器，使用户端电脑与更新***进行通讯，以处于控制模式状态。
(c)应用程序单元透过所述网络接收来自所述服务器的一程序码文件以及来自所述用户端电脑的更新命令。
(d)应用程序单元依据更新命令选择一控制模式，包括写入模式、擦除模式以及校正模式。
(d1)双通道控制模块依据更新命令将所述程序码文件写入至控制器的非挥发性内存，亦即当应用程序单元接收所述更新命令时，经由所述时钟通道传送所述时钟信号至控制器，同时依据所述时钟信号经由所述数据通道传送所述程序码文件至所述控制器，以更新所述控制器的非挥发性内存内的原始程序码。
(d2)双通道控制模块依据更新命令擦除所述非挥发性内存之内的原始程序码。
(d3)双通道控制模块依据更新命令计算所述非挥发性内存之内的程序码文件的总和值，以检查所述程序码文件的正确性。当所述程序码文件的不正确时，重置所述时钟通道的时钟信号。
(e)更新***传回控制模式的操作信息以及执行结果至用户端电脑。
为让本发明之上述内容能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下：
附图说明
图1揭示依据本发明实施例中控制器的程序码的更新***的方块图；
图2揭示依据本发明图1中控制器的程序码的更新***的详细方块图；
图3A揭示依据本发明图2中双通道控制模块的型态模块的示意图；
图3B揭示依据本发明图2中双通道控制模块的寄存器单元的示意图；
图4揭示依据本发明图2中控制器的详细方块图。
第5A-5D图揭示依据本发明实施例中通用输入/输出(GPIO)控制模块模拟两线协议的读取/写入时序图；
图6揭示依据本发明实施例中执行控制器的程序码的更新方法的流程图。
【主要元件符号说明】
100 更新*** 102 用户端电脑
104 服务器 106 主处理器
108 控制器 110a 时钟通道
110b 数据通道 112 应用程序单元
112a 网络界面模块 112b 输入/输出控制模块
114 核心缓存 116 双通道控制模块
116a 型态模块 116b 寄存器单元
118 通用输入/输出控制模块 120a 时钟通道
120b 数据通道 122a 控制寄存器
122b 数据寄存器 300 擦除快闪内存装置
302 擦除快闪内存分页 304 写入快闪内存区块
306 读取快闪内存区块 308 写入地址寄存器
310 读取地址寄存器 312 写入数据寄存器
314 读取数据寄存器
具体实施方式
图1揭示依据本发明实施例中控制器程序码的更新***100的方块图。所述更新***100透过网络分别耦接于用户端电脑102以及服务器104，主要包括一主处理器106以及控制器108。进行更新时，所述用户端电脑102经由网络选取储存于服务器104一程序码文件，并且发送一更新命令至更新***100。接着更新***100的主处理器106依据所述更新命令下载所述程序码文件，并且透过一两线协议(two-channel protocol)，利用所述程序码文件更新储存于控制器102内的原始程序码。其中，程序码文件譬如是可烧录的执行文件，所述两线协议是指时钟通道110a以及数据通道110b，用以分别传送对应于所述程序码文件的时钟信号以及数据信号，以达到更新控制器108内的程序码的目的。在一实施例中，微控器108的两线协议的时钟通道110a连接于主处理器106的一通用输入/输出埠，且所述两线协议的数据通道110b连接于主处理器106的另一通用输入/输出埠。本发明的控制器程序码的更新***100适用于附加式网络存储媒体(NAS)，主处理器106譬如是型号CPU-8313E的处理器或是类似的处理器，而控制器108譬如是8051系列的单芯片或是类似的控制芯片，较佳实施例中，控制器108譬如是具有两线协议的单芯片。更新***100的技术内容将于下文详述。
图2揭示依据本发明图1中控制器程序码的更新***100的详细方块图。更新***100包括主处理器106以及控制器108，主处理器106经由时钟通道110a以及数据通道110b耦接于控制器108。主处理器106包括应用程序单元112、核心缓存114、双通道控制模块116以及通用输入/输出(general purposeinput/output，GPIO)控制模块118。应用程序单元112经由网络耦接于用户端电脑102以及服务器104，且应用程序单元112分别耦接于核心缓存114以及双通道控制模块116，双通道控制模块116分别耦接于核心缓存114以及通用输入/输出(GPIO)控制模块118，通用输入/输出(GPIO)控制模块118耦接于控制器108。所述的网络可以是有线如以线缆连接，或是无线网络如符合蓝牙(Bluetooth)规范的技术；亦可为广域网络(WAN)，如互联网(Internet)；或是局域网络(LAN)，如企业网络(Intranet)或是以太网(Ethernet)。
具体来说，应用程序单元112接收来自所述网络的更新命令以及所述程序码文件。核心缓存114依据所述更新命令下载来自所述应用程序单元112的程序码文件，并且储存于核心缓存114。双通道控制模块116用以读取储存于核心缓存114的程序码文件，并且将所述程序码文件转换成一时钟信号以及一数据信号。通用输入/输出控制模块118用以接收所述时钟信号以及所述数据信号，并且具有时钟通道110a以及数据通道110b，以分别传送所述时钟信号以及所述数据信号至所述网络存储设备，以利用所述时钟信号以及所述数据信号来更新储存于控制器108内的原始程序码。
应用程序单元112更包括网络界面模块112a以及输入/输出控制模块(IOCTL)112b，网络界面模块112a耦接于网络，输入/输出控制模块112b耦接网络界面模块112a至双通道控制模块116。网络界面模块112a透过网络与服务器104以及用户端电脑102建立通信，以接收所述更新命令以及所述程序码文件。输入/输出控制模块112b用以传送所述更新命令至所述双通道控制模块116。
所述双通道控制模块116更包括型态模块116a以及寄存器单元116b，以图1分别配合参考图3A以及图3B。
参考图3A，其揭示依据本发明图2中双通道控制模块116的型态模块的示意图。型态模块116a，耦接于所述输入/输出控制模块112b，用以储存所述控制器108的控制型态，以管理非挥发性内存的存取型态。所述控制器108的控制型态选自擦除快闪内存装置(erase flash device)300的型态、擦除快闪内存分页(erase flashpage)302的型态、写入快闪内存区块(write flash block)304的型态以及读取快闪内存区块(read flash block)306的型态所组成的型态中的一种。当更新***100依据更新命令的更新型态为擦除控制器102时，则指定为擦除快闪内存装置300。当更新***100依据更新命令的更新型态为分页擦除时，则指定为写入快闪内存区块304。当更新***100依据更新命令的更新型态为区块写入时，则指定为读取快闪内存区块306。
参考图3B，其揭示依据本发明图2中双通道控制模块的寄存器单元的示意图。寄存器单元116b，耦接于所述型态模块116a，具有复数个寄存器，依据所述更新命令读取来自所述核心缓存114所述程序码文件并且储存于所述寄存器。在一实施例中，根据两线协议，其中所述寄存器选自于写入地址寄存器(write addressregister)308、读取地址寄存器(read address register)310、写入数据寄存器(write data register)312以及读取数据寄存器(read dataregister)314中的一种。双通道控制模块116分析储存于核心缓存112的程序码文件，将欲写入至控制器108的地址信息存放在写入地址寄存器308，将欲读取控制器108的地址信息存放在读取地址寄存器310，将欲写入至控制器108的数据存放在写入数据寄存器312，以及将欲读取控制器108的数据存放在读取数据寄存器314。
所述控制器108更包括两线协议模块120、程序化单元122以及非挥发性内存124。所述两线协议模块120耦接所述通用输入/输出控制模块118至所述程序化单元122，且所述程序化单元122耦接于所述非挥发性内存124。两线协议模块120分别接收来自所述时钟通道110a以及所述数据通道110b所述时钟信号以及所述数据信号。程序化单元122具有控制寄存器122a以及数据寄存器122b，如图4所示，用以写入所述更新命令至所述控制寄存器122a，以及写入所述程序码文件至所述数据寄存器122b。非挥发性内存124用以储存具有所述原始程序码，依据所述更新命令，所述程序化单元122将所述程序码文件写入至所述非挥发性内存124，以覆盖所述原始程序码。非挥发性内存124譬如是快闪内存(flash memory)。
在一实施例中，所述程序化单元122依据所述更新命令，以擦除所述非挥发性内存124之内的原始程序码。在另一实施例中，所述程序化单元122依据所述更新命令，以计算所述非挥发性内存124之内的程序码文件的总和值(check sum)，以检查所述程序码文件的正确性。
根据上述，控制器程序码的更新***100的双通道控制模块116经由通用输入/输出控制模块118电性连接于具有两线协议模块120的控制器108，依据时钟通道120a以及数据通道120b对控制器108内的快闪内存124进行程序化的步骤，以取代快闪内存124内的原始程序码。亦即利用更新***100的两个输出/输入连接埠来模拟时钟通道120a以及数据通道120b，例如使用主处理器106的通用型输出/入连接埠(GPIO)来模拟两线协议界面，使得主处理器106与控制器108进行地址以及数据的通讯传输。
第5A-5D图揭示依据本发明实施例中通用输入/输出(GPIO)控制模块118模拟两线协议的读取/写入时序图。依据两线协议，当更新***100收到更新命令时，控制寄存器单元114以及时钟来源118经由时钟通道120a以及数据通道120b分别输出时钟信号“C2CK”以及数据信号“C2D”。
图5A显示地址寄存器的写入时序，依据时钟信号“C2CK”，数据信号“C2D”的时间区段依序为开始(START)区段、指令(INS)区段、地址(ADDRESS)区段以及停止(STOP)区段。在一实施例中，使数据无效致能。接着使两线协议模块的时钟信号开闸启动，且其指定值为10(时间单位)。然后形成数据高准位状态，再使数据有效致能，接着使两线协议模块的时钟信号开闸启动，且其指定值譬如是30(时间单位)。随后形成数据高准位状态，再使两线协议模块的时钟信号开闸启动，且其指定值为30(时间单位)。然后将写入地址寄存器的地址参数经由所述通用输入/输出控制模块118传送至所述程序化单元122，且形成数据高准位以及数据低准位。最后使数据无效致能，再使两线协议模块的时钟信号开闸启动，完成双通道结束讯号。
图5B显示地址寄存器的读取时序，依据时钟信号“C2CK”，数据信号“C2D”的时间区段依序为开始(START)区段、指令(INS)区段、地址(ADDRESS)区段以及停止(STOP)区段。在一实施例中，使数据无效致能。接着使两线协议模块的时钟信号开闸启动，且其指定值为10(时间单位)。然后形成数据低准位状态，再使数据有效致能，接着使两线协议模块的时钟信号开闸启动，且其指定值譬如是30(时间单位)。随后形成数据高准位状态，再使两线协议模块的时钟信号开闸启动，且其指定值为30(时间单位)。然后将来自所述通用输入/输出控制模块118传送至读取地址寄存器。最后使数据无效致能，再使两线协议模块的时钟信号开闸启动，完成双通道结束讯号，返回地址参数。
图5C显示数据寄存器的写入时序，依据时钟信号“C2CK”，数据信号“C2D”的时间区段依序为开始(START)区段、指令(INS)区段、数据长度(LENGTH)区段、数据(DATA)区段、等待(WAIT)区段以及停止(STOP)区段。在一实施例中，使数据无效致能。接着使两线协议模块的时钟信号开闸启动，且其指定值为10(时间单位)。然后形成数据高准位状态，再使数据有效致能，接着使两线协议模块的时钟信号开闸启动，且其指定值譬如是30(时间单位)。随后形成数据低准位状态，再使两线协议模块的时钟信号开闸启动，且其指定值为30(时间单位)。然后形成数据低准位状态，再使两线协议模块的时钟信号开闸启动，且其指定值为20(时间单位)；形成数据低准位状态，再使两线协议模块的时钟信号开闸启动，且其指定值为20(时间单位)。然后将写入地址寄存器的数据参数经由通用输入/输出控制模块118传送至所述程序化单元122，且形成数据高准位以及数据低准位。接着使数据无效致能，再持续使两线协议模块的时钟信号开闸启动。最后使数据无效致能，再使两线协议模块的时钟信号开闸启动，完成双通道结束讯号。
图5D显示数据寄存器的读取时序中，依据时钟信号“C2CK”，数据信号“C2D”的时间区段依序为开始(START)区段、指令(INS)区段、数据长度(LENGTH)区段、等待(WAIT)区段、数据(DATA)区段以及停止(STOP)区段。在一实施例中，使数据无效致能。接着使两线协议模块的时钟信号开闸启动，且其指定值为10(时间单位)。然后形成数据低准位状态，再使数据有效致能，接着使两线协议模块的时钟信号开闸启动，且其指定值譬如是30(时间单位)。随后形成数据低准位状态，再使两线协议模块的时钟信号开闸启动，且其指定值为30(时间单位)。然后形成数据低准位状态，再使两线协议模块的时钟信号开闸启动，且其指定值为20(时间单位)；形成数据低准位状态，再使两线协议模块的时钟信号开闸启动，且其指定值为20(时间单位)。接着使数据无效致能，再持续使两线协议模块的时钟信号开闸启动。然后将写入地址寄存器的数据参数经由通用输入/输出控制模块118传送至所述程序化单元122。最后使数据无效致能，再使两线协议模块之时钟信号开闸启动，完成双通道结束讯号，返回数据参数。
根据上述，本发明的控制器的程序码的更新***通过两线协议界面，并且依据时钟通道120a以及数据通道120b对控制器内的快闪内存126进行程序化的步骤，以取代快闪内存126内的原始程序码。或是通过更新***的两个输出/输入连接埠模拟两线协议，以载入一程序码至所述控制器的非挥发性内存。本发明适用于一般的操作***，例如LINUX***或是类似的***。
参考图1、图2以及图6，图6揭示依据本发明实施例中执行控制器的程序码的更新方法的流程图。本发明的控制器的程序码的更新方法适用于网络存储设备，所述网络存储设备透过网络耦接于服务器104以及用户端电脑102，所述用户端电脑102发送一更新命令，所述更新方法包括下列步骤：
在步骤S500中，对控制器的程序码的更新***100的双通道控制模块116进行初始化。
在步骤S502中，利用网络服务代码经由网络开启控制器108，使用户端电脑102与更新***100进行通讯，以处于控制模式状态。若未开启控制器108，则退出更新***100的双通道控制模块116。
在步骤S504中，应用程序单元112透过所述网络接收来自所述服务器104的一程序码文件以及来自所述用户端电脑102的更新命令。
在步骤S506中，应用程序单元112依据更新命令选择一控制模式，包括写入模式、擦除模式以及校正模式。
在步骤S506a的写入模式中，双通道控制模块116依据更新命令将所述程序码文件写入至控制器108的非挥发性内存124，亦即当应用程序单元112接收所述更新命令时，经由所述时钟通道传送所述时钟信号至控制器108，同时依据所述时钟信号经由所述数据通道传送所述程序码文件至所述控制器108，以更新所述控制器108的非挥发性内存124内的原始程序码。在一实施例中，双通道控制模块116分批次读取核心缓存114内的数据至寄存器单元116b中，然后依序将寄存器单元116b内的数据写入至非挥发性内存124，直至读完核心缓存114内的数据为止。完成写入步骤S506a之后，关闭控制器108并且退出更新***100。
在步骤S506b之擦除模式中，双通道控制模块116依据更新命令擦除所述非挥发性内存124之内的原始程序码。完成擦除步骤S506b之后，关闭控制器108。
在步骤S506c之校正模式中，双通道控制模块116依据更新命令计算所述非挥发性内存124之内的程序码文件的总和值，以检查所述程序码文件的正确性。当所述程序码文件的不正确时，重置所述时钟通道的时钟信号。完成校正步骤S506c之后，关闭控制器108。
在步骤S508中，更新***100传回控制模式的操作信息以及执行结果至用户端电脑102。
本发明特点包括：(1)透过网络以远端方式更新控制器的原始程序码；(2)具有烧录程序码数据的功能，无须使用额外的烧录器，节约了开发和使用成本；(3)解决客户每次更新单芯片时必须借助制造厂商寄来的烧录数据以及烧录工具且需要重复安装烧录的设定环境的问题；以及(4)客户利用两线技术载入选定的程序码烧录数据，避免拆开产品的问题。
虽然本发明已用较佳实施例揭露如上，然其并非用以限定本发明，本发明所属技术领域中的技术人员，在不脱离本发明之精神和范围内，当可作各种变动与润饰，因此本发明之保护范围当以权利要求为准。
Claims (20)
1.一种控制器程序码的更新***，设置于一网络存储设备内，所述网络存储设备透过一网络耦接于一服务器以及一用户端电脑，所述用户端电脑发送一更新命令，使所述网络存储设备透过所述网络接收来自所述服务器的一程序码文件，所述更新***包括：
一应用程序单元，接收来自所述网络的更新命令以及所述程序码文件；
一核心缓存，依据所述更新命令下载来自所述应用程序单元的程序码文件，并且储存于所述核心缓存；
一双通道控制模块，分别耦接于所述应用程序单元以及所述核心缓存，用以读取储存于所述核心缓存的所述程序码文件，并且将所述程序码文件转换成一时钟信号以及一数据信号；以及
一通用输入/输出控制模块，用以接收所述时钟信号以及所述数据信号，并且具有一时钟通道以及一数据通道，以分别传送所述时钟信号以及所述数据信号至所述网络存储设备，利用所述时钟信号以及所述数据信号，以更新储存于该控制器内的原始程序码。
2.如权利要求1所述的更新***，其特征在于，所述应用程序单元更包括：
一网络界面模块，透过所述网络与所述服务器以及所述用户端电脑建立通信，以接收所述更新命令以及所述程序码文件；以及
一输入/输出控制模块，用以传送所述更新命令至所述双通道控制模块。
3.如权利要求2所述的更新***，其特征在于，所述双通道控制模块更包括：
一型态模块，耦接于所述输入/输出控制模块，用以储存所述控制器的一控制型态；以及
一寄存器单元，耦接于所述型态模块，具有复数个寄存器，依据所述更新命令读取来自所述核心缓存的程序码文件并且储存于这些寄存器。
4.如权利要求3所述的更新***，其特征在于，所述控制器的控制型态选自于擦除快闪内存装置的型态、擦除快闪内存分页的型态、写入快闪内存区块的型态以及读取快闪内存区块的型态所组成的型态中的一种。
5.如权利要求3所述的更新***，其特征在于，所述寄存器单元的寄存器选自于写入地址寄存器、读取地址寄存器、写入数据寄存器以及读取数据寄存器中的一种。
6.如权利要求3所述的更新***，其特征在于，所述控制器更包括：
一两线协议模块，耦接于所述通用输入/输出控制模块，分别接收来自所述时钟通道以及所述数据通道的时钟信号以及数据信号；
一程序化单元，耦接于所述两线协议模块，具有一控制寄存器以及一数据寄存器，用以写入所述更新命令至所述控制寄存器，以及写入所述程序码文件至所述数据寄存器；以及
一非挥发性内存，具有所述原始程序码，依据所述更新命令，所述程序化单元将所述程序码文件写入至所述非挥发性内存，以覆盖所述原始程序码。
7.如权利要求6所述的更新***，其特征在于，所述程序化单元依据所述更新命令，以擦除所述非挥发性内存之内的原始程序码。
8.如权利要求6所述的更新***，其特征在于，所述程序化单元依据所述更新命令，以计算所述非挥发性内存之内的程序码文件的总和值，以检查所述程序码文件的正确性。
9.如权利要求6所述的更新***，其特征在于，当所述程序码文件的不正确时，所述双通道控制模块重置所述时钟通道的时钟信号。
10.一种具有控制器的程序码的更新***的网络存储设备，所述网络存储设备透过一网络耦接于一服务器以及一用户端电脑，所述用户端电脑发送一更新命令，使所述网络存储设备透过所述网络接收来自所述服务器的一程序码文件，所述网络存储设备包括：
一应用程序单元，接收来自所述网络的所述更新命令以及所述程序码文件；
一核心缓存，依据所述更新命令下载来自所述应用程序单元的所述程序码文件，并且储存于所述核心缓存；
一双通道控制模块，分别耦接于所述应用程序单元以及所述核心缓存，用以读取储存于所述核心缓存的所述程序码文件，并且将所述程序码文件转换成一时钟信号以及一数据信号；以及
一通用输入/输出控制模块，用以接收所述时钟信号以及所述数据信号，并且具有一时钟通道以及一数据通道，以分别传送所述时钟信号以及所述数据信号至所述网络存储设备，利用所述时钟信号以及所述数据信号，以更新储存于一控制器内的原始程序码。
11.如权利要求10所述的网络存储设备，其特征在于，所述应用程序单元更包括：
一网络界面模块，透过所述网络与所述服务器以及所述用户端电脑建立通信，以接收所述更新命令以及所述程序码文件；以及
一输入/输出控制模块，用以传送所述更新命令至所述双通道控制模块。
12.如权利要求11所述的网络存储设备，其特征在于，所述双通道控制模块更包括：
一型态模块，耦接于所述输入/输出控制模块，用以储存所述控制器的一控制型态；以及
一寄存器单元，耦接于所述型态模块，具有复数个寄存器，依据所述更新命令读取来自所述核心缓存的程序码文件并且储存于这些寄存器。
13.如权利要求12所述的网络存储设备，其特征在于，所述控制器的所述控制型态系选自于擦除快闪内存装置的型态、擦除快闪内存分页的型态、写入快闪内存区块的型态以及读取快闪内存区块的型态所组成的型态中的一种。
14.如权利要求12所述的网络存储设备，其特征在于，所述寄存器单元的寄存器选自于写入地址寄存器、读取地址寄存器、写入数据寄存器以及读取数据寄存器中的一种。
15.如权利要求12所述的网络存储设备，其特征在于，所述控制器更包括：
一两线协议模块，耦接于所述通用输入/输出控制模块，分别接收来自所述时钟通道以及所述数据通道的时钟信号以及数据信号；
一程序化单元，耦接于所述两线协议模块，具有一控制寄存器以及一数据寄存器，用以写入所述更新命令至所述控制寄存器，以及写入所述程序码文件至所述数据寄存器；以及
一非挥发性内存，具有原始程序码，依据所述更新命令，所述程序化单元将所述程序码文件写入至所述非挥发性内存，以覆盖所述原始程序码。
16.如权利要求15所述的网络存储设备，其特征在于，所述程序化单元依据所述更新命令，以擦除所述非挥发性内存之内的原始程序码。
17.如权利要求15所述的网络存储设备，其特征在于，所述程序化单元依据所述更新命令，以计算所述非挥发性内存之内的程序码文件的总和值，以检查所述程序码文件的正确性。
18.一种控制器程序码的更新方法，适用于一网络存储设备，所述网络存储设备透过网络耦接于一服务器以及一用户端电脑，所述用户端电脑发送一更新命令至所述网络存储设备，所述更新方法包括下列步骤：
进行一更新***的初始化；
透过所述网络接收来自所述服务器的程序码文件以及来自所述用户端电脑的更新命令；
依据所述更新命令选择一控制模式，所述控制模式包括写入模式、擦除模式以及校正模式；以及
当处于所述写入模式，且所述更新***接收所述更新命令时，经由一时钟通道传送一时钟信号至所述更新***的控制器，同时依据所述时钟信号经由所述数据通道传送所述程序码文件至所述控制器，以更新所述控制器内的原始程序码。
19.如权利要求18所述的更新方法，其特征在于，当处于所述擦除模式，依据更新命令擦除所述控制器内的原始程序码。
20.如权利要求18所述的更新方法，其特征在于，当处于所述校正模式，依据更新命令计算所述控制器内的程序码文件的总和值，以检查所述程序码文件的正确性。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2007103005971A CN101464802A (zh) | 2007-12-21 | 2007-12-21 | 控制器程序码的更新***、具有所述更新***的网络存储设备及其更新方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2007103005971A CN101464802A (zh) | 2007-12-21 | 2007-12-21 | 控制器程序码的更新***、具有所述更新***的网络存储设备及其更新方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101464802A true CN101464802A (zh) | 2009-06-24 |
Family
ID=40805395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2007103005971A Pending CN101464802A (zh) | 2007-12-21 | 2007-12-21 | 控制器程序码的更新***、具有所述更新***的网络存储设备及其更新方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101464802A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102253845A (zh) * | 2010-05-20 | 2011-11-23 | 英业达科技有限公司 | 服务器*** |
-
2007
- 2007-12-21 CN CNA2007103005971A patent/CN101464802A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102253845A (zh) * | 2010-05-20 | 2011-11-23 | 英业达科技有限公司 | 服务器*** |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7334117B2 (en) | Device boot loader for processing one or more requests from a host computer system concurrently with loading or updating the firmware of the device | |
| US20090198770A1 (en) | System and method of updating codes in controller | |
| TWI220962B (en) | Firmware updating method and related apparatus for checking content of replacing firmware before firmware updating | |
| CN112270149B (zh) | 验证平台自动化集成方法、***及电子设备和存储介质 | |
| Hollabaugh | Embedded Linux: hardware, software, and interfacing | |
| CN100388263C (zh) | 具有嵌入式微控制器的微电脑桥式结构 | |
| CN101896889B (zh) | 无线终端、无线终端的非易失存储器、诊断信息的可靠性保存方法 | |
| CN104246699A (zh) | 云应用的动态插件 | |
| CN106843918A (zh) | 对包括arm芯片、dsp芯片和fpga芯片的嵌入式***进行程序更新的方法 | |
| CN102707963A (zh) | 设备标志 | |
| CN110851154B (zh) | 用于更新只读存储器编码的计算机实施方法、***及介质 | |
| CN104077166A (zh) | 基于fpga中ip核的epcs与epcq存储器在线升级方法 | |
| CN100489777C (zh) | 智能平台管理接口韧体架构及其建立方法 | |
| CN111459506B (zh) | 深度学习平台集群的部署方法、装置、介质及电子设备 | |
| US6442725B1 (en) | System and method for intelligent analysis probe | |
| CN108694052B (zh) | 一种固件升级方法、固件升级装置及固件升级*** | |
| CN107678770B (zh) | 接口芯片升级方法、装置、存储介质和处理器 | |
| CN114201360A (zh) | 一种aer功能管理方法、装置、服务器和存储介质 | |
| CN105677560A (zh) | 一种测试方法、装置及*** | |
| CN101464802A (zh) | 控制器程序码的更新***、具有所述更新***的网络存储设备及其更新方法 | |
| CN116841838A (zh) | 非易失性存储器存储装置仿真平台 | |
| JP7001581B2 (ja) | 遠隔端末ユニットを動作させるための方法及びシステム | |
| CN112885403B (zh) | 一种Flash控制器的功能测试方法、装置及设备 | |
| CN113886317A (zh) | 一种bmc适配多平台cpu的方法、装置及存储介质 | |
| CN112445187A (zh) | 用于模拟工业工厂中的现场设备的***和方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Free format text: FORMER OWNER: UNIVERSAL SCIENTIFIC INDUSTRIAL CO. TD. |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201203 301, BUILDING 7, DIANGANG, ZHANGJIANGJI, NO.3000, LONGDONG STREET, PUDONGXIN DISTRICT, SHANGHAI CITY TO: 201203 NO.1558, ZHANGDONG ROAD, INTEGRATED CIRCUIT INDUSTRY DISTRICT, ZHANGJIANG HIGH-TECH PARK, SHANGHAI CITY |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20100504 Address after: Zhangjiang hi tech park integrated circuit industry Zhang Road 201203 Shanghai City No. 1558 Applicant after: Huanxu Electronics Co., Ltd. Address before: 201203, Shanghai, Pudong New Area, 3000 East long avenue, Zhangjiang port, building No. 7, 301 Applicant before: Huanxu Electronics Co., Ltd. Co-applicant before: Huanlong Electric Co., Ltd. |
|
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20090624 |