CN113886317A - 一种bmc适配多平台cpu的方法、装置及存储介质 - Google Patents

一种bmc适配多平台cpu的方法、装置及存储介质 Download PDF

Info

Publication number
CN113886317A
CN113886317A CN202111145526.5A CN202111145526A CN113886317A CN 113886317 A CN113886317 A CN 113886317A CN 202111145526 A CN202111145526 A CN 202111145526A CN 113886317 A CN113886317 A CN 113886317A
Authority
CN
China
Prior art keywords
cpu
bmc
target
interaction
hardware link
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111145526.5A
Other languages
English (en)
Other versions
CN113886317B (zh
Inventor
张旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202111145526.5A priority Critical patent/CN113886317B/zh
Publication of CN113886317A publication Critical patent/CN113886317A/zh
Application granted granted Critical
Publication of CN113886317B publication Critical patent/CN113886317B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/3668—Software testing
    • G06F11/3672—Test management
    • G06F11/3688—Test management for test execution, e.g. scheduling of test suites
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Communication Control (AREA)

Abstract

本申请涉及BMC适配多平台CPU的方法、装置及存储介质。本申请在BMC中集成与不同类型CPU交互所需的通信协议；在BMC与CPU之间创建统一硬件链路，所述统一硬件链路能应用于全部所需的通信协议；创建预配置格式的CPU适配文件；配置所述CPU适配文件的内容；BMC读取并解析CPU适配文件的内容，按照CPU适配文件的内容选择目标统一硬件链路，在目标统一硬件链路上执行目标通信协议来通信，在目标统一硬件链路上利用目标交互地址确定目标CPU，从而实现BMC与目标CPU之间的交互。本申请使得BMC根据CPU适配文件选则对应目标CPU的目标通信协议，并利用目标地址在目标统一硬件链路中确定目标CPU，执行目标通信协议实现BMC与不同类型CPU的交互。实现BMC对不同类型CPU的兼容。

Description

一种BMC适配多平台CPU的方法、装置及存储介质
技术领域
本申请涉及BMC与CPU交互领域，尤其涉及一种BMC适配多平台CPU的方法、装置及存储介质。
背景技术
基板管理控制器BMC能够实现服务器中相关控制和信息监督等功能，用户可以通过web、ipmitool以及snmp工具等访问基板管理控制器以获取服务器的信息。在服务器中，基板管理控制器能够与CPU进行交互，获取CPU的温度、电压、功耗等信息，并根据所获取的信息对CPU的运行进行控制干预。
对于服务器厂商，多样化CPU供应来源是应对风险降低成本的有效手段。CPU多样化后,不同厂商的CPU与BMC之间的交互方式可能不同，如现有的BMC与CPU之间的交互方式包括：通过中间层软件协议ME进行交互，通过I2C协议进行交互，通过PECI协议进行交互。因此在应用不同CPU制作服务器时，往往需要针对CPU类型来单独开发BMC的固件，以确保CPU与BMC之间能实现交互，而且，需要对不同CPU的服务器中的BMC分别进行测试，以验证BMC与CPU之间交互的可靠稳定性。在BMC的维护过程中，还需要对适应不同CPU类型BMC分别进行代码维护。综上，BMC根据不同CPU类型开发固件的情况均给生产、测试、维护带来更多的麻烦。且一旦BMC固件确定，服务器无法更换其他类型CPU，CPU的适配性兼容性差。
发明内容
为了解决上述技术问题或者至少部分地解决上述技术问题，本申请提供一种BMC适配多平台CPU的方法、装置及存储介质。
第一方面，本申请提供一种BMC适配多平台CPU的方法，包括：在BMC中集成与不同类型CPU交互所需的通信协议；
在BMC与CPU之间创建统一硬件链路，所述统一硬件链路能应用于全部所需的通信协议的通信；
创建预配置格式的CPU适配文件，所述CPU适配文件的内容包括：CPU参数、通信协议参数、统一硬件链路参数以及交互地址参数；
配置所述CPU适配文件的内容；
BMC读取并解析CPU适配文件的内容，按照CPU适配文件的内容选择目标统一硬件链路，在目标统一硬件链路上执行目标通信协议来通信，在目标统一硬件链路上利用目标交互地址确定目标CPU，从而实现BMC与目标CPU之间的交互。
更进一步地，BMC与不同类型CPU交互所需的通信协议包括：I2C协议、PECI协议和中间层软件协议。
更进一步地，所述统一硬件链路包括信号收发模块，所述信号收发模块能够实现BMC与不同类型CPU交互所需的通信协议，所述信号收发模块之间通过SDA串行数据线和SCL串行时钟线，所述SDA串行数据线和SCL串行时钟线通过上拉电阻连接电源。
更进一步地，CPU适配文件包括5字节，其中，
第一字节和第二字节存储CPU参数，所述CPU参数包括CPU编号参数和CPU类型参数，第一字节存储CPU编号参数、第二字节存储CPU类型参数；
第三字节存储通信协议参数；
第四字节存储统一硬件链路参数；
第五字节存储交互地址参数。
更进一步地，将服务器中的CPU对应到唯一的CPU编号，将CPU的类型对应到唯一的CPU类型编号，将服务器中CPU与BMC之间的统一硬件链路对应到唯一的链路编号，将BMC与不同类型交互所需的通信协议对应到唯一的协议编号；通过CPU编号、CPU类型编号、链路编号以及协议编号来配置所述CPU适配文件。
更进一步地，通过带内和/或带外配置的方式来配置所述CPU适配文件的内容。
更进一步地，所述CPU适配文件写入BMC的掉电不丢失存储的指定存储位置。
第二方面，本申请提供一种实现BMC适配多平台CPU的方法的装置，包括：
至少一条统一硬件链路，所述统一硬件链路能实现多种应用于CPU与BMC之间交互的通信协议；
配置模块，所述配置模块用于配置CPU适配文件；
解析模块，所述解析模块读取并解析所述CPU适配文件的内容；
执行模块，执行模块根据所述CPU适配文件的内容选择目标统一硬件链路，在目标统一硬件链路上执行目标通信协议来通信，在目标统一硬件链路上利用目标交互地址确定目标CPU，从而实现BMC与目标CPU之间的交互。
更进一步地，所述配置模块包括带外配置单元和带内配置单元。
第三方面，本申请提供一种实现BMC适配多平台CPU的方法的存储介质。所述实现BMC适配多平台CPU的方法的存储介质存储至少一条指令，读取并执行所述指令实现所述的BMC适配多平台CPU的方法。
本申请实施例提供的上述技术方案与现有技术相比具有如下优点：
本申请通过在BMC中集成于不同类型CPU进行交互所需的通信协议，并创建CPU适配文件，在制作服务器过程中，根据服务器所采用CPU的CPU编号及CPU类型编号、服务器中CPU与BMC之间所连接的统一硬件链路的链路编号，根据CPU与BMC交互所应用通信协议的协议编号以及CPU所对应的交互地址来配置所述CPU适配文件。在服务器运行过程中，BMC读取并解析所述CPU适配文件的内容，按照CPU适配文件的内容选择目标统一硬件链路，在目标统一硬件链路上执行目标通信协议来通信，目标统一硬件链路上利用目标交互地址确定目标CPU，从而实现BMC与目标CPU之间的交互。从而实现BMC对不同类型CPU的兼容，使得服务器可以使用更多类型的CPU。
而且，仅仅通过更改所述CPU适配文件的内容，就能够使BMC与相应类型的CPU进行交互，无需对BMC进行代码层次的更改，简单方便。通过带内或带外的方式均能实现对CPU适配文件的修改，便于管理。
在对服务器进行BMC与CPU交互测试时，通过自动化实现CPU适配文件内容的修改，就可以对BMC与不同类型的CPU交互过程进行测试，无需再针对应用了不同类型CPU的服务器来单独设计测试过程；实现了测试的统一。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的BMC适配多平台CPU的方法的流程图；
图2为本申请实施例提供的统一硬件链路的示意图；
图3为本申请实施例提供的CPU适配文件内容的示意图；
图4为本申请实施例提供的实现BMC适配多平台CPU的方法的装置的示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
实施例1
参阅图1所示，本申请实施例提供一种BMC适配多平台CPU的方法，包括：
S100，在BMC中集成与不同类型CPU交互所需的通信协议；具体实施过程中，在BMC固件中集成与不同类型CPU交互所需的通信协议，具体的，与不同类型CPU交互所需的通信协议包括：I2C协议、PECI协议和中间层软件协议。现有技术中，I2C协议、PECI协议和中间层软件协议通信所采用的硬件链路一致。
S200，在BMC与CPU之间创建统一硬件链路，所述统一硬件链路能应用于全部所需的通信协议的通信；对于采用I2C协议与BMC进行交互的CPU、采用PECI协议与BMC进行交互的CPU以及采用中间层软件协议与BMC进行交互的CPU，可以应用同样的硬件链路与BMC进行通信。以支持I2C协议、PECI协议和中间层软件协议的硬件链路作为BMC与CPU之间的统一硬件链路。参阅图2所示，所述统一硬件链路包括信号收发模块，所述信号收发模块能够实现BMC与不同类型CPU交互所需的通信协议，所述信号收发模块之间通过SDA串行数据线和SCL串行时钟线连接，所述SDA串行数据线和SCL串行时钟线通过上拉电阻连接电源，所述SDA串行数据线和SCL串行时钟线均连接于漏开端口。
对于所述统一硬件链路，由BMC作为统一硬件链路中的主机，CPU作为统一硬件链路中的从机，为每个从机配置相应的交互地址，主机根据从机的交互地址来确定所要进行交互的从机。所述交互地址的有效内容的长度不超过8bit。
S300，创建预配置格式的CPU适配文件，所述CPU适配文件的内容包括：CPU参数、通信协议参数、统一硬件链路参数以及交互地址参数；具体实施过程中，通过uint8编码的方式按照如下预配置的格式创建CPU适配文件，CPU适配文件的结构体：
{
uint8 cpu_index(CPU编号参数，占用空间1字节)；
uint8 cpu_model(CPU类型参数，占用空间1字节)；
uint8 interaction_mode(通信协议参数，占用空间1字节)；
uint8 bus_number(统一硬件链路参数，占用空间1字节)；
uint8 cpu_slave_addr(交互地址参数，占用空间1字节)；
}
参阅图3所示，CPU适配文件包括5字节，其中，
第一字节和第二字节存储CPU参数，所述CPU参数包括CPU编号参数和CPU类型参数，第一字节存储CPU编号参数、第二字节存储CPU类型参数；第三字节存储通信协议参数；第四字节存储统一硬件链路参数；第五字节存储交互地址参数。
S400，配置所述CPU适配文件的内容；
具体实施过程中，将服务器中的CPU对应到唯一的CPU编号。如对于包含4个CPU的服务器，以CPU0，CPU1，CPU2以及CPU3为CPU编号，4个CPU分别对应不同的CPU编号。
将CPU的类型对应到唯一的CPU类型编号。如用CPU类型编号0表示intel平台的CPU，用CPU类型编号1表示arm平台的CPU，用CPU类型编号2表示amd平台的CPU。
将BMC与不同类型交互所需的通信协议对应到唯一的协议编号。如用协议编号0表示中间层软件协议，用协议编号1表示I2C协议，用协议编号2表示PECI协议。
在服务器中可能存在多个统一硬件链路，每个统一硬件链路所连接的CPU不同，将服务器中CPU与BMC之间的统一硬件链路对应到唯一的链路编号。
通过CPU编号、CPU类型编号、链路编号以及协议编号来配置所述CPU适配文件。配置好的CPU适配文件一并编译到BMC的固件中，BMC运行后，将CPU适配文件的内容写入BMC的掉电不丢失存储的指定存储位置。
具体实施过程中，通过带内和/或带外配置的方式来配置所述CPU适配文件的内容。具体的，在BMC中添加一个CPU适配文件的配置进程，所述配置进程利用IPMI命令对所述CPU适配文件进行配置或整体替换。对CPU适配文件进行配置的内容包括：配置cpu_index、配置cpu_model、配置interaction_model、配置bus_number以及配置slave_addr。对CPU适配文件进行整体替换为：将BMC中CPU适配文件整体替换为另一份CPU适配文件。
S500，BMC读取并解析CPU适配文件的内容，按照CPU适配文件的内容选择目标统一硬件链路，在目标统一硬件链路上执行目标通信协议来通信，在目标统一硬件链路上利用目标交互地址确定目标CPU，从而实现BMC与目标CPU之间的交互。具体的，根据所述CPU适配文件中所配置的目标链路编号来选择目标统一硬件链路。根据所述CPU适配文件中所配置的目标协议编号来选择从I2C协议、PECI协议和中间层软件协议中选取目标通信协议来通信，在目标统一硬件链路上根据所述CPU适配文件中所配制的目标交互地址确定目标CPU。
实施例2
参阅图4所示，本申请实施例提供一种实现BMC适配多平台CPU的方法的装置，包括：
至少一条连接BMC和CPU的统一硬件链路，所述统一硬件链路能实现多种应用于CPU与BMC之间交互的通信协议；信号收发模块，所述信号收发模块能够实现BMC与不同类型CPU交互所需的通信协议，所述信号收发模块之间通过SDA串行数据线和SCL串行时钟线连接，所述SDA串行数据线和SCL串行时钟线通过上拉电阻连接电源，所述SDA串行数据线和SCL串行时钟线均连接于漏开端口。
配置模块，所述配置模块用于配置CPU适配文件；具体实施过程中，所述配置模块包括带内配置单元和带外配置单元。通过带内配置单元或者带外配置单元对CPU适配文件进行配置。
解析模块，所述解析模块读取并解析所述CPU适配文件的内容；具体的，从指定的存储地址读取CPU适配文件的内容，按照预配置格式对CPU适配文件的内容进行解析。
执行模块，执行模块根据所述CPU适配文件的内容选择目标统一硬件链路，在目标统一硬件链路上执行目标通信协议来通信，在目标统一硬件链路上利用目标交互地址确定目标CPU，从而实现BMC与目标CPU之间的交互。
实施例3
本申请实施例提供一种实现BMC适配多平台CPU的方法的存储介质。所述实现BMC适配多平台CPU的方法的存储介质存储至少一条指令，读取并执行所述指令实现所述的BMC适配多平台CPU的方法。
本申请通过在BMC中集成于不同类型CPU进行交互所需的通信协议，并创建CPU适配文件，在制作服务器过程中，根据服务器所采用CPU的CPU编号及CPU类型编号、服务器中CPU与BMC之间所连接的统一硬件链路的链路编号，根据CPU与BMC交互所应用通信协议的协议编号以及CPU所对应的交互地址来配置所述CPU适配文件。在服务器运行过程中，BMC读取并解析所述CPU适配文件的内容，按照CPU适配文件的内容选择目标统一硬件链路，在目标统一硬件链路上执行目标通信协议来通信，目标统一硬件链路上利用目标交互地址确定目标CPU，从而实现BMC与目标CPU之间的交互。从而实现BMC对不同类型CPU的兼容，使得服务器可以使用更多类型的CPU。
而且，仅仅通过更改所述CPU适配文件的内容，就能够使BMC与相应类型的CPU进行交互，无需对BMC进行代码层次的更改，简单方便。通过带内或带外的方式均能实现对CPU适配文件的修改，便于管理。
在对服务器进行BMC与CPU交互测试时，通过自动化实现CPU适配文件内容的修改，就可以对BMC与不同类型的CPU交互过程进行测试，无需再针对应用了不同类型CPU的服务器来单独设计测试过程；实现了BMC与CPU交互测试的统一。
在本发明所提供的实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个***，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
以上所述仅是本发明的具体实施方式，使本领域技术人员能够理解或实现本发明。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所申请的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种BMC适配多平台CPU的方法，其特征在于，包括：在BMC中集成与不同类型CPU交互所需的通信协议；
在BMC与CPU之间创建统一硬件链路，所述统一硬件链路能应用于全部所需的通信协议的通信；
创建预配置格式的CPU适配文件，所述CPU适配文件的内容包括：CPU参数、通信协议参数、统一硬件链路参数以及交互地址参数；
配置所述CPU适配文件的内容；
BMC读取并解析CPU适配文件的内容，按照CPU适配文件的内容选择目标统一硬件链路，在目标统一硬件链路上执行目标通信协议来通信，在目标统一硬件链路上利用目标交互地址确定目标CPU，从而实现BMC与目标CPU之间的交互。
2.根据权利要求1所述BMC适配多平台CPU的方法，其特征在于，BMC与不同类型CPU交互所需的通信协议包括：I2C协议、PECI协议和中间层软件协议。
3.根据权利要求1所述BMC适配多平台CPU的方法，其特征在于，所述统一硬件链路包括信号收发模块，所述信号收发模块能够实现BMC与不同类型CPU交互所需的通信协议，所述信号收发模块之间通过SDA串行数据线和SCL串行时钟线，所述SDA串行数据线和SCL串行时钟线通过上拉电阻连接电源。
4.根据权利要求1所述BMC适配多平台CPU的方法，其特征在于，CPU适配文件包括5字节，其中，
第一字节和第二字节存储CPU参数，所述CPU参数包括CPU编号参数和CPU类型参数，第一字节存储CPU编号参数、第二字节存储CPU类型参数；
第三字节存储通信协议参数；
第四字节存储统一硬件链路参数；
第五字节存储交互地址参数。
5.根据权利要求4所述BMC适配多平台CPU的方法，其特征在于，将服务器中的CPU对应到唯一的CPU编号，将CPU的类型对应到唯一的CPU类型编号，将服务器中CPU与BMC之间的统一硬件链路对应到唯一的链路编号，将BMC与不同类型交互所需的通信协议对应到唯一的协议编号；通过CPU编号、CPU类型编号、链路编号以及协议编号来配置所述CPU适配文件。
6.根据权利要求1所述BMC适配多平台CPU的方法，其特征在于，通过带内和/或带外配置的方式来配置所述CPU适配文件的内容。
7.根据权利要求1所述BMC适配多平台CPU的方法，其特征在于，所述CPU适配文件写入BMC的掉电不丢失存储的指定存储位置。
8.一种实现BMC适配多平台CPU的方法的装置，其特征在于，包括：
至少一条统一硬件链路，所述统一硬件链路能实现多种应用于CPU与BMC之间交互的通信协议；
配置模块，所述配置模块用于配置CPU适配文件；
解析模块，所述解析模块读取并解析所述CPU适配文件的内容；
执行模块，执行模块根据所述CPU适配文件的内容选择目标统一硬件链路，在目标统一硬件链路上执行目标通信协议来通信，在目标统一硬件链路上利用目标交互地址确定目标CPU，从而实现BMC与目标CPU之间的交互。
9.根据权利要求8所示的实现BMC适配多平台CPU的方法的装置，其特征在于，所述配置模块包括带外配置单元和带内配置单元。
10.一种实现BMC适配多平台CPU的方法的存储介质，其特征在于，所述实现BMC适配多平台CPU的方法的存储介质存储至少一条指令，读取并执行所述指令实现如权利要求1-7任一所述的BMC适配多平台CPU的方法。
CN202111145526.5A 2021-09-28 2021-09-28 一种bmc适配多平台cpu的方法、装置及存储介质 Active CN113886317B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111145526.5A CN113886317B (zh) 2021-09-28 2021-09-28 一种bmc适配多平台cpu的方法、装置及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111145526.5A CN113886317B (zh) 2021-09-28 2021-09-28 一种bmc适配多平台cpu的方法、装置及存储介质

Publications (2)

Publication Number Publication Date
CN113886317A true CN113886317A (zh) 2022-01-04
CN113886317B CN113886317B (zh) 2023-07-18

Family

ID=79007459

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111145526.5A Active CN113886317B (zh) 2021-09-28 2021-09-28 一种bmc适配多平台cpu的方法、装置及存储介质

Country Status (1)

Country Link
CN (1) CN113886317B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024082831A1 (zh) * 2022-10-21 2024-04-25 超聚变数字技术有限公司 一种服务器中处理器信息的带外查询/配置方法及服务器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN206312134U (zh) * 2016-12-29 2017-07-07 郑州云海信息技术有限公司 一种适用于多路服务器的转接装置
CN112463499A (zh) * 2020-12-11 2021-03-09 苏州浪潮智能科技有限公司 一种适配外部设备的方法、装置、设备及存储介质
CN113177018A (zh) * 2021-04-25 2021-07-27 山东英信计算机技术有限公司 一种使用双槽cpu的服务器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN206312134U (zh) * 2016-12-29 2017-07-07 郑州云海信息技术有限公司 一种适用于多路服务器的转接装置
CN112463499A (zh) * 2020-12-11 2021-03-09 苏州浪潮智能科技有限公司 一种适配外部设备的方法、装置、设备及存储介质
CN113177018A (zh) * 2021-04-25 2021-07-27 山东英信计算机技术有限公司 一种使用双槽cpu的服务器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024082831A1 (zh) * 2022-10-21 2024-04-25 超聚变数字技术有限公司 一种服务器中处理器信息的带外查询/配置方法及服务器

Also Published As

Publication number Publication date
CN113886317B (zh) 2023-07-18

Similar Documents

Publication Publication Date Title
US7987305B2 (en) Remote virtual placeholder configuration for distributed input/output modules
CN104202194B (zh) PCIe拓扑的配置方法和装置
US6560235B1 (en) Universal communication system
JP5942446B2 (ja) サポート装置およびサポートプログラム
CN101192165A (zh) 主从式多处理器***以及软件版本加载方法
CN106933753B (zh) 智能接口卡的控制方法及装置
CN107870882A (zh) 用于管理***设备的数据协议
US20240220439A1 (en) Motherboard and computing device
CN113872796A (zh) 服务器及其节点设备信息获取方法、装置、设备、介质
CN115562738B (zh) 一种端口配置方法、组件及硬盘扩展装置
CN113886317A (zh) 一种bmc适配多平台cpu的方法、装置及存储介质
CN104115138B (zh) 电可配置选配板接口
CN105896215B (zh) 舱段集线器
CN103314554B (zh) 用于选项模块的动态主机配置文件
CN109117159A (zh) 一种自动识别刷新固件的方法及装置
CN108664275A (zh) 备份配置参数的方法、***及存储介质
JP3068353U (ja) 印刷機の制御のための装置
CN113568858B (zh) 设备管理方法、装置及存储介质
KR20080051471A (ko) Ａｔｃａ 시스템에서 ｉｐｍｉ 메시지를 이용한 보드의상태 정보 제공 방법 및 그 장치
JP7281275B2 (ja) モジュール及びこれを備える情報処理装置、並びにモジュールのプログラムデータを更新するプログラムデータ更新方法
CN117056275B (zh) 基于硬件分区***的通信控制方法、装置及服务器
US20240143547A1 (en) File system areas in field replaceable unit storage devices
CN118427020A (zh) 硬件设备管理方法、装置、bmc、存储介质及程序产品
CN116301969A (zh) 一种jtag设备的升级方法及计算设备
CN115878533A (zh) Ai服务器的自适应配置方法、装置、设备和存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant