CN101454740B - 高能效集成电路(ic)操作的按管芯电压设计 - Google Patents

高能效集成电路(ic)操作的按管芯电压设计 Download PDF

Info

Publication number
CN101454740B
CN101454740B CN2007800199920A CN200780019992A CN101454740B CN 101454740 B CN101454740 B CN 101454740B CN 2007800199920 A CN2007800199920 A CN 2007800199920A CN 200780019992 A CN200780019992 A CN 200780019992A CN 101454740 B CN101454740 B CN 101454740B
Authority
CN
China
Prior art keywords
voltage level
voltage
logic
frequency
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007800199920A
Other languages
English (en)
Other versions
CN101454740A (zh
Inventor
T·拉阿尔-阿拉比
A·穆赫塔罗格鲁
M·比坦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN101454740A publication Critical patent/CN101454740A/zh
Application granted granted Critical
Publication of CN101454740B publication Critical patent/CN101454740B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

描述了用于提供针对高能效集成电路(IC)操作的按管芯电压设计的方法及装置。在一些实施例中，提供给IC元件的电压被降低到低于峰值性能电压级，例如以减少该元件的功耗。还描述了其它实施例。

Description

高能效集成电路(IC)操作的按管芯电压设计
背景技术
本公开内容一般涉及到电子领域。更具体地，本发明的一些实施例涉及可以提供高能效集成电路(IC)操作的按管芯电压设计(per dievoltage programming)。
随着集成电路制造技术的提高，制造商已经能将额外的功能集成到单块硅衬底上。然而，随着这些功能的增加，单个IC芯片上的元件数也在增加。额外的元件增加了额外的信号开关，而这又会产生更多热量。额外的热量可能会由于例如热膨胀而损坏IC芯片。此外，额外的热量可能会限制包括该芯片的计算设备的使用场所和/或应用。例如，便携式计算设备可能仅依赖于电池供电。因此，当把额外的功能集成于便携式计算设备时，降低功耗就变得愈加重要，例如以便延长电池的供电时间。非便携式计算***也面临着冷却及发电问题，因为它们的IC元件消耗更多能量并且产生更多热量。
附图说明
参考附图提供了详细说明。图中，参考标号最左边的数字标识出其中首次出现该标号的那幅图。在不同的图中使用相同参考标号表示相似或相同的项。
图1、5和6示出根据本发明的一些实施例的计算***的方框图。
图2示出根据一些实施例的热设计功耗(thermal design power，TDP)与频率的关系图。
图3示出根据一些实施例的处理器内核的方框图。
图4示出根据一些实施例的方法的流程图。
具体实施方式
在下面的说明中，阐述了许多具体细节以便提供对一些实施例的透彻理解。然而，可以无需这些具体细节而实现本发明的一些实施例。在其它情况下，为避免使本发明的具体实施例难以理解，公知的方法、步骤、元件或电路将不作具体说明。此外，本发明的实施例的各方面可以通过各种手段来执行，所述手段例如半导体集成电路(“硬件”)、组成一个或多个程序的计算机可读指令(“软件”)或者硬件和软件的一些结合。为了便于对本公开内容进行说明，提及“逻辑”时是指硬件、软件或它们的结合。
在这里讨论的一些实施例可以提供有效技术以降低提供给IC元件的电压，例如以减少功耗或提供高能效。这种技术考虑到了基于预定的频率边界(例如，划分成多个频段(frequency bin))来对出售或分发的IC元件进行热最佳化产品分发。此外，这里讨论的一些实施例可以应用于各种计算***，如参照图1、5和6而讨论的计算***。更具体地说，图1示出根据一些实施例的计算***100的方框图。***100可以包含一个或多个域102-1至102-M(这里统称为“域102”)。域102-1至102-M中的每个域可以包含各种元件(例如，包含一个或多个晶体管或其它电路元件，如一个或多个电阻器、电容器或电感器等)。为了清楚，仅针对域102-1与102-2示出了样本元件。此外，每个域102可以对应于计算***的一个或多个部分(例如，参考图5和6讨论的元件)。在一些实施例中，每个域102可以包括由一个时钟信号定时的各种电路***(或逻辑)，该时钟信号与其它域中使用的时钟信号可以相同也可以不同。在一些实施例中，一个或多个时钟信号可以是中间同步的(mesosynchronous)，或者以其它方式相关(例如，具有的关系为可以/可以不随时间重复自身)。
在一些实施例中，域之间可以通过一个或多个缓冲器104交换数据。在一些实施例中，缓冲器104可以是先进先出(FIFO)缓冲器。每个域可包括：一个或多个可编程电压源(voltage supply)(例如106-1和106-2，这里更一般地称为“电压源106”)；一个或多个用来存储一个或多个电压值的存储器件(例如分别针对域102-1与102-2而示出的器件108-1与108-2)；和/或其它功耗或耗能电路***(例如分别针对域102-1和102-2而示出的逻辑110-1和110-2，在这里一般称为“逻辑110”)。电压源106可以是任何类型的电压源，例如高频模式(HFM)电压源或者开关模式电源(SMPS)。
在一些实施例中，所储存的电压值可能因域不同而不同。正如将进一步讨论的情况，例如，对于图4，存储在器件108中的电压值可以用于调节对应的电压源106的输出电压级(voltage level)，例如，以便提供降低的功耗或能耗而同时维持对应的IC元件(如在域102中提供的)工作在预设的频段之内。在一些实施例中，存储在器件108中的电压值可以是一个或多个比特。例如，在具有多个功率状态的***中，一个或多个比特可以表示：针对每种功率状态，对应的电压源106所要被调到的合适电压值。此外，在一些实施例中，存储在器件108中的值可以在大规模制造(HVM)测试期间被确定。此外，在一些实施例中，存储在器件108中的电压值可以是针对给定的IC元件的最佳(例如，可能的最小)电压值，以便充分落入给定频段并保持功耗或能耗最小。而且，可以使用任何类型的存储器(如参照图5和图6所讨论的)来提供存储器件108，包括非易失性存储器件，如片上熔断器(on-die fuse)。
图2是根据一些实施例的热设计功耗(TDP)与频率的关系图200。在一些实施例中，关系图200表明，可以通过调整供电电压(supplyvoltage)(诸如参照图1论述的)来提供高能效或高功效的IC元件。更具体地说，根据有效段频率边界204，IC元件可以被分成一个或多个频段202-1至202-Z(这里通常称为“段202”)。例如，在段202-1中，示出的元件206A和208A处于其峰值(或最大)性能配置频率和TDP，例如在测试期间所确定的值。例如，元件206A和208A可以工作在一峰值性能电压级，该电压级对应于一个能使元件以峰值运行速度成功地工作(例如，没有(或只有有限的)错误)的电压级。如参考图1所讨论的，可以将元件206A和208A的供电电压减小到最佳(例如，最小)级别，而同时维持这些元件处于同一段(202-1)中。或者，可以修改元件206A和208A的供电电压，使得这些元件移到一个不同的段中。
如图2所示，元件206A和208A可分别沿着TDP轴的方向进一步下移(例如，导致减少功耗或能耗)，如最终得到的206B和208B所示。类似地，如段202-Z中所示，元件210A可沿着TDP轴的方向下移至元件210B，例如以使这些元件仍然位于相同的段(202-Z)中而同时具有更少的功耗或能耗。和参考元件206A和208A讨论的情况一样，在一些实施例中，可以改变元件210A的供电电压，以使这些元件中的一个或多个移到一个不同的段中。从图2中可以很容易地看出，根据这里讨论的一些实施例，也可以降低TDP界限212，部分是因为最终得到的元件(例如，元件206B、208B和/或210B)将会具有更少的功耗或能耗。
图3是根据一些实施例的处理器内核300的方框图。在一些实施例中，内核300可表示一个或多个处理器(例如，参考图5和6讨论的那些)中存在的各种元件。处理器内核300可包括一个或多个域，如二级高速缓存域302、前端域304、和一个或多个后端域306。域302、304以及306中的每一个内的元件都可由一个不同可编程电压源106来供电。此外，在一些实施例中，每个域(例如302、304和306)所包括的元件可能多于或少于图3所示的那些。
二级(L2)高速缓存域302可以包括：L2高速缓存308(例如，用于存储包括指令的数据)、器件108和可编程电压源106。在一些实施例中，L2高速缓存308可以由多核处理器(例如，参考图5和6讨论的)中的多个内核共享。而且，L2高速缓存308可以并不与处理器内核位于同一个管芯(die)上。因此，在本发明的一些实施例中，处理器可以包括域304和306，并且可以或可以不包括L2高速缓存308。
如图3所示，前端域304可以包括以下中的一个或多个：器件108、电压源106、重排序缓冲器318、重命名和控制(steer)单元320、指令高速缓存322、解码单元324、定序器(sequencer)326、和/或分支预测单元328。在一些实施例中，前端域304可以包括其它元件，例如取指令单元。
后端域306可以包括以下中的一个或多个：一级(L1)高速缓存域328、以及一个或多个执行域330-1至330-N。L1高速缓存域328可以包括：L1高速缓存332(例如，用于存储包括指令的数据)、器件108和电压源106。此外，执行域330-1至330-N可以包括整数执行单元和/或浮点数执行单元中的一个或多个。执行域330-1至330-N每个都可以包括：发射队列(分别是338-1至338-N)、寄存器文件(分别是340-1至340-N)、器件108、电压源106、和/或执行单元(分别是346-1至346-N)。
在一些实施例中，域302、304和306中的每一个都可以包括一个或多个先进先出(FIFO)缓冲器348，用于使各个域之间(例如，域302、304和/或306之间)的通信保持同步。
此外，处理器内核300(以及，在一些实施例中，如图3所示的那个内核中的后端域306)可以包括互连或总线350，以使处理器内核300的各个元件之间的通信更加便捷。例如，在成功执行指令(例如，通过执行域330-1至330-N)之后，指令提交会被传递给ROB318(例如，经由互连350)，以使该指令引退。此外，后端中的域(例如，域328和330-1至330-N)可经由互连350进行通信。例如，对于类型转换指令，执行单元(330-1至330-N)之间会进行通信。将参考图4的方法400讨论图1-3的元件的进一步的操作。
此外，尽管图3示出域302、304以及306中的每一个都可以包括器件108和电压源106，但各个域可以共享相同的器件108和/或电压源106。例如，一组的器件108和电压源106可供处理器内核300的一些或所有域使用。
图4是根据一些实施例的方法400的流程图，该方法根据所存储的电压值产生供电电压。在一些实施例中，方法400的操作可以由一个或多个元件来执行，例如参考图1-3以及图5-6讨论的那些元件。而且，参考图4讨论的其中一些操作可由硬件、软件或者二者的结合来执行。此外，诸如电路分析仪或测试设备这样的外部设备可以用来执行参考方法400讨论的各种操作。
参照图1-4，在操作402中，在生产后，可在一选定的电压级上对IC元件进测试。例如，可通过编程使电压源106为参考图1-3和/或5-6讨论的元件之一提供选定的电压级。在操作404和406中，可以确定操作402的元件的功率泄露(power leakage)和动态电容(dynamiccapacitance)，例如，通过电路分析仪或测试设备。在操作408中，该元件的相应的TDP值可通过以下等式确定：
TDP＝Cdyn*Voltage2*Frequency)+Leakage
在上面的等式中，TDP对应于热设计功耗；Cdyn对应于，在执行最坏实际情况(高功率)的应用时，硅片(silicon die)的动态开关电容的测量值；Voltage对应于操作402(或者在下面将要讨论的操作412)的电压级；Frequency对应于段频率；而Leakage对应于所测量的功率泄露。在一些实施例中，可以使用一个查找表来根据电压、频率、功率泄露和电容等的存储值来查找TDP值。
在操作410中，确定(例如，基于操作408的TDP值)被测元件是否落入(yield to)一个选定频段。如参考图1-2讨论的，可以降低提供给元件的电压源(例如，在操作402中用来测试元件)以减少该元件的TDP，结果，该元件可以成功地工作在一个选定频率(例如，对应于一个频段)。因此，操作410可以确定被测元件是否适合于预定的频段。如果该元件未能落入选定频段，则在操作412中，可在下一个电压级(其可以低于或高于前一次测试(例如，在前一个操作402或412中)的电压级)上测试元件。
在操作414中，例如，一旦操作410确定被测元件落入选定频段，可以把操作408中确定的TDP与选定的TDP界限进行比较。操作414的TDP界限可以对应于其中将要使用该元件的各种环境或应用。例如，在操作414中，与用于桌面或服务器计算环境的元件相比，用于移动设备的元件可以有一个不同的TDP界限(例如，更低的TDP值)。其它类型的产品区分标准可用来确定操作410中的频率和/或操作414中的TDP值，所述标准例如每部分定价、使用的国家、可用的冷却方法、声学规格和外形因素等。
如果在操作414中，元件未能符合TDP界限，则方法400可在操作412中接着进行。否则，在操作416中，会存储(例如，在器件108中)与操作410和414的成功执行相对应的电压值。操作416中存储的电压值可用于操作418中(例如，通过可编程电压源106)，以产生在工作期间针对相应元件的供电电压。
在一些实施例中，操作416中存储于器件108中的电压值可以是一个或多个比特。例如，在具有多个预定功率状态的***中，一个或多个比特可以表示：在操作418中，对应的电压源106所应该被调到的合适的电压值(例如，针对每个功率状态)。此外，在一些实施例中，操作402-416中的一个或多个可以由计算设备(例如参考图5和6讨论的那些)以软件、硬件或两者结合的方式来实现。
图5是根据本发明的一些实施例的计算***500的方框图。计算***500可以包括一个或多个经由互连网络(或总线)504进行通信的中央处理单元(CPU)502或处理器。处理器502可以是任何类型的处理器，如：通用处理器、网络处理器(其处理通过计算机网络503传送的数据)、或其它类型的处理器(包括精简指令集计算机(RISC)处理器或复杂指令集计算机(CISC)处理器)。而且，处理器502可以是单核或多核设计。具有多核设计的处理器502可将不同类型的处理器内核集成到同一块集成电路(IC)管芯上。而且，具有多核设计的处理器502可以被实现为对称式或非对称式多处理器。在一些实施例中，一个或多个处理器502可以利用参照图1-4讨论的实施例。例如，一个或多个处理器502可包括一个或多个处理器内核(300)。而且，参照图1-4讨论的操作可通过***500的一个或多个组件来实现。
芯片组506也可以与互连网络504通信。芯片组506可以包括存储器控制中心(MCH)508。MCH508可以包括与存储器512通信的存储器控制器510。存储器512可以存储数据和由CPU502或包含在计算***500中的任何其它设备执行的指令序列。在本发明的一些实施例中，存储器512可以包括一个或多个易失性存储装置(或存储器)，如：随机存取存储器(RAM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、静态随机存取存储器(SRAM)等。也可以使用诸如硬盘这样的非易失性存储器。附加的设备可以通过互连网络504进行通信，如多个CPU和/或多个***存储器。
MCH508也可以包括与图形加速器516通信的图形接口514。在本发明的一些实施例中，图形接口514可以通过加速图形端口(AGP)与图形加速器516通信。在本发明的一些实施例中，显示器(如平板显示器)可通过例如信号变换器来与图形接口514通信，该信号变换器将存储在存储装置中的图像的数字表示转换为能被显示器解释和显示的显示信号。显示设备生成的显示信号在被显示器进行解释并随后显示之前会经过各种控制设备。
中心接口518可使MCH508与输入/输出控制中心(ICH)520通信。ICH520可以为与计算***500的组件进行通信的I/O设备提供接口。ICH520可以通过外设桥(或控制器)524与总线522通信，所述外设桥(或控制器)例如***部件互连(PCI)桥、通用串行总线(USB)控制器等。外设桥524可以提供CPU502和***设备之间的数据通道。也可使用其它类型的拓扑结构。而且，多条总线可以与ICH520通信，例如，通过多个外设桥或控制器。此外，在本发明的一些实施例中，与ICH520通信的其它外设可以包括：电子集成驱动器(IDE)或小型计算机***接口(SCSI)硬盘驱动器、USB端口、键盘、鼠标、并行端口、串行端口、软盘驱动器、数字输出支持模块(如数字视频接口(DVI))等。
总线522可与音频设备526、一个或多个磁盘驱动器528以及网络接口设备530(其与计算机网络503通信)进行通信。其它设备也可与总线522通信。而且，在本发明的一些实施例中，各种组件(如网络接口设备530)可与MCH508通信。此外，可以将处理器502和MCH508结合在一起形成单芯片。此外，在本发明的其它实施例中，MCH508中可以包括图形加速器516。
此外，计算***500可以包括易失性和/或非易失性存储器(或存储装置)。例如，非易失性存储器可以包括以下中的一个或多个：只读存储器(ROM)、可编程只读存储器(PROM)、可擦可编程只读存储器(EPROM)、电可擦可编程只读存储器(EEPROM)、硬盘驱动器(如528)、软盘、光盘只读存储器(CD-ROM)、数字通用光盘(DVD)、闪速存储器、磁光盘、或其它类型的能够存储电子指令和/或数据的非易失性机器可读介质。
图6是根据本发明的一些实施例的以点对点(PtP)结构布置的计算***600。具体地说，图6示出一个***，其中通过许多点对点接口将处理器、存储器和输入/输出设备互连起来。参照图1-5讨论的操作可以由***600的一个或多个组件来实现。
如图6所示，***600可以包括几个处理器，为了清楚，图中仅示出其中两个：处理器602和604。处理器602和604可以分别包括局部存储器控制中心(MCH)606和608，以允许与存储器610和612进行通信。存储器610和/或612可以存储各种数据，如参照存储器512论述的那些数据。
处理器602和604可以是任何类型的处理器，如参照图5的处理器502论述的那些处理器。处理器602和604可以分别使用点对点(PtP)接口电路616和618通过PtP接口614来交换数据。处理器602和604可以与芯片组620分别使用点对点接口电路626、628、630和632通过单独的PtP接口622和624来交换数据。芯片组620也可使用PtP接口电路637通过高性能图形接口636来与高性能图形电路634进行数据交换。
本发明的至少一些实施例可以在处理器602和604中实现。例如，参照图1论述的一个或多个域102和/或处理器内核300可以位于处理器602和604中。然而，本发明的其它实施例可以存在于图6所示的***600内的其它电路、逻辑单元或设备中。此外，本发明的其它实施例可以分布于图6中的多个电路、逻辑单元或设备中。
芯片组620可以利用PtP接口电路641与总线640进行通信。总线640可以有一个或多个与其通信的设备，例如，总线桥642和I/O设备643。通过总线644，总线桥642可以与其它设备进行通信，例如：键盘/鼠标645、通信设备646(例如调制解调器、网络接口设备等，它们可以与计算机网络503进行通信)、音频I/O设备和/或数据存储装置648。数据存储装置648可以存储可由处理器602和/或604执行的代码649。
在本发明的一些实施例中，这里讨论的操作(如参照图1-6论述的)可由硬件(如电路)、软件、固件、微码或它们的结合来实现，可以被提供为计算机程序产品，例如，包括其上存储有指令(或软件程序)的机器可读或计算机可读介质，其中所述指令(或软件程序)用于对计算机进行编程以执行这里所述的处理。而且，术语“逻辑”可以包括例如软件、硬件或二者的结合。机器可读介质可以包括存储装置，例如参照图1-6讨论的那些。此外，这种计算机可读介质可以被下载下来作为计算机程序产品，其中，通过通信链路(如总线、调制解调器或网络连接)，该程序可以被以包含在载波中的数据信号的方式从远程计算机(如服务器)传送到请求方计算机(如客户机)。因此，这里应该把载波也看成是一种机器可读介质。
说明书中提及“一些实施例”是指，结合这些实施例所描述的特定特征、结构或特性可以被包含在至少一种实现中。在说明书不同位置中出现的短语“在一些实施例中”可以或可以不全都指代同一个实施例。
此外，在说明书和权利要求书中，可能会用到术语“耦合”和“连接”以及其派生词。在本发明的一些实施例中，“连接”可用来表示两个或更多元件彼此之间有直接的物理或电接触。“耦合”可表示两个或更多元件有直接的物理或电接触。然而，“耦合”也可表示两个或更多元件彼此之间可以并无直接接触，但依然可以相互协作或交互。
因此，虽然已经用特定于结构特征和/或方法动作的语言对本发明的实施例进行了说明，但是应该理解，所要求保护的主题并不局限于所述的特定特征或动作。相反，这些特定特征或动作是被公开作为实现所要求保护的主题的示例形式。

Claims (20)

1.一种电子装置，包括：
存储器件，用于存储与一个或多个电压值相对应的一个或多个比特，所述一个或多个电压值使得一个逻辑工作在与峰值性能电压级相比的较低电压级上，以降低功耗；以及
电压源，用于根据所存储的一个或多个电压值在所述较低电压级上产生电压，
其中，所述逻辑可工作在对应于所述较低电压级的第一频率上，并且可工作在对应于所述峰值性能电压级的第二频率上，
其中，所述第一频率和所述第二频率对应于同一个预定的频段。
2.如权利要求1所述的装置，其中，所述存储器件、所述电压源或所述逻辑中的一个或多个都在同一个集成电路管芯上。
3.如权利要求1所述的装置，其中，所述一个或多个电压值对应于一个或多个预定的功率状态。
4.如权利要求1所述的装置，其中，所述存储器件包括非易失性存储器件。
5.如权利要求1所述的装置，其中，所述峰值性能电压级对应于使得所述逻辑能够成功地工作在峰值运行速度上的电压级。
6.如权利要求1所述的装置，还包括一个或多个处理器内核，其中，所述一个或多个处理器内核中的至少一个包含所述存储器件和所述电压源。
7.如权利要求1所述的装置，还包括一个或多个处理器内核，其中，所述一个或多个处理器内核中的至少一个、所述存储器件和所述电压源在 同一个集成电路管芯上。
8.一种用于操作电子装置的方法，包括：
确定第一电压级；以及
在存储器件中存储与所述第一电压级相对应的一个或多个数据比特，以使一个逻辑在第一频率和所述第一电压级上的操作与所述逻辑在第二频率和第二电压级上工作时相比功耗更少，
其中，所述第一频率和所述第二频率在同一个预定的频段内，并且与所述第二电压级相比，所述第一电压级具有较低值。
9.如权利要求8所述的方法，还包括：确定所述逻辑在所述第一电压级上工作期间产生的功率泄露的值。
10.如权利要求8所述的方法，还包括：确定所述逻辑在所述第一电压级上工作期间该逻辑的动态电容的值。
11.如权利要求8所述的方法，还包括：确定所述逻辑在所述第一电压级上工作期间该逻辑的热设计功耗。
12.如权利要求8所述的方法，还包括：基于与所述逻辑的功率泄露和动态电容相对应的存储值，确定该逻辑的热设计功耗。
13.如权利要求8所述的方法，其中，所述第二频率和所述第二电压级对应于所述逻辑的峰值性能配置。
14.一种计算***，包括：
显示设备，用于显示一个或多个图像；
非易失性存储器，用于存储与电压值相对应的一个或多个比特，所述电压值使得计算器件的一部分工作在与峰值性能电压级相比的较低电压级上，以减少所述计算器件的该部分的功耗；以及 
可编程电压源，其耦合到所述显示设备，并且用于根据所存储的电压值在所述较低电压级上产生电压，
其中，所述计算器件的该部分可工作在对应于所述较低电压级的第一频率上，并且可工作在对应于所述峰值性能电压级的第二频率上，
其中，所述第一频率和所述第二频率对应于同一个预定的频段。
15.如权利要求14所述的***，其中，所述非易失性存储器存储与多个电压值中的每一个相对应的一个或多个比特，所述电压值使所述计算器件的该部分以降低的功耗工作。
16.如权利要求14所述的***，其中，所述显示设备包括液晶显示设备。
17.如权利要求16所述的***，其中，所述计算器件包括多个处理器内核，以产生与所述一个或多个图像相对应的数据。
18.一种电子设备，包括：
用于确定第一电压级的模块；以及
用于在存储器件中存储与所述第一电压级相对应的一个或多个数据比特的模块；以及
用于使一个逻辑在第一频率和所述第一电压级上的操作与所述逻辑在第二频率和第二电压级上工作时相比功耗更少的模块，
其中，所述第一频率和所述第二频率在同一个预定的频段内，并且与所述第二电压级相比，所述第一电压级具有较低值。
19.如权利要求18所述的设备，还包含用于基于与所述逻辑的功率泄露和动态电容相对应的存储值确定该逻辑的热设计功耗的模块。
20.如权利要求18所述的设备，还包含用于确定工作在所述第一电压级上的所述逻辑是否落入预定的频段的模块。 
CN2007800199920A 2006-06-29 2007-06-27 高能效集成电路(ic)操作的按管芯电压设计 Expired - Fee Related CN101454740B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US11/478,475 2006-06-29
US11/478,475 US7685445B2 (en) 2006-06-29 2006-06-29 Per die voltage programming for energy efficient integrated circuit (IC) operation
US11/478475 2006-06-29
PCT/US2007/072249 WO2008002982A1 (en) 2006-06-29 2007-06-27 Per die voltage programming for energy efficient integrated circuit (ic) operation

Publications (2)

Publication Number Publication Date
CN101454740A CN101454740A (zh) 2009-06-10
CN101454740B true CN101454740B (zh) 2012-12-26

Family

ID=38845983

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800199920A Expired - Fee Related CN101454740B (zh) 2006-06-29 2007-06-27 高能效集成电路(ic)操作的按管芯电压设计

Country Status (7)

Country Link
US (1) US7685445B2 (zh)
JP (1) JP2009542013A (zh)
KR (1) KR100987846B1 (zh)
CN (1) CN101454740B (zh)
DE (1) DE112007001056T5 (zh)
TW (1) TWI391858B (zh)
WO (1) WO2008002982A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7949887B2 (en) 2006-11-01 2011-05-24 Intel Corporation Independent power control of processing cores
US8316249B2 (en) * 2007-02-16 2012-11-20 Georgia Tech Research Corporation Variable scaling for computing elements
JP5214262B2 (ja) * 2008-01-30 2013-06-19 株式会社東芝 半導体集積回路及び電源制御方法
US8707060B2 (en) * 2008-10-31 2014-04-22 Intel Corporation Deterministic management of dynamic thermal response of processors
US8402290B2 (en) * 2008-10-31 2013-03-19 Intel Corporation Power management for multiple processor cores
US8516408B2 (en) * 2009-05-26 2013-08-20 Lsi Corporation Optimization of circuits having repeatable circuit instances
US8930733B2 (en) 2009-06-12 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Separating power domains of central processing units
US8943334B2 (en) * 2010-09-23 2015-01-27 Intel Corporation Providing per core voltage and frequency control
US8984305B2 (en) 2010-12-21 2015-03-17 Intel Corporation Method and apparatus to configure thermal design power in a microprocessor
US9261940B2 (en) 2011-02-25 2016-02-16 Samsung Electronics Co., Ltd. Memory system controlling peak current generation for a plurality of memories by monitoring a peak signal to synchronize an internal clock of each memory by a processor clock at different times
US9304570B2 (en) 2011-12-15 2016-04-05 Intel Corporation Method, apparatus, and system for energy efficiency and energy conservation including power and performance workload-based balancing between multiple processing elements
US9218045B2 (en) * 2012-06-30 2015-12-22 Intel Corporation Operating processor element based on maximum sustainable dynamic capacitance associated with the processor
US9164931B2 (en) 2012-09-29 2015-10-20 Intel Corporation Clamping of dynamic capacitance for graphics
US9250910B2 (en) 2013-09-27 2016-02-02 Intel Corporation Current change mitigation policy for limiting voltage droop in graphics logic
US9514715B2 (en) 2013-12-23 2016-12-06 Intel Corporation Graphics voltage reduction for load line optimization
US10290289B2 (en) * 2017-04-01 2019-05-14 Intel Corporation Adaptive multibit bus for energy optimization
US10565079B2 (en) 2017-09-28 2020-02-18 Intel Corporation Determination of idle power state

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6895520B1 (en) * 2001-03-02 2005-05-17 Advanced Micro Devices, Inc. Performance and power optimization via block oriented performance measurement and control

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US535294A (en) * 1895-03-05 Closed conduit for electric railways
JP3079515B2 (ja) 1991-01-29 2000-08-21 株式会社東芝 ゲ−トアレイ装置及び入力回路及び出力回路及び降圧回路
KR0167680B1 (ko) 1995-09-06 1999-02-01 김광호 반도체 메모리 장치의 내부전원전압 발생회로
US6005799A (en) 1998-08-06 1999-12-21 Silicon Aquarius Methods and circuits for single-memory dynamic cell multivalue data storage
US6639840B1 (en) 2002-01-03 2003-10-28 Fairchild Semiconductor Corporation Non-volatile latch circuit that has minimal control circuitry
US20040003301A1 (en) * 2002-06-28 2004-01-01 Nguyen Don J. Methods and apparatus to control processor performance to regulate heat generation
JP2004070805A (ja) * 2002-08-08 2004-03-04 Fujitsu Ltd 内部電源電圧が制御される半導体集積回路
US7112979B2 (en) * 2002-10-23 2006-09-26 Intel Corporation Testing arrangement to distribute integrated circuits

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6895520B1 (en) * 2001-03-02 2005-05-17 Advanced Micro Devices, Inc. Performance and power optimization via block oriented performance measurement and control

Also Published As

Publication number Publication date
JP2009542013A (ja) 2009-11-26
US20080001795A1 (en) 2008-01-03
KR100987846B1 (ko) 2010-10-13
US7685445B2 (en) 2010-03-23
DE112007001056T5 (de) 2009-02-19
KR20090018982A (ko) 2009-02-24
WO2008002982A1 (en) 2008-01-03
TWI391858B (zh) 2013-04-01
CN101454740A (zh) 2009-06-10
TW200828116A (en) 2008-07-01

Similar Documents

Publication Publication Date Title
CN101454740B (zh) 高能效集成电路(ic)操作的按管芯电压设计
CN101403944B (zh) 处理核心的独立功率控制
US8924758B2 (en) Method for SOC performance and power optimization
US10175740B2 (en) Mapping a performance request to an operating frequency in a processor
US8456142B2 (en) System and method for powering an information handling system in multiple power states
KR101108397B1 (ko) 멀티-코어 프로세서의 전원 제어 장치 및 방법
CN1717645B (zh) 用于多线程处理器性能控制的装置和方法
US10725524B2 (en) Method and systems for energy efficiency and energy conservation including on-off keying for power control
US8862909B2 (en) System and method for determining a power estimate for an I/O controller based on monitored activity levels and adjusting power limit of processing units by comparing the power estimate with an assigned power limit for the I/O controller
EP2843561B1 (en) Adaptively controlling low power mode operation for a cache memory
US9524012B2 (en) Power system utilizing processor core performance state control
US20080172565A1 (en) Multi-processor system and performance adjustment method thereof
US20130021072A1 (en) Dynamic Frequency Control Using Coarse Clock Gating
CN105718024A (zh) 提供每内核电压和频率控制
CN103189814A (zh) 用于处理节点的热控制的方法和装置
US20060294401A1 (en) Power management of multiple processors
CN101578563B (zh) 降低ic中的空闲泄漏功耗
JP2009277252A (ja) 電力の島を使用した集積回路での電力の管理
CN101981548B (zh) 借助细粒度的预充电管理来提高存储器吞吐量
WO2008003018A1 (en) Per die temperature programming for thermally efficient integrated circuit (ic) operation
JP2009200739A (ja) 半導体集積回路
TW202011146A (zh) 動態地分配和優化電力資源的方法及系統、以及非暫態性機器可讀媒體
Xiong et al. Energy consumption optimization of processor scheduling for real-time embedded systems under the constraints of sequential relationship and reliability
KR20160067595A (ko) 반도체 장치의 동작 방법
CN101414208B (zh) 电能分享电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121226

Termination date: 20180627

CF01 Termination of patent right due to non-payment of annual fee