CN101452860A - 多芯片堆叠结构及其制法 - Google Patents

多芯片堆叠结构及其制法 Download PDF

Info

Publication number
CN101452860A
CN101452860A CNA2007101865475A CN200710186547A CN101452860A CN 101452860 A CN101452860 A CN 101452860A CN A2007101865475 A CNA2007101865475 A CN A2007101865475A CN 200710186547 A CN200710186547 A CN 200710186547A CN 101452860 A CN101452860 A CN 101452860A
Authority
CN
China
Prior art keywords
chip
stacking structure
bearing member
structure according
making
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101865475A
Other languages
English (en)
Other versions
CN101452860B (zh
Inventor
刘正仁
黄荣彬
张翊峰
江政嘉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Priority to CN2007101865475A priority Critical patent/CN101452860B/zh
Publication of CN101452860A publication Critical patent/CN101452860A/zh
Application granted granted Critical
Publication of CN101452860B publication Critical patent/CN101452860B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)

Abstract

本发明公开了一种多芯片堆叠结构及其制法，提供一具相对第一及第二表面的芯片承载件，以将一第一及第二芯片接置于该芯片承载件第一表面，并通过焊线电性连接至该芯片承载件，再将一第三芯片间隔一黏着层而同时堆叠于该第一及第二芯片上，其中该第三芯片是呈阶状方式接置于该第一芯片上，且避免接触至该第一及第二芯片的焊线，接着通过焊线电性连接该第三芯片及芯片承载件，从而可节省芯片承载件使用空间，以利整体结构的小型化。

Description

多芯片堆叠结构及其制法
技术领域
本发明涉及一种半导体结构及其制法，特别涉及一种多芯片堆叠结构及其制法。
背景技术
由于电子产品的微小化以及高运行速度需求的增加，而为提高单一半导体封装结构的性能与容量以符合电子产品小型化的需求，半导体封装结构以多芯片模块化(Multichip Module)乃成一趋势，从而借此将两个或两个以上的芯片组合在单一封装结构中，以缩减电子产品整体电路结构体积，并提升电性功能。亦即，多芯片封装结构可通过将两个或两个以上的芯片组合在单一封装结构中，来使***运行速度的限制最小化；此外，多芯片封装结构可减少芯片间连接线路的长度而降低信号延迟以及存取时间。
常见的多芯片封装结构为采用并排式(side-by-side)多芯片封装结构，其是将两个以上的芯片彼此并排地安装于一共同基板的主要安装面。芯片与共同基板上导电线路间的连接一般是通过导线焊接方式(wire bonding)达成。然而该并排式多芯片封装构造的缺点为封装成本太高及封装结构尺寸太大，因该共同基板的面积会随着芯片数目的增加而增加。
为解决上述现有技术的问题，近年来为使用垂直式的堆叠方法来安装所增加的芯片，其堆叠的方式按照其芯片的设计，打线制程各有不同，但若该芯片被设计为焊垫集中于一边时，例如记忆卡的电子装置中所设的闪存芯片(flash memory chip)或动态随机存取内存芯片(Dynamic Random Access Memory，DRAM)等，为了打线的便利性，其堆叠方式是以阶梯状的形式进行，如图1A及图1B所示的美国专利第6,538，331号所揭示的多芯片堆叠结构(其中该图1B为对应图1A的俯视图)，是在芯片承载件10上堆叠了多个内存芯片，以将第一内存芯片11安装于芯片承载件10上，第二内存芯片12以一偏移的距离而不妨碍第一内存芯片11焊垫的打线作业为原则下呈阶状堆叠于该第一内存芯片11上，另外，于该记忆卡的电子装置中复设有控制芯片(controller)13，该控制芯片13的周边设有多个焊垫，并通过多条焊线15将该第一及第二内存芯片11、12及控制芯片13电性连接至该芯片承载件10。
而为节省基板使用空间，可将该控制芯片13堆叠于该第二内存芯片12上，但是如此将增加整体结构的高度；再者由于一般控制芯片13的平面尺寸远小于该第一及第二内存芯片11、12的平面尺寸，因此在利用焊线15将该控制芯片13电性连接至该芯片承载件10时，该些焊线15势必跨越该控制芯片13下方的第一及第二内存芯片11、12，如此即易造成焊线15触碰至第一及第二内存芯片11、12而发生短路问题，同时亦增加焊线作业的困难度。
相对地，如欲将该控制芯片13置于芯片承载件10上未供接置第一及第二内存芯片11、12的区域，又会增加芯片承载件10的使用面积，不利整体结构的小型化。
因此，如何提供一种堆叠多芯片的结构及其制法，以达成整合多个芯片又不需额外增加封装结构面积、高度，以适用于薄型电子装置，同时降低焊线作业困难度及避免发生短路问题，实为目前亟待达成的目标。
发明内容
鉴于以上现有技术缺点，本发明的一目的是提供一种多芯片堆叠结构及其制法，从而可在不额外增加封装结构面积及高度原则下，进行多层芯片的堆叠。
本发明的另一目的是提供一种多芯片堆叠结构及其制法，可以适用于薄型电子装置。
本发明的又一目的是提供一种多芯片堆叠结构及其制法，得以降低焊线作业困难度及避免焊线碰触芯片而发生短路问题。
为达到上述目的，本发明提供一种多芯片堆叠结构的制法，包括：提供一具相对第一及第二表面的芯片承载件，以将一第一芯片及一第二芯片接置于该芯片承载件第一表面，并通过焊线电性连接至该芯片承载件；将一第三芯片间隔一黏着层而同时堆叠于该第一及第二芯片上，其中该第三芯片是呈阶状方式接置于该第一芯片上，且避免接触至该第一及第二芯片的焊线；以及利用焊线电性连接该第三芯片及芯片承载件。该第一、第二及第三芯片于单边表面设有多个焊垫，该第一及第三芯片例如为内存芯片，该第二芯片例如为控制芯片，该黏着层例如为绝缘的胶带(tape)。
通过前述制法，本发明还提供一种多芯片堆叠结构，包括：具相对第一及第二表面的芯片承载件；第一芯片，接置于该芯片承载件第一表面，且通过焊线电性连接至该芯片承载件；第二芯片，接置于该芯片承载件第一表面，且通过焊线电性连接至该芯片承载件；以及第三芯片，间隔一黏着层而同时堆叠于该第一及第二芯片上，其中该第三芯片是呈阶状方式接置于该第一芯片上，且避免接触至该第一及第二芯片的焊线。
此外，复可于该第三芯片上以阶状方式堆叠第四芯片。另该些芯片可以一般打线方式或反向焊接(Reverse Wire Bonding)方式而与该芯片承载件电性连接，其中该反向焊接方式是使焊线外端先焊结至该芯片承载件上，再将其内端焊接至该芯片，藉以降低线弧高度，以提供更轻薄的多芯片堆叠结构。
该第一、第三及第四芯片于单边表面设有多个焊垫(例如为内存芯片)，且对应其具焊垫的一侧乃偏离下方芯片一预先设定的距离，而呈阶梯状堆叠。该第二芯片亦于单边表面设有多个焊垫(例如为控制芯片)，且该第二芯片的平面尺寸小于第一、第三及第四芯片平面尺寸。
再者，当该第二芯片于多边表面具有焊垫时，可先于该第二芯片上利用线路重布置层(Redistribution layer，RDL)技术，将该第二芯片上的焊垫集中于单边表面，以通过焊线电性连接该第二芯片焊垫及芯片承载件，同时避免于该第一及第二芯片上堆叠第三芯片时，该第三芯片压迫至第一及第二芯片的焊线。
因此，本发明的多芯片堆叠结构及其制法，将第一及第二芯片接置于芯片承载件表面，并利用焊线电性连接至该芯片承载件，再于该第一及第二芯片上同时堆叠有第三片芯片，其中该第三芯片是呈阶状方式接置于该第一芯片上，且避免接触至该第一及第二芯片的焊线，并通过焊线电性连接至芯片承载件，藉以避免现有技术将该平面尺寸远小于第一及第三芯片(内存芯片)平面尺寸的第二芯片(控制芯片)堆叠于第三芯片时，增加整体结构的高度，且可避免焊线跨越及触碰至第一及第三芯片(内存芯片)而发生短路与增加焊线作业困难度问题，再者，因该第二芯片是直接接置于芯片承载件上且由第三芯片间隔一黏着层而堆叠于该第一及第二芯片上，如此即可节省芯片承载件使用空间，以利整体结构的小型化。
附图说明
图1A及图1B为美国专利第6,538,331号所公开的多芯片堆叠结构剖面及平面示意图；
图2A至图2C为本发明的多芯片堆叠结构及其制法第一实施例的剖面示意图；
图3为本发明的多芯片堆叠结构及其制法第二实施例的剖面示意图；
图4为本发明的多芯片堆叠结构及其制法第三实施例的剖面示意图；以及
图5A至图5C为本发明的多芯片堆叠结构及其制法第四实施例的剖面示意图。
主要元件符号说明：
10           芯片承载件
11           第一内存芯片
12           第二内存芯片
13           控制芯片
15           焊线
20           芯片承载件
21           第一芯片
22           第二芯片
23           第三芯片
210，220，230焊垫
251，252，253   焊线
26              黏着层
30              芯片承载件
31              第一芯片
32              第二芯片
33              第三芯片
34              第四芯片
354             焊线
40              芯片承载件
41              第一芯片
42              第二芯片
43              第三芯片
410，420，430   焊垫
451，452，453   焊线
50              芯片承载件
51              第一芯片
52              第二芯片
53              第三芯片
551，552，553   焊线
56              黏着层
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。
请参阅图2A至图2C，为本发明的多芯片堆叠结构及其制法第一实施例的剖面示意图。
如图2A所示，提供一具相对第一及第二表面的芯片承载件20，以将至少一第一芯片21及至少一第二芯片22接置于该芯片承载件20第一表面。
该第一芯片21及第二芯片22例如为内存芯片及控制芯片，该第二芯片22平面尺寸小于第一芯片21平面尺寸，且该第一芯片21单边表面边缘设有多个焊垫210，该第二芯片22单边表面边缘复设有多个焊垫220，以分别通过焊线251、252而电性连接至该芯片承载件20。
于该芯片承载件20上接置该第一及第二芯片21、22时，该第一及第二芯片21、22间是尽可能相互接近，但是应避免接触，藉以减少芯片承载件使用面积，进而节省制造成本，且该第一芯片21具焊垫210的一侧是与该第二芯片22具焊垫220的一侧相互远离，以进行打线作业。该芯片承载件20可为一球栅阵列式(BGA)基板、平面栅阵列式(LGA)基板或导线架。
如图2B及图2C所示，将至少一第三芯片23间隔一黏着层26而同时堆叠于该第一及第二芯片21、22上，其中该第三芯片23是呈阶状方式接置于该第一芯片21上，且避免接触至该第一及第二芯片21、22的焊线251、252。
接着，利用焊线253电性连接该第三芯片23及芯片承载件20。
该第三芯片23例如为具单边焊垫的内存芯片，该第三芯片23单边表面边缘设有多个焊垫230，并以偏离该第一芯片21焊垫210一预先设定的距离而堆叠于该第一及第二芯片21、22上，使得该第三芯片23不致挡到第一芯片21的焊垫210垂直向上区域，以供该第一及第三芯片21、23得以通过多条焊线251、253电性连接至该芯片承载件20。该黏着层26例如可使用一般的绝缘胶带(tape)，以节省制造成本，且其厚度约为10-25微米。
再者，当该第二芯片22(控制芯片)于多边具有焊垫时，可利用线路重布置层(Redistribution layer，RDL)技术，将该第二芯片上的焊垫集中于单边表面，以通过焊线电性连接该第二芯片焊垫及芯片承载件，同时避免于该第一及第二芯片上堆叠第三芯片时，该第三芯片压迫至第一及第二芯片的焊线。
如此相较现有技术将多个芯片单纯进行堆叠而言，本申请是将第一芯片21连同第二芯片22接置于芯片承载件20上，再将第三芯片23间隔一黏着层26而同时堆叠于该第一及第二芯片21、22上，并使该第三芯片23呈阶状方式堆叠于该第一芯片21上，且避免接触至该第一及第二芯片21、22的焊线251、252，以达轻薄短小目的，同时可避免连接第二芯片22与芯片承载件20的焊线252跨越及触碰至第一及第三芯片21、23而发生短路与增加焊线作业困难度问题。
通过前述制法，本发明复揭示一种多芯片堆叠结构，包括：一具相对第一及第二表面的芯片承载件20；第一芯片21，接置于该芯片承载件20第一表面，且通过焊线251电性连接至该芯片承载件20；第二芯片22，接置于该芯片承载件20第一表面，且通过焊线252电性连接至该芯片承载件20；以及第三芯片23，间隔一黏着层26而同时堆叠于该第一及第二芯片21、22上，并通过焊线253电性连接至该芯片承载件20，其中该第三芯片23是呈阶状方式接置于该第一芯片21上，且避免接触至该第一及第二芯片21、22的焊线251、252。
因此，本发明的多芯片堆叠结构及其制法，是将第一及第二芯片接置于芯片承载件表面，并利用焊线电性连接至该芯片承载件，再于该第一及第二芯片上同时堆叠有第三片芯片，其中该第三芯片是呈阶状方式接置于该第一芯片上，且避免接触至该第一及第二芯片的焊线，并通过焊线电性连接至芯片承载件，藉以避免现有技术将该平面尺寸远小于第一及第三芯片(内存芯片)平面尺寸的第二芯片(控制芯片)堆叠于第三芯片时，增加整体结构的高度，且可避免焊线跨越及触碰至第一及第三芯片(内存芯片)而发生短路与增加焊线作业困难度问题，再者，因该第二芯片是直接接置于芯片承载件上且由第三芯片间隔一黏着层而堆叠于该第一及第二芯片上，如此即可节省芯片承载件使用空间，以利整体结构的小型化。
第二实施例
复请参阅图3，为本发明的多芯片堆叠结构及其制法第二实施例的示意图。本实施例与前述实施例大致相同，主要差异是在接置于第一及第二芯片31、32的第三芯片33上，得持续以阶状方式堆叠如内存芯片的第四芯片34，并通过焊线354电性连接至芯片承载件30，以提升整体结构的记忆容量。
第三实施例
复请参阅图4，为本发明的多芯片堆叠结构及其制法第三实施例的示意图。本实施例与前述实施例大致相同，主要差异是在接置于芯片承载件40第一表面上的第一芯片41及第二芯片42，以及堆叠于该第一及第二芯片41、42上的第三芯片43是可采用反向焊接方式(ReverseWire Bonding)而电性连接至芯片承载件40，亦即将用以连接第一、第二及第三芯片41、42、43与芯片承载件40的焊线451、452、453外端先烧球焊结至第一、第二及第三芯片41、42、43的焊垫410、420、430，以形成一凸柱(stud)，再从芯片承载件40焊接、上引并焊接至该凸柱上，以将焊线451、452、453内端缝接(Stitch Bond)至该凸柱上，如此，将可缩减芯片与芯片承载件间电性连接的线弧高度，以进一步缩减整体堆叠结构的高度。
第四实施例
复请参阅图5A至图5C，为本发明的多芯片堆叠结构及其制法第四实施例的示意图。本实施例与第一实施例大致相同，主要差异是在完成芯片接置作业后，再进行打线作业。
如图5A所示，提供一具相对第一及第二表面的芯片承载件50，以将至少一第一芯片51及至少一第二芯片52接置于该芯片承载件50第一表面。
如图5B所示，将至少一第三芯片53间隔一黏着层56而同时堆叠于该第一及第二芯片51、52上，其中该第三芯片53是呈阶状方式接置于该第一芯片51上。
如图5C所示，进行打线作业，以供该第一、第二及第三芯片51、52、53分别通过焊线551、552、553电性连接至芯片承载件50。
亦即，于本实施例中是先将该第一、第二及第三芯片先后接置于该芯片承载件上，再同时利用焊线电性连接该些第一、第二及第三芯片与芯片承载件，从而可简化制程步骤及顺序，加快制程速度，同时亦可避免先利用焊线电性连接第一、第二芯片与芯片承载件，再将第三芯片接置于该第一及第二芯片上时，第三芯片误触至第一及第二芯片的焊线问题。
以上所述的具体实施例，仅用以例释本发明的特点及功效，而非用以限定本发明的可实施范畴，在未脱离本发明上述的精神与技术范畴下，任何运用本发明所揭示内容而完成的等效改变及修饰，均仍应为权利要求书的范围所涵盖。

Claims (27)

1、一种多芯片堆叠结构的制法，包括：
提供一具相对第一及第二表面的芯片承载件，以将一第一芯片及第二芯片接置于该芯片承载件第一表面，并通过焊线电性连接至该芯片承载件；
将一第三芯片同时堆叠于该第一及第二芯片上，其中该第三芯片是呈阶状方式接置于该第一芯片上，且避免接触至该第一及第二芯片的焊线；以及
利用焊线电性连接该第三芯片及芯片承载件。
2、根据权利要求1所述的多芯片堆叠结构的制法，其中，该第二芯片平面尺寸小于第一芯片及第三芯片平面尺寸。
3、根据权利要求1所述的多芯片堆叠结构的制法，其中，该第一芯片及第三芯片为内存芯片，该第二芯片为控制芯片。
4、根据权利要求1所述的多芯片堆叠结构的制法，其中，该第一、第二及第三芯片单边表面边缘设有多个焊垫。
5、根据权利要求1所述的多芯片堆叠结构的制法，其中，该芯片承载件为球栅阵列式基板、平面栅阵列式基板及导线架的其中一者。
6、根据权利要求1所述的多芯片堆叠结构的制法，复包括于第三芯片上以阶状方式堆叠第四芯片。
7、根据权利要求1所述的多芯片堆叠结构的制法，其中，该第一、第二及第三芯片选择利用一般打线方式及反向焊接方式的其中一者，而电性连接至该芯片承载件。
8、根据权利要求1所述的多芯片堆叠结构的制法，其中，该第三芯片是间隔一黏着层而同时堆叠于该第一及第二芯片上。
9、根据权利要求8所述的多芯片堆叠结构的制法，其中，该黏着层为绝缘胶带。
10、一种多芯片堆叠结构的制法，包括：
提供一具相对第一及第二表面的芯片承载件，以将一第一芯片及第二芯片接置于该芯片承载件第一表面；
将一第三芯片同时堆叠于该第一及第二芯片上，其中该第三芯片是呈阶状方式接置于该第一芯片上；以及
利用焊线电性连接该第一、第二及第三芯片与芯片承载件。
11、根据权利要求10所述的多芯片堆叠结构的制法，其中，该第二芯片平面尺寸小于第一芯片及第三芯片平面尺寸。
12、根据权利要求10所述的多芯片堆叠结构的制法，其中，该第一芯片及第三芯片为内存芯片，该第二芯片为控制芯片。
13、根据权利要求10所述的多芯片堆叠结构的制法，其中，该第一、第二及第三芯片单边表面边缘设有多个焊垫。
14、根据权利要求10所述的多芯片堆叠结构的制法，其中，该芯片承载件为球栅阵列式基板、平面栅阵列式基板及导线架的其中一者。
15、根据权利要求10所述的多芯片堆叠结构的制法，复包括于第三芯片上以阶状方式堆叠第四芯片。
16、根据权利要求10所述的多芯片堆叠结构的制法，其中，该第一、第二及第三芯片选择利用一般打线方式及反向焊接方式的其中一者，而电性连接至该芯片承载件。
17、根据权利要求10所述的多芯片堆叠结构的制法，其中，该第三芯片是间隔一黏着层而同时堆叠于该第一及第二芯片上。
18、根据权利要求17所述的多芯片堆叠结构的制法，其中，该黏着层为绝缘胶带。
19、一种多芯片堆叠结构，包括：
具相对第一及第二表面的芯片承载件；
第一芯片，接置于该芯片承载件第一表面，且通过焊线电性连接至该芯片承载件；
第二芯片，接置于该芯片承载件第一表面，且通过焊线电性连接至该芯片承载件；以及
第三芯片，同时堆叠于该第一及第二芯片上，其中该第三芯片是呈阶状方式接置于该第一芯片上，且避免接触至该第一及第二芯片的焊线。
20、根据权利要求19所述的多芯片堆叠结构，其中，该第二芯片平面尺寸小于第一芯片及第三芯片平面尺寸。
21、根据权利要求19所述的多芯片堆叠结构，其中，该第一芯片及第三芯片为内存芯片，该第二芯片为控制芯片。
22、根据权利要求19所述的多芯片堆叠结构，其中，该第一、第二及第三芯片单边表面边缘设有多个焊垫。
23、根据权利要求19所述的多芯片堆叠结构，其中，该芯片承载件为球栅阵列式基板、平面栅阵列式基板及导线架的其中一者。
24、根据权利要求19所述的多芯片堆叠结构，复包括有第四芯片，以阶状方式堆叠于该第三芯片上。
25、根据权利要求19所述的多芯片堆叠结构，其中，该第一、第二及第三芯片选择利用一般打线方式及反向焊接方式的其中一者，而电性连接至该芯片承载件。
26、根据权利要求19所述的多芯片堆叠结构，其中，该第三芯片是间隔一黏着层而同时堆叠于该第一及第二芯片上。
27、根据权利要求26所述的多芯片堆叠结构，其中，该黏着层为绝缘胶带。
CN2007101865475A 2007-12-07 2007-12-07 多芯片堆叠结构及其制法 Active CN101452860B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2007101865475A CN101452860B (zh) 2007-12-07 2007-12-07 多芯片堆叠结构及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007101865475A CN101452860B (zh) 2007-12-07 2007-12-07 多芯片堆叠结构及其制法

Publications (2)

Publication Number Publication Date
CN101452860A true CN101452860A (zh) 2009-06-10
CN101452860B CN101452860B (zh) 2011-11-30

Family

ID=40735017

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101865475A Active CN101452860B (zh) 2007-12-07 2007-12-07 多芯片堆叠结构及其制法

Country Status (1)

Country Link
CN (1) CN101452860B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106548948A (zh) * 2015-09-21 2017-03-29 台湾积体电路制造股份有限公司 集成多输出封装件及制造方法
WO2017049585A1 (en) * 2015-09-25 2017-03-30 Intel Corporation Method, apparatus and system to interconnect packaged integrated circuit dies
CN107301981A (zh) * 2016-04-15 2017-10-27 台湾积体电路制造股份有限公司 集成的扇出型封装件以及制造方法
CN108022915A (zh) * 2016-10-28 2018-05-11 爱思开海力士有限公司 具有不对称芯片堆叠结构的半导体封装
CN108428684A (zh) * 2017-02-14 2018-08-21 南亚科技股份有限公司 半导体结构及其制造方法
US11532594B2 (en) 2015-09-21 2022-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package and the methods of manufacturing

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100334726C (zh) * 2002-09-29 2007-08-29 矽品精密工业股份有限公司 开窗型多芯片半导体封装件

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10269674B2 (en) 2015-09-21 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing an integrated fan-out package having fan-out redistribution layer (RDL) to accommodate electrical connectors
US11538788B2 (en) 2015-09-21 2022-12-27 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out stacked package with fan-out redistribution layer (RDL)
US11532594B2 (en) 2015-09-21 2022-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package and the methods of manufacturing
US11532529B2 (en) 2015-09-21 2022-12-20 Taiwan Semiconductor Manufacturing Company Ltd. Method of manufacturing an integrated fan-out package having fan-out redistribution layer (RDL) to accommodate electrical connectors
CN106548948A (zh) * 2015-09-21 2017-03-29 台湾积体电路制造股份有限公司 集成多输出封装件及制造方法
CN106548948B (zh) * 2015-09-21 2020-01-14 台湾积体电路制造股份有限公司 集成多输出封装件及制造方法
CN108292653A (zh) * 2015-09-25 2018-07-17 英特尔公司 用来使封装集成电路管芯互连的方法、设备和***
US10396055B2 (en) 2015-09-25 2019-08-27 Intel Corporation Method, apparatus and system to interconnect packaged integrated circuit dies
US10910347B2 (en) 2015-09-25 2021-02-02 Intel Corporation Method, apparatus and system to interconnect packaged integrated circuit dies
CN108292653B (zh) * 2015-09-25 2022-11-08 英特尔公司 用来使封装集成电路管芯互连的方法、设备和***
WO2017049585A1 (en) * 2015-09-25 2017-03-30 Intel Corporation Method, apparatus and system to interconnect packaged integrated circuit dies
CN107301981B (zh) * 2016-04-15 2020-07-10 台湾积体电路制造股份有限公司 集成的扇出型封装件以及制造方法
CN107301981A (zh) * 2016-04-15 2017-10-27 台湾积体电路制造股份有限公司 集成的扇出型封装件以及制造方法
CN108022915B (zh) * 2016-10-28 2021-01-01 爱思开海力士有限公司 具有不对称芯片堆叠结构的半导体封装
CN108022915A (zh) * 2016-10-28 2018-05-11 爱思开海力士有限公司 具有不对称芯片堆叠结构的半导体封装
CN108428684A (zh) * 2017-02-14 2018-08-21 南亚科技股份有限公司 半导体结构及其制造方法

Also Published As

Publication number Publication date
CN101452860B (zh) 2011-11-30

Similar Documents

Publication Publication Date Title
KR101906269B1 (ko) 반도체 패키지 및 그 제조 방법
TWI415201B (zh) 多晶片堆疊結構及其製法
CN102163595B (zh) 堆叠半导体封装
CN101452860B (zh) 多芯片堆叠结构及其制法
JP2013197387A (ja) 半導体装置
CN101150118A (zh) 半导体装置
TW201312723A (zh) 晶片封裝結構及其製造方法
CN202394956U (zh) 半导体封装构造
US8736075B2 (en) Semiconductor chip module, semiconductor package having the same and package module
US9853015B1 (en) Semiconductor device with stacking chips
KR100800149B1 (ko) 스택 패키지
CN102891137A (zh) 半导体封装件
CN101452861B (zh) 多芯片堆叠结构及其制法
CN101667545B (zh) 多芯片堆叠结构及其制法
CN101355040B (zh) 多芯片堆叠结构及其制法
KR20090113679A (ko) 스택 패키지
JP2010087403A (ja) 半導体装置
US8653660B2 (en) Semiconductor device and package
CN202394957U (zh) 半导体晶圆及封装构造
CN103515361A (zh) 具堆栈结构的封装件及其制法
CN101236962A (zh) 多芯片堆叠结构及其制法
CN101465341B (zh) 堆叠式芯片封装结构
US20110304044A1 (en) Stacked chip package structure and its fabrication method
US8441129B2 (en) Semiconductor device
CN104103605A (zh) 半导体封装件及其制法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant