CN101425339B - 一种大容量eeprom存储器读放电路 - Google Patents

一种大容量eeprom存储器读放电路 Download PDF

Info

Publication number
CN101425339B
CN101425339B CN2008102041208A CN200810204120A CN101425339B CN 101425339 B CN101425339 B CN 101425339B CN 2008102041208 A CN2008102041208 A CN 2008102041208A CN 200810204120 A CN200810204120 A CN 200810204120A CN 101425339 B CN101425339 B CN 101425339B
Authority
CN
China
Prior art keywords
circuit
pipe
eemos
links
drain terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008102041208A
Other languages
English (en)
Other versions
CN101425339A (zh
Inventor
王光春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Integrated Circuit Co Ltd
Original Assignee
Shanghai Beiling Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Beiling Co Ltd filed Critical Shanghai Beiling Co Ltd
Priority to CN2008102041208A priority Critical patent/CN101425339B/zh
Publication of CN101425339A publication Critical patent/CN101425339A/zh
Application granted granted Critical
Publication of CN101425339B publication Critical patent/CN101425339B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明公开了一种大容量EEPROM存储器读放电路，包括串联的第一电流源ISO、EEMOS管，所述的EEMOS管的源端接地、栅极上加固定电压、漏端通过一输出电路输出电位，该EEMOS管的漏端还通过一寄生电容Cp接地，还包括一串联连接的引出电路和比较电路，所述的引出电路设置于所述的EEMOS管和第一电流源ISO之间，所述的比较电路的输入端与所述的引出电路的输出端相连，输出端与所述的输出电路的输入端相连。本发明通过引出和比较流过EE MOS的电流的方法来检测EE MOS是导通还是截止，进而读出储存的数据，大幅度提高大容量EEPROM存储器的读放速度而不受存储单元最大允许电流的限制。

Description

一种大容量EEPROM存储器读放电路
技术领域
本发明涉及一种存储器读放电路，尤其涉及一种大容量EEPROM存储器读放电路。
技术背景
EEPROM是一种存储电路，它通过使EE MOS管(在一定栅压下)导通或截止来存储数字信号“1”或“0”。请参阅图1，现有技术的EEPROM存储器读放电路的原理图，在读出存储时，最常用的方法是设计一个合适的恒流源，加在EE MOS的漏端，在EE MOS的栅上加固定电压，当管子截止时，没有电流从管子流过，全部电流用于对EE阵列的寄生电容Cp进行充电，输出电位最终接近VDD；当管子导通时，由于管子的饱和电流大于读放恒流源的电流，输出电位为一个较低的电位，小于VDD的二分之一。读放电路的输出电平经过反相整形后就转换成数字信号“0”和“1”。
以上读放电路的问题在于：由于要求读放恒流源电流小于EE MOS的饱和电流，否则高于EE MOS饱和电流的部分会对寄生电容Cp充电，使读放输出电平接近VDD，数据“1”会被误判为“0”，所以当存储器规模变大，从而寄生电容变大时，读放电路所需充电时间变长，也即读出频率会降低。
发明内容
本发明的目的在于克服现有技术的缺陷，而提供一种大容量EEPROM存储器读放电路，它能够实现大幅度提高大容量EEPROM存储器的读放速度而不受存储单元最大允许电流的限制。
实现上述目的的技术方案是：一种大容量EEPROM存储器读放电路，包括串联的第一电流源ISO、EEMOS管，所述的EEMOS管的源端接地、栅极上加固定电压、漏端通过一输出电路输出电位，该EEMOS管的漏端还通过一寄生电容Cp接地，其中，还包括一串联连接的引出电路和比较电路，所述的引出电路设置于所述的EEMOS管和第一电流源ISO之间，所述的比较电路的输入端与所述的引出电路的输出端相连，输出端与所述的输出电路的输入端相连。
上述的大容量EEPROM存储器读放电路，其中，所述的引出电路包括第一PMOS管P1、第二PMOS管P2和第一NMOS管N1，所述的第一电流源ISO分别与第一PMOS管P1和第二PMOS管P2的漏端相连，所述的第一PMOS管P1的源端分别与EEMOS管的漏端以及第一PMOS管P1的栅极相连，第一PMOS管P1的栅极与所述的第二PMOS管P2的栅极相连，第二PMOS管P2的源端与所述的第一NMOS管N1的漏端相连，该第一NMOS管N1的源端接地、栅极与其漏端相连后输出信号给所述的比较电路。
上述的大容量EEPROM存储器读放电路，其中，所述的比较电路包括串联连接的第二电流源IS1和第二NMOS管N2，所述的第二NMOS管N2的源端接地，栅极与所述的引出电路的输出端相连，漏端分别与所述的第二电流源IS1和输出电路相连。
本发明的有益效果是：本发明的读放电路改变传统读放电路直接检测EE MOS漏端电压的方法，通过引出和比较流过EE MOS的电流的方法来检测EE MOS是导通还是截止，进而读出储存的数据，可以大幅度提高大容量EEPROM存储器的读放速度而不受储存单元最大允许电流的限制；并且电流源的电流可以大于存储单元的最大饱和电流。
附图说明
图1是现有技术的EEPROM存储器读放电路的原理图；
图2是本发明的大容量EEPROM存储器读放电路的电路原理图。
具体实施方式
下面将结合附图对本发明作进一步说明。
请参阅图2，图中示出了本发明的一种大容量EEPROM存储器读放电路，包括输出电路3、串联的第一电流源ISO和EEMOS管，EEMOS管的源端接地、栅极上加固定电压、漏端通过一寄生电容Cp接地，还包括一串联连接的引出电路1和比较电路2，引出电路1设置于EEMOS管和第一电流源ISO之间，比较电路2的输入端与引出电路1的输出端相连，输出端与输出电路3的输入端相连。
引出电路1包括第一PMOS管P1、第二PMOS管P2和第一NMOS管N1，第一电流源ISO分别与第一PMOS管P1和第二PMOS管P2的漏端相连，第一PMOS管P1的源端分别与EEMOS管的漏端以及第一PMOS管P1的栅极相连，第一PMOS管P1的栅极与第二PMOS管P2的栅极相连，第二PMOS管P2的源端与第一NMOS管N1的漏端相连，该第一NMOS管N1的源端接地、栅极与其漏端相连后输出信号给比较电路2。
比较电路2包括串联连接的第二电流源IS1和第二NMOS管N2，第二NMOS管N2的源端接地，栅极与引出电路1的输出端相连，漏端分别与第二电流源IS1和输出电路3相连。
输出电路3包括相连的第三PMOS管P3和第三NMOS管N3，第三PMOS管P3和第三NMOS管N3的栅极均与比较电路2的输出相连，第三NMOS管N3的源端接地，第三PMOS管P3的源端以及第三NMOS管N3的漏端均接输出Dout，第一电流源ISO、第二电流源IS1以及第三PMOS管P3的漏端均接电压VDD。
本发明的工作原理为：读放电流源仍为第一电流源ISO，但在本发明的方案中，读放电流源的大小不受EEMOS管饱和电流的限制，所以当储存器容量变大从而寄生电容Cp较大时，可以根据读出速率的要求提高第一电流源ISO的电流到任意值。这样可以以较大的电流对寄生电容Cp充电，但当电容充电完成后，最终流过第一PMOS管P1的稳态电流则等于EEMOS管的饱和电流。而后第一PMOS管P1的电流相继被镜像到第二PMOS管P2，第一NMOS管N1，第二NMOS管N2，(假设三者宽长比)，并和第二电流源IS1相比较，第二电流源IS1电流为一个设定的合适大小的恒流源，要求小于EEMOS管的最大饱和电流大于截止的EEMOS的最大漏电流，所以当EEMOS管开启时，EE MOS管的饱和电流被镜像到第二NMOS管N2，由于该电流大于第二电流源IS1，所以Vout被拉低到接近0V，于是Dout输出“1”。而当EE MOS管截止时，通过第一PMOS管P1的电流接近0，第二NMOS管N2的电流也接近0，那么Vout电压会拉高到VDD，所以Dout输出为“0”，本发明中，第一电流源ISO即读放电流源可以使恒流源，也可以是非恒流源，并且电流源的电流可以大于存储单元的最大饱和电流，本发明通过检测流过存储单元的电流而非存储单元输出端电压来读出存储的数据。
本发明中，为了按1:1的比例将电流引出和第二电流源IS1做比较，需要使得第二PMOS管P2和第一PMOS管P1尺寸相同，第二NMOS管N2和第一NMOS管N1的尺寸相同。
在实施时，为了减小引出和比较电路的电流消耗或者其他目的，第二PMOS管P2，第一NMOS管N1，第二NMOS管N2的尺寸都可以根据需要调整，调整后第二NMOS管N2的电流等于第一PMOS管P1的电流×(第二PMOS管P2宽长比/第一PMOS管P1宽长比)×(第二NMOS管N2宽长比/第一NMOS管N1宽长比)，此时第二电流源IS1的电流也要按同样比例缩放。
综上所述，本发明提出的读放电路方案改变传统读放电路直接检测EE MOS漏端电压的方法，通过引出和比较流过EE MOS的电流的方法来检测EE MOS是导通还是截止，进而读出储存的数据，可以大幅度提高大容量EEPROM存储器的读放速度而不受储存单元最大允许电流的限制。
虽然经过对本发明结合具体实施例进行描述，对于在本技术领域熟练的人士，根据上文的叙述做出的替代、修改与变化将是显而易见的。因此，在这样的替代、修改和变化落入附后的权利要求的精神和范围内时，应该被包括在本发明中。

Claims (1)

1.一种大容量EEPROM存储器读放电路，包括串联的第一电流源IS0、EEMOS管，所述的EEMOS管的源端接地、栅极上加固定电压、漏端通过一输出电路输出电位，该EEMOS管的漏端还通过一寄生电容Cp接地，其特征在于，还包括一串联连接的引出电路和比较电路，所述的引出电路设置于所述的EEMOS管和第一电流源IS0之间，所述的比较电路的输入端与所述的引出电路的输出端相连，输出端与所述的输出电路的输入端相连；
所述的引出电路包括第一PMOS管P1、第二PMOS管P2和第一NMOS管N1，所述的第一电流源IS0分别与第一PMOS管P1和第二PMOS管P2的漏端相连，所述的第一PMOS管P1的源端分别与EEMOS管的漏端以及第一PMOS管P1的栅极相连，第一PMOS管P1的栅极与所述的第二PMOS管P2的栅极相连，第二PMOS管P2的源端与所述的第一NMOS管N1的漏端相连，该第一NMOS管N1的源端接地、栅极与其漏端相连后输出信号给所述的比较电路；
所述的比较电路包括串联连接的第二电流源IS1和第二NMOS管N2，所述的第二NMOS管N2的源端接地，栅极与所述的引出电路的输出端相连，漏端分别与所述的第二电流源IS1和输出电路相连。
CN2008102041208A 2008-12-05 2008-12-05 一种大容量eeprom存储器读放电路 Active CN101425339B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008102041208A CN101425339B (zh) 2008-12-05 2008-12-05 一种大容量eeprom存储器读放电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008102041208A CN101425339B (zh) 2008-12-05 2008-12-05 一种大容量eeprom存储器读放电路

Publications (2)

Publication Number Publication Date
CN101425339A CN101425339A (zh) 2009-05-06
CN101425339B true CN101425339B (zh) 2010-12-29

Family

ID=40615880

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008102041208A Active CN101425339B (zh) 2008-12-05 2008-12-05 一种大容量eeprom存储器读放电路

Country Status (1)

Country Link
CN (1) CN101425339B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102024499B (zh) * 2009-09-18 2014-03-26 杭州士兰集成电路有限公司 栅氧击穿型一次性可编程单元的读出结构和方法
CN107729586B (zh) * 2016-08-12 2021-04-02 中芯国际集成电路制造(上海)有限公司 Eeprom模型电路及建模方法、仿真方法及测试结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1151593A (zh) * 1995-06-13 1997-06-11 三星电子株式会社 一种非易失性半导体存储器装置的检测放大器电路
JP2004164700A (ja) * 2002-11-11 2004-06-10 Renesas Technology Corp 不揮発性半導体記憶装置および半導体集積回路装置
CN1809895A (zh) * 2003-06-20 2006-07-26 桑迪士克股份有限公司 非易失性存储器的源极控制操作

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1318892B1 (it) * 2000-09-15 2003-09-19 St Microelectronics Srl Circuito di lettura per memorie non volatili a semiconduttore.
DE102004045207B3 (de) * 2004-09-17 2006-05-04 Infineon Technologies Ag Verfahren und Schaltungsanordnung zum Auslesen einer Flash-/EEPROM-Speicherzelle

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1151593A (zh) * 1995-06-13 1997-06-11 三星电子株式会社 一种非易失性半导体存储器装置的检测放大器电路
JP2004164700A (ja) * 2002-11-11 2004-06-10 Renesas Technology Corp 不揮発性半導体記憶装置および半導体集積回路装置
CN1809895A (zh) * 2003-06-20 2006-07-26 桑迪士克股份有限公司 非易失性存储器的源极控制操作

Also Published As

Publication number Publication date
CN101425339A (zh) 2009-05-06

Similar Documents

Publication Publication Date Title
CN102148051B (zh) 存储器和灵敏放大器
CN102013267B (zh) 存储器和灵敏放大器
CN101916583B (zh) 灵敏放大器以及存储器
CN105244051A (zh) 感测放大器
CN101364424A (zh) 相变存储器的感测电路及方法
CN102081959A (zh) 一种存储器读出电路以及存储器
CN102543146A (zh) Flash灵敏放大器
CN101540189A (zh) 具有单端读出放大器的半导体器件
CN103036544A (zh) 一种上电复位电路
CN101562042B (zh) 一种适用于随机存储器的灵敏放大器
CN106205713A (zh) 一种高速感应放大器
CN102930891A (zh) 读出电路
TW200305887A (en) Sense amplifier
CN103066962A (zh) 延时电路
CN105185404B (zh) 电荷转移型灵敏放大器
CN102339643B (zh) 存储器及其读取电路
CN102420002B (zh) 一种电流模灵敏放大器
CN101425339B (zh) 一种大容量eeprom存储器读放电路
CN101369450B (zh) 相变存储器的感测电路及其感测方法
CN105741871B (zh) 灵敏放大电路及存储器
CN103217615B (zh) 一种输出短路检测电路
KR101341734B1 (ko) 전압 부스팅 기법을 이용한 cmos 차동 로직 회로
CN107533856A (zh) 用于感测电路的***、装置和方法
CN103117080A (zh) 读出电路
CN104681055A (zh) 一种应用于静态随机存储器电路的高速电流灵敏放大器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG INTEGRATED CIRCUIT CO., LTD.

Free format text: FORMER OWNER: BEILING CO LTD, SHANGHAI

Effective date: 20110509

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 200233 NO. 810, YISHAN ROAD, SHANGHAI TO: 201203 NO. 39, LANE 572, BIBO ROAD, ZHANGJIANG, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20110509

Address after: 201203 572, Lane 39, Zhangjiang blue wave road, Shanghai, China

Patentee after: Shanghai Huahong Integrated Circuit Co., Ltd.

Address before: 200233 No. 810, Shanghai, Yishan Road

Patentee before: Beiling Co., Ltd., Shanghai