CN101423977A - 外延膜形成装置及其用的基座、外延晶片及其制造方法 - Google Patents

外延膜形成装置及其用的基座、外延晶片及其制造方法 Download PDF

Info

Publication number
CN101423977A
CN101423977A CNA2008101731244A CN200810173124A CN101423977A CN 101423977 A CN101423977 A CN 101423977A CN A2008101731244 A CNA2008101731244 A CN A2008101731244A CN 200810173124 A CN200810173124 A CN 200810173124A CN 101423977 A CN101423977 A CN 101423977A
Authority
CN
China
Prior art keywords
semiconductor wafer
aforementioned
wafer
pedestal
protuberance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101731244A
Other languages
English (en)
Other versions
CN101423977B (zh
Inventor
金原秀明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of CN101423977A publication Critical patent/CN101423977A/zh
Application granted granted Critical
Publication of CN101423977B publication Critical patent/CN101423977B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/12—Substrate holders or susceptors
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4587—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially vertically
    • C23C16/4588—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially vertically the substrate being rotated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明提供一种外延膜形成装置用的基座，是被设置在外延膜形成装置的成膜室内的基座，具备收容半导体晶片的俯视近似为圆形的凹部，在上述凹部中设置有支承半导体晶片的俯视近似为圆形的凸部，上述凸部的直径比上述凹部的直径小，且上述凸部的直径被设定为当在上述凹部上载置半导体晶片时，气相生长反应用的反应气体能够在上述凸部与上述半导体晶片的交界整体流通的大小。

Description

外延膜形成装置及其用的基座、外延晶片及其制造方法
本申请主张2007年10月31日申请的日本国专利申请第2007-284512号的优先权，将其内容援引到本说明书中。
技术领域
本发明涉及外延膜形成装置用的基座(suscepter)、外延膜形成装置、外延晶片及外延晶片的制造方法。
背景技术
以往，作为使外延膜在半导体晶片上气相生长的外延膜形成装置，提出了加热方法或基座的形状不同的各种构造的装置。具体而言，公知有从下侧对圆形平板上的基座进行加热的纵型外延膜形成装置；逐片将半导体晶片导入到成膜室，并水平设置在基座上，从半导体晶片的上下进行加热的单张型外延膜形成装置；和如特开2001-160538号公报所记载的、利用侧面的高频线圈对圆筒型的基座进行加热的桶型外延膜形成装置。
在这些外延膜形成装置的成膜室内，配置有在石墨的表面涂敷了SiC膜的基座，在该基座上形成了能够对使外延膜生长的半导体晶片进行收容的圆形凹部。
在这些外延膜形成装置中，以在基座的凹部收容了使外延膜生长的半导体晶片的状态，对成膜室内进行减压。利用灯加热器等加热机构，在该成膜室内对半导体晶片直接或间接加热。同时向成膜室供给反应气体，在半导体晶片的表面析出单晶体、多晶体或非品质的固体，例如硅等半导体、氧化物、氮化物、金属、合金、其他化合物，使外延膜生长。
在现有的外延膜形成装置中，使基座的凹部只承载半导体晶片，不一定使半导体晶片的整个背面与基座的凹部的底面紧贴。因此，成为在半导体晶片的背面侧也能够迂回流通少量反应气体的构造。不过，由于半导体晶片的整个背面与凹部的底面相接，所以，与背面的中央部分相比周缘部更容易接触反应气体。
但在桶型外延膜形成装置中，由于只从表面侧加热半导体晶片，所以，不会对半导体晶片的背面侧供给充足的热量，半导体晶片的背面侧成为容易被迂回的少量反应气体蚀刻的状态。
另外，在单张型外延膜形成装置中，虽然利用灯加热器从半导体晶片的上下进行加热，但由于半导体晶片载置在基座上，半导体晶片不与下侧的灯加热器直接对置，所以，与桶型的情况相同，在无法向半导体晶片的背面侧供给足够的热量的情况下，半导体晶片的背面侧处于容易被蚀刻的状况。
因此，现有的外延膜形成装置中，在半导体晶片的表面侧形成外延膜，而半导体晶片的背面中尤其是周缘部被蚀刻。因此，对于作为完成品的外延晶片的厚度而言，周缘部处比中央部分小，使得外延晶片整体的厚度偏差增大。
发明内容
本发明鉴于上述情况而提出，其目的在于，提供能够减小外延晶片整体的厚度偏差的基座及具备该基座的外延膜形成装置、和厚度的偏差小的外延晶片及外延晶片的制造方法。
为了实现上述目的，本发明采用了以下的结构。
本发明的外延膜形成装置的基座，被设置在外延膜形成装置的成膜室内，设置有收容半导体晶片的俯视近似为圆形的凹部，在前述凹部中设置有支承前述半导体晶片的俯视近似为圆形的凸部，前述凸部的直径比前述凹部的直径小，且前述凸部的直径被设定为当在前述凹部上载置前述半导体晶片时，气相生长反应用的反应气体能够在前述凸部与前述半导体晶片的交界整体流通的大小。
根据本发明的外延膜形成装置用的基座，由于在收容半导体晶片的凹部设置有凸部，且凸部的直径被设定为当在凹部上载置半导体晶片时，气相生长反应用的反应气体能够在凸部与半导体晶片的交界整体流通的大小，所以，在使用该基座形成外延膜时，能够使反应气体遍及半导体晶片的凸部侧的面的整个面，由此，可使半导体晶片的凸部侧的面的整个面被均匀蚀刻。从而，可制造厚度偏差小的外延晶片。
对于本发明的外延膜形成装置的基座而言，优选前述凹部的直径为能够收容150mm以下的直径的半导体晶片的大小，前述凸部的直径为50mm～90mm的范围，前述凸部的高度为0.1mm以上小于0.4mm。
该情况下，可制造厚度偏差小的直径为150mm以下的外延晶片。
如果凸部的直径为50mm以上，则在凹部内能够稳定保持半导体晶片，因此优选，而且如果凸部的直径为90mm以下，则能够在凸部与半导体晶片的交界整体流通气相生长反应用的反应气体，使得半导体晶片的凸部侧的面的整个面被均匀蚀刻，因此优选。
而且，如果凸部的高度为0.1mm以上，则能够在凸部与半导体晶片的交界整体流通气相生长反应用的反应气体，使得半导体晶片的凸部侧的面的整个面被均匀蚀刻，因此优选。如果凸部的高度小于0.4mm，则在凸部与半导体晶片的交界整体流通的反应气体的量不会过剩，半导体晶片不会被局部蚀刻，能够制造厚度偏差小的外延晶片。
另外，基座优选由在表面形成了SiC膜的石墨构成。
本发明的外延膜形成装置具备：上述任意一个所述的外延膜形成装置用的基座、可收容前述基座的成膜室、和至少设置在前述半导体晶片的与基座侧相反侧的加热机构。
根据本发明的外延膜形成装置，由于具备了上述的基座，所以，可制造厚度偏差小的外延膜晶片。
本发明的外延晶片是在半导体晶片上形成外延膜而构成的外延晶片，外延晶片整体的厚度偏差为形成的外延膜厚的1/3以下。
根据本发明的外延晶片，由于厚度偏差是形成的外延膜厚的1/3以下，更优选是形成的外延膜厚的1/4以下，所以，与现有的外延晶片相比，可提高平坦度。由此，能够在外延晶片上形成高集成度的器件。
而且，在本发明的外延晶片中，优选在前述半导体晶片与前述外延膜之间埋入有杂质扩散层。
当本发明的外延晶片是在半导体晶片与外延膜之间埋入了杂质扩散层的所谓埋入型外延晶片时，由于该外延晶片的外延膜以比较高的生长温度形成，所以，与通常的外延晶片相比，半导体晶片的凸部侧的面的蚀刻量不会增大，厚度的偏差小至形成的外延膜厚的1/3以下，能够形成高集成度的器件。
本发明的外延晶片的制造方法利用了具有上述任意一个所述的外延膜形成装置用的基座、可收容前述基座的成膜室、和至少设置在前述半导体晶片的与基座侧相反侧的加热机构的外延膜形成装置。在该方法中，将半导体晶片收容到前述基座的前述凹部，通过前述加热机构加热前述半导体晶片，同时向前述成膜室供给反应气体，并且，还使前述反应气体在前述基座的前述凸部与前述半导体晶片之间流通。
根据本发明的外延晶片的制造方法，在利用具备上述基座的外延膜形成装置形成外延膜时，由于使前述反应气体还在基座的凹部及凸部与半导体晶片之间流通，所以，可以对半导体晶片的凸部侧的面的整个面均匀地进行蚀刻。由此，可制造厚度偏差小的外延晶片。
另外，根据本发明的外延晶片的制造方法，能够在后续工序的器件工序中，减小成为各器件的各个晶片的各部分的平坦度偏差。尤其能够减小晶片周缘部的各部分的平坦度偏差。
附图说明
图1是表示本发明实施方式的外延膜形成装置的一个例子的剖视图。
图2是表示本发明实施方式的外延膜形成装置用的基座的立体图。
图3是与图2的A-A’线对应的部分的剖视图。
图4是表示图2的基座的主要部分的放大剖视图。
图5是对本发明实施方式的外延晶片的制造方法进行说明的工序图。
图6是表示本发明实施方式的外延膜形成装置用的基座的主要部分的图，是表示反应气体的流向的放大剖视图。
图7是表示本发明实施方式的外延膜形成装置的其他例子的剖视图。
图8是表示外延晶片的厚度分布的分布图。
附图标记说明
10-外延膜形成装置，11-钟形罩(成膜室)，18-加热器(加热机构)，21-基座，21a-凹部，21d-凸部，22-半导体晶片，23-杂质扩散层，24-外延膜，25-外延晶片，d1-凸部的直径，d2-凹部的直径，h-凸部的高度。
具体实施方式
下面参照附图，对本发明的实施方式进行说明。其中，下述说明中参照的附图，是用于对本实施方式的外延膜形成装置等的构成进行说明的图，图示各部的大小、厚度与尺寸等有时和实际装置等的尺寸关系不同。
下面，参照图1～图4，对本实施方式的外延膜形成装置的一个例子进行说明。图1是表示本实施方式的外延膜形成装置的一个例子的剖视图，图2是表示外延膜形成装置中具备的基座的立体图。而图3是与图2的A-A’线对应的局部剖视图，图4是表示图2的基座的主要部分的放大剖视图。如图1所示，本实施方式的外延膜形成装置10是桶型的外延膜形成装置。该外延膜形成装置10具有：作为反应气体被供给的成膜室而由石英形成的钟形罩11、设置在钟形罩11的内部的基座21、和配置在钟形罩11的周围的加热器18(加热机构)。
在钟形罩11的上部配置有防止反应气体泄露的不锈钢制气环12，另一方面，在钟形罩11的下部配置有由不锈钢形成、排出反应气体的排气凸缘(exhaust flange)13。而且，在气环12上安装有用于保持钟形罩11内的气密的顶板15。并且，在钟形罩11的上部安装有经由气环12与钟形罩11内连通、供给反应气体的供给管16。在该供给管16的中间，配置有调整反应气体的供给流量的流量调整阀17a和主阀17。
通过以上的构成，可以将反应气体经由供给管16导入到钟形罩11的内部，并且，可以将由气相生长反应生成的排出气体及残留反应气体经由排气凸缘13从钟形罩11中排出。
加热器18(加热机构)如上所述，被配置在钟形罩11的周围。该加热器18被配置在隔着钟形罩11的周壁部与后述的半导体晶片的基座21对置的位置。
该加热器18在形成外延膜时使半导体晶片升温到规定的生长温度。作为加热器18的具体例子，可以例示卤素灯等灯加热器。
本发明的基座21是由在表面形成了例如SiC膜的石墨构成的部件。如图1所示，基座21从钟形罩11的上侧开口部借助吊架19近似同轴地悬挂在钟形罩11内。如图1及图2所示，基座21成为越向下方直径越大的五角锥台形状，在该基座21的周围5个面上，分别形成有多个(该实例中为3个)能够收容半导体晶片的近似圆形状的凹部21a。基座21的各侧面的倾斜度优选相对垂直方向为1°以上10°以下。
而且，如图3及图4所示，能够在基座21的凹部21a中分别逐片收容半导体晶片22。作为半导体晶片22，可以例示由单晶硅构成的硅晶片。并且，在该凹部21a的底面21b的周缘部，形成有俯视为圆环状的槽部21c。通过该槽部21c的形成，凹部的底面21b的中央部比槽部21c的底面相对向半导体晶片22侧突出。
本说明书中将包含该底面21b的突出的部分设为凸部21d。即，在基座的凹部21a中，设置有与半导体晶片22相接的俯视近似为圆形的凸部21d。
参照图4，对凹部21a与凸部21d的关系进行说明。凸部21d的俯视时的直径d1小于凹部21a的俯视时的直径d2。而且，凹部21的中心位置及凸部21d的中心位置分别与图4所示的中心线0重合。
并且，当在凹部21a上载置了半导体晶片22时，凸部21d的俯视时的直径d1，是用于气相生长反应的反应气体能够在凸部21d(凹部的底面21b)与半导体晶片22的交界整体流通的大小。
对于现有的基座而言，由于半导体晶片的背面，尤其是周缘部容易被蚀刻，所以，完成品的外延晶片其周缘部的厚度小于中央部分的厚度，导致外延晶片整体的厚度偏差大。但是，本发明的基座21通过在凹部21a中设置凸部21d，能够使气相生长反应用的反应气体在凸部21d(凹部的底面21b)与半导体晶片22的交界整体流通。由此，外延晶片的中央部分与周缘部被相同程度地蚀刻，使得厚度与周缘部相同程度地减少，从而，能够减小晶片整体的厚度偏差。
为了能够在凸部21d(凹部的底面21b)与半导体晶片22的交界整体流通气相生长反应用的反应气体，优选将凹部21a及凸部21d的尺寸关系设定如下。即，优选凸部21d的俯视时的直径d1为晶片直径的25％以上、85％以下，更优选为30％以上、60％以下。例如，在晶片为150mm以上153mm以下时，优选为50mm～90mm的范围。另外，优选凹部21a的俯视时的直径d2是能够收容150mm以下的直径的半导体晶片的大小。更具体而言，优选凹部的直径是对150mm增加了能够容易地从凹部取出半导体晶片程度的间隙量的大小以下。(凹部21a的内径-晶片22的外径)的值设为1mm以上5mm以下，更优选为1.5mm以上3.5mm以下。槽部21c的宽度w1优选在30mm以上50mm以下的范围。进而，凸部21d的高度h，换言之槽部21c的底面与凹部21a的底面21b的阶梯差，优选为0.1mm以上小于0.4mm的范围。
如果凸部21d的俯视时的直径d1为50mm以上，则在凹部21a内，能够稳定保持半导体晶片22，因此优选。而且，如果凸部21d的俯视时的直径d1为90mm以下，则能够使反应气体在凸部21d与半导体晶片22的交界整体流通，由此，半导体晶片22的凸部21d侧的面22a整个面能够被均匀地蚀刻，因此优选。
另外，如果凸部21d的高度h为0.1mm以上，则可以使反应气体在凸部21d与半导体晶片22的交界整体流通，使得半导体晶片22的凸部21d侧的面22a整个面能够被均匀地蚀刻，因此优选。如果凸部21d的高度小于0.4mm，则在凸部21d与半导体晶片22的交界整体流通的反应气体的量不会过剩。因此，半导体晶片22不会被局部蚀刻，可制造厚度偏差小的外延晶片。
此外，从能够使气相生长反应用的反应气体在凸部21d与半导体晶片2的交界整体流通这一点出发，优选凸部21d的上表面、即凹部的底面21b的表面粗糙度Ra为0.1μm～15μm的范围，更优选Ra为1μm～5μm的范围。优选。如果使表面粗糙度为上述的下限以上，则在底面21b与半导体晶片22的凸部21d侧的面22a之间会产生微小的空隙，能够通过该空隙，在与半导体晶片22的凸部21d侧的面22a之间流通反应气体。另外，通过将表面粗糙度设为上述的上限以下，能够防止半导体晶片的滑动转位等的发生。
另外，凸部21d的上表面、即凹部的底面21b的表面粗糙度可以是Ra为0.4μm～1μm的范围，或者Ra为1μm～3μm的范围、Ra为8μm～12μm。
接着，对利用了上述的外延膜形成装置的外延晶片的制造方法进行说明。图5是对本实施方式的外延晶片的制造方法进行说明的工序图。
首先如图5(a)所示，准备半导体晶片22。该半导体晶片22如上所述，是单晶硅的硅晶片。该硅晶片是添加了P型掺杂剂的P型硅晶片。
接着，如图5(b)所示，在半导体晶片22的一面22b上形成杂质扩散层24。杂质扩散层例如是通过离子注入法将Sb、As、B、P等杂质注入到半导体晶片22的一面22b，使其扩散而形成的层。例如可通过以高浓度注入P，形成N+型的杂质扩散层。
具体而言，在对半导体晶片22的一面22b进行洗涤之后，在一面22b整个面形成氧化膜。接着，通过光刻技术蚀刻氧化膜的一部分，局部地除去氧化膜，使单晶硅露出。接着，针对露出的单晶硅例如离子注入P(磷)，然后进行退火，使P热扩散。
之后除去氧化膜，在半导体晶片22的一面上形成图5(b)所示的杂质扩散层23。
接着，将形成了杂质扩散层23之后的半导体晶片22导入到上述的外延膜形成装置10。在将半导体晶片22收容到基座21的凹部21a时，使半导体晶片22的一面22b朝向与凸部21d相反侧地进行收容。由此，半导体晶片的与一面相反侧的面22a朝向凸部21d侧、且与凸部21d相接。
接着，在半导体晶片22的一面22b上形成外延膜。
当开始形成外延膜时，首先经由图1所示的供给管16向钟形罩11的内部导入氢气进行净化，借助未图示的驱动机构使基座21旋转，并由加热器18使钟形罩11的内部升温，以所希望的生长温度均匀地加热半导体晶片22。钟形罩11内部的温度优选升温至1000℃～1250℃的范围，更优选为1150℃～1250℃的范围。接着，经由供给管16向钟形罩11内例如供给氯化氢与氢的混合气体，对半导体晶片22的一面22b进行蚀刻，再次利用氢气对钟形罩11的内部进行净化。其中，上述范围的生长温度是形成埋入型外延晶片时的标准生长温度。制造通常的外延晶片时的生长温度可比埋入型低，例如为1050℃～1170℃的范围即可。
在针对该一面22b的蚀刻处理结束之后，将向作为运载气体的氢气中添加四氯化硅、TCS(三氯硅烷)、二氯硅烷等硅源气体而成的混合气体(反应气体)，经由供给管16供给到钟形罩11的内部。
供给到钟形罩11内部的反应气体如图1的箭头所示，沿着钟形罩11的内壁在钟形罩11的内部流动。基于该流动的反应气体在与基座21一同旋转的半导体晶片22的一面22b上反复通过，如图5(c)所示，在半导体晶片22的一面22b上生长外延膜24。
图6是表示基座21及半导体晶片22附近的反应气体的流向的放大剖面示意图。如图6所示，反应气体的大部分如图6中的箭头31所示，在半导体晶片22的一面22b上反复通过。而且，反应气体的一部分如箭头32所示，从凹部21a与半导体晶片22的外周部的间隙，迂回到半导体晶片22的与一面相反侧的面22a侧，流入到槽部21c内。并且，流入到槽部21c的反应气体的一部分如箭头33所示，在半导体晶片22的面22a与底面22b之间流通。由于凸部21d的俯视时的直径d1被设定为反应气体能够在凸部21d与半导体晶片22的交界整体流通的大小，所以，反应气体和半导体晶片22的与一面相反侧的面22a几乎整个面接触。
在本实施方式的外延膜制造装置中，由于加热器18配置在钟形罩11的周围，所以，与半导体晶片22的一面22b相比，其相反侧的面22a温度较低。因此，在半导体晶片22的与一面22b相反侧的面22a中，流入到半导体晶片22与凸部21d的交界的反应气体成为蚀刻气氛，半导体晶片22的面22a几乎整个面被均匀地蚀刻。
如上所述，可制造在半导体晶片22的一面22b上形成了外延膜24的外延晶片25(图5(c))。对于该外延晶片25而言，优选晶片整体的厚度偏差为形成的外延膜厚的1/3以下，更优选为1/4以下，进一步优选为5％以下。例如，对于偏差为1％而言，当形成的外延膜厚为5μm时是0.05μm，当形成的外延膜厚为1μm时是0.01μm。
如以上说明的那样，上述的具备基座21的外延膜形成装置10在收容半导体晶片22的凹部21a上设置有凸部21d。由于上述基座21的凸部21d的直径d1，被设定为当在凹部21a上载置了半导体晶片22时，反应气体能够在凸部21a与半导体晶片22的交界整体流通的大小，所以，如果使用该基座21进行外延膜的形成，则能够使反应气体遍及半导体晶片22的凸部21d侧的面22a整个面，由此，半导体晶片22的凸部侧的面22a整个面会被均匀地蚀刻。从而，可以制造厚度偏差小的外延晶片25。
而且，对于上述基座21而言，由于凹部21a的直径d2为150mm以下，凸部21d的直径d1为50mm～90mm的范围，凸部21d的高度h为0.1mm以上小于0.4mm，所以，可以制造厚度偏差小的直径为150mm以下的外延晶片。
并且，上述外延晶片25由于厚度的偏差为形成的外延膜厚的1/3以下，所以，与现有的外延晶片相比，平坦度高。由此，可以在外延晶片上形成高集成度的器件。
另外，上述的外延晶片是在半导体晶片22与外延膜24之间埋入有杂质扩散层23的埋入式外延晶片。由于上述外延晶片的外延膜以比较高的生长温度形成，所以，与通常的外延晶片相比，半导体晶片22的凸部侧的面22a的蚀刻量增大。但是，由于厚度的偏差为形成的外延膜厚的1/3以下，比现有的外延晶片小，所以，能够形成高集成度的器件。
进而，上述的外延晶片的制造方法在形成外延膜时，由于还使反应气体在基座21的凹部21a及凸部21d与半导体晶片22之间流通，所以，可以对半导体晶片22的凸部侧的面22a整个面均匀地进行蚀刻。由此，可制造厚度偏差小的外延晶片25。
此外，本发明的技术范围不限定于上述实施方式，在不脱离本发明的主旨的范围中，能够施加各种的变更。
本实施方式中对埋入式外延晶片进行了说明，但本发明不限定于此，也能够在不具有杂质埋入层的通常的外延晶片中应用本发明。
而且，本实施方式的基座不限定于在桶型的外延膜形成装置中应用，也能够在单张型的外延膜形成装置中使用。
图7是表示单张型外延膜形成装置的示意图。图7所示的外延膜形成装置40具备：在内部形成有成膜室的石英腔室41、将供给管42与该石英腔室41连接的注射凸缘43、将排气管44与该石英腔室41连接的排气凸缘46、夹设在供给管42的中间的主阀47、分别安装在石英腔室41的两侧开口部的晶片输送用取出口41a及热电偶固定用凸缘41b。而且，在石英腔室41的上下，具备灯加热器50(加热机构)。
在石英腔室41的下部按照上端缘位于石英腔室41内的方式，贯通设置有支承台48，基座49被近似水平地设置在该支承台48的上端缘。
图7所示的单张型外延膜形成装置40所使用的基座49，也与先前叙述的基座21同样，通过设置凹部并在该凹部之中设置凸部，由此可得到与上述的基座21及外延膜形成装置10同样的效果。
【实施例】
准备添加了P型掺杂剂的直径为150mm的P型硅晶片，按照以下的顺序在该P型硅晶片上形成外延膜。
准备图1所示的外延膜形成装置，将P型硅晶片收容到该装置的基座的凹部中。然后，向钟形罩的内部导入氢气进行净化，一边使基座旋转，一边通过加热器将钟形罩的内部升温到1220℃，将P型硅晶片均匀加热。
接着，将以浓度5％的比率向氢气中添加了TCS(三氯硅烷)的硅源气体的反应气体，以150ml/分钟的流量供给到钟形罩的内部，生长厚度为9μm的外延膜。
另外，在上述的工序中，使基座的凹部的直径大致为150mm，槽部的宽度为2～40mm(将凸部的直径设为70～146mm)，凸部的高度为0.2～0.4mm。
而且，还使用了在凹部之中进而设置了深度0.2mm、直径110mm的其他凹部的基座。在使用该基座的情况下，半导体晶片的周缘部处于被支承在凹部的底面的状态。
在外延膜成膜前后对制造成的外延晶片测定TTV(总厚度变化；total thickness variation)的差值，将该TTV的差值确认为外延膜成膜前后的厚度偏差。
在表1中表示该厚度偏差，并在图8中表示TTV的测定结果。其中，表1中的No.1与图8(a)对应，表1中的No.2与图8(b)对应，表1中的No.3与图8(c)对应，表1中的No.4与图8(d)对应，表1中的No.5与图8(e)对应。表1中的厚度偏差是晶片表面的TTV的差值数据的平均。
【表1】
 
No. 槽部的宽度(mm) 凸部的直径(mm) 凸部的高度(mm) 其他凹部的直径及深度(mm) 厚度的偏差(μm)
1 - - - 宽度20mm深度0.2mm 3.45
2 20 110 0.4 - 3.95
3 40 70 0.2 - 2.97
4 20 110 0.2 - 3.61
5 2 146 0.2 - 3.97
由表1可知，在凸部的直径为70mm、高度为0.2mm的情况下(No.3)，厚度偏差比较小。
而在凸部的直径为146mm(No.5)、凸部的直径为110(No.2、No.4)的情况下，厚度偏差比No.3大。
并且，利用在凹部设置了其他凹部的基座制造的晶片(No.1)，厚度偏差比No.3大。
接着，观察图8(c)则可知：TTV的分布的偏差比较低。另一方面，当观察图8(a)、(b)、(d)及(e)时，可知TTV的分布的偏差比较高。尤其是图8(e)所示的晶片，中心部分的蚀刻量极少。这是由于凸部的直径过大，导致反应气体不能在晶片的中央部分充分流通，而只有周缘部被蚀刻，从而偏差变大。

Claims (6)

1.一种外延膜形成装置用的基座，被设置在外延膜形成装置的成膜室内，其特征在于，
设置有收容半导体晶片的俯视近似为圆形的凹部，在前述凹部中设置有支承前述半导体晶片的俯视近似为圆形的凸部，前述凸部的直径比前述凹部的直径小，且前述凸部的直径被设定为当在前述凹部上载置前述半导体晶片时，气相生长反应用的反应气体能够在前述凸部与前述半导体晶片的交界整体流通的大小。
2、根据权利要求1所述的外延膜形成装置的基座，其特征在于，
前述凹部的直径为能够收容150mm以下的直径的半导体晶片的大小，前述凸部的直径为50mm～90mm的范围，前述凸部的高度为0.1mm以上小于0.4mm。
3、一种外延膜形成装置，其特征在于，具备：
权利要求1或权利要求2所述的外延膜形成装置用的基座、可收容前述基座的成膜室、和至少设置在前述半导体晶片的与基座侧相反侧的加热机构。
4、一种外延晶片，是在半导体晶片上形成外延膜而构成的外延晶片，其特征在于，
作为外延膜形成前后的厚度尺寸的差值的、晶片厚度的偏差，为形成的外延膜厚的1/3以下。
5、根据权利要求4所述的外延晶片，其特征在于，
在前述半导体晶片与前述外延膜之间埋入有杂质扩散层。
6、一种外延晶片的制造方法，其特征在于，
包括：准备具有权利要求1或2所述的外延膜形成装置用的基座、可收容前述基座的成膜室、和至少设置在前述半导体晶片的与基座侧相反侧的加热机构的外延膜形成装置的工序；
将半导体晶片收容到前述基座的前述凹部的工序；
利用前述加热机构加热前述半导体晶片的工序；
与前述加热工序同时向前述成膜室供给反应气体的工序；和
与前述反应气体供给工序同时，使前述反应气体在前述基座的前述凸部与前述半导体晶片之间流通的工序。
CN2008101731244A 2007-10-31 2008-10-30 外延膜形成装置及其用的基座、外延晶片及其制造方法 Active CN101423977B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007284512A JP5444607B2 (ja) 2007-10-31 2007-10-31 エピタキシャル膜形成装置用のサセプタ、エピタキシャル膜形成装置、エピタキシャルウェーハの製造方法
JP2007-284512 2007-10-31
JP2007284512 2007-10-31

Publications (2)

Publication Number Publication Date
CN101423977A true CN101423977A (zh) 2009-05-06
CN101423977B CN101423977B (zh) 2012-10-10

Family

ID=40614843

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101731244A Active CN101423977B (zh) 2007-10-31 2008-10-30 外延膜形成装置及其用的基座、外延晶片及其制造方法

Country Status (3)

Country Link
US (1) US20090127672A1 (zh)
JP (1) JP5444607B2 (zh)
CN (1) CN101423977B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102842636A (zh) * 2011-06-20 2012-12-26 理想能源设备(上海)有限公司 用于化学气相沉积***的基板加热基座
CN106057724A (zh) * 2015-04-07 2016-10-26 胜高股份有限公司 基座、气相生长装置、气相生长方法及外延硅晶片
CN110418958A (zh) * 2017-03-08 2019-11-05 胜高股份有限公司 外延晶圆背面检查方法及其检查装置、外延成长装置的起模针管理方法及外延晶圆制造方法
US10490437B2 (en) 2015-04-07 2019-11-26 Sumco Corporation Susceptor, vapor deposition apparatus, vapor deposition method and epitaxial silicon wafer
CN111627796A (zh) * 2014-12-08 2020-09-04 胜高股份有限公司 外延硅晶片的制造方法及气相沉积装置
CN111816604A (zh) * 2020-08-18 2020-10-23 北京智创芯源科技有限公司 一种晶片刻蚀方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100237470A1 (en) * 2007-11-08 2010-09-23 Sumco Corporation Epitaxial wafer
JP5347288B2 (ja) * 2008-03-17 2013-11-20 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
TW201000693A (en) * 2008-06-05 2010-01-01 Sumco Corp Epitaxial silicon wafer and method for producing the same
JP5380912B2 (ja) * 2008-06-10 2014-01-08 株式会社Ｓｕｍｃｏ 膜厚測定方法、エピタキシャルウェーハの製造方法、および、エピタキシャルウェーハ
JP2010016312A (ja) * 2008-07-07 2010-01-21 Sumco Corp エピタキシャルウェーハの製造方法
JP5092975B2 (ja) 2008-07-31 2012-12-05 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法
US8372196B2 (en) * 2008-11-04 2013-02-12 Sumco Techxiv Corporation Susceptor device, manufacturing apparatus of epitaxial wafer, and manufacturing method of epitaxial wafer
JP5141541B2 (ja) * 2008-12-24 2013-02-13 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法
JP5516158B2 (ja) * 2009-07-24 2014-06-11 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法
KR101408913B1 (ko) * 2009-07-08 2014-06-17 가부시키가이샤 사무코 에피택셜 웨이퍼 및 그 제조 방법
JP5453967B2 (ja) * 2009-07-08 2014-03-26 株式会社Ｓｕｍｃｏ エピタキシャルウェーハおよびその製造方法
KR101104635B1 (ko) * 2009-09-25 2012-01-12 가부시키가이샤 사무코 에피택셜 실리콘 웨이퍼의 제조 방법
JP2011082443A (ja) * 2009-10-09 2011-04-21 Sumco Corp エピタキシャルウェーハおよびその製造方法
JP6026188B2 (ja) 2011-09-12 2016-11-16 住友化学株式会社 窒化物半導体結晶の製造方法
JP6248135B2 (ja) * 2011-09-12 2017-12-13 住友化学株式会社 窒化物半導体結晶の製造方法
US20130196053A1 (en) * 2012-01-10 2013-08-01 State of Oregon acting by and through the State Board of Higher Education on behalf of Oregon Stat Flow cell design for uniform residence time fluid flow
JP5794194B2 (ja) * 2012-04-19 2015-10-14 東京エレクトロン株式会社 基板処理装置
US9799548B2 (en) * 2013-03-15 2017-10-24 Applied Materials, Inc. Susceptors for enhanced process uniformity and reduced substrate slippage
US20170032992A1 (en) * 2015-07-31 2017-02-02 Infineon Technologies Ag Substrate carrier, a method and a processing device
KR102565962B1 (ko) * 2016-09-27 2023-08-09 주식회사 엘엑스세미콘 에피택셜 웨이퍼 제조장치 및 제조방법
DE102017206671A1 (de) * 2017-04-20 2018-10-25 Siltronic Ag Suszeptor zum Halten einer Halbleiterscheibe mit Orientierungskerbe während des Abscheidens einer Schicht auf einer Vorderseite der Halbleiterscheibe und Verfahren zum Abscheiden der Schicht unter Verwendung des Suszeptors
CN114714268A (zh) * 2020-12-22 2022-07-08 浙江蓝晶芯微电子有限公司 一种超高频超薄石英晶片掩膜定位工装和定位方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04182386A (ja) * 1990-11-16 1992-06-29 Sumitomo Metal Ind Ltd エピタキシャル成長基板サセプタ
JP2732393B2 (ja) * 1992-09-28 1998-03-30 信越半導体株式会社 シリンダー型シリコンエピタキシャル層成長装置
US5444217A (en) * 1993-01-21 1995-08-22 Moore Epitaxial Inc. Rapid thermal processing apparatus for processing semiconductor wafers
JPH06310438A (ja) * 1993-04-22 1994-11-04 Mitsubishi Electric Corp 化合物半導体気相成長用基板ホルダおよび化合物半導体気相成長装置
JP3358051B2 (ja) * 1997-10-29 2002-12-16 東芝セラミックス株式会社 バレル型気相成長用サセプタ
JP4592849B2 (ja) * 1999-10-29 2010-12-08 アプライド マテリアルズ インコーポレイテッド 半導体製造装置
JP2002009002A (ja) * 2000-06-26 2002-01-11 Nec Kansai Ltd 薄膜形成装置
JP4137407B2 (ja) * 2001-05-21 2008-08-20 日本オプネクスト株式会社 光半導体装置の製造方法
JP2003197532A (ja) * 2001-12-21 2003-07-11 Sumitomo Mitsubishi Silicon Corp エピタキシャル成長方法及びエピタキシャル成長用サセプター
EP1654752B1 (en) * 2003-08-01 2011-06-29 SGL Carbon SE Holder for supporting wafers during semiconductor manufacture
CN100594261C (zh) * 2004-05-18 2010-03-17 胜高股份有限公司 气相生长装置用基座
JP4428175B2 (ja) * 2004-09-14 2010-03-10 株式会社Ｓｕｍｃｏ 気相エピタキシャル成長装置および半導体ウェーハの製造方法
US20060060145A1 (en) * 2004-09-17 2006-03-23 Van Den Berg Jannes R Susceptor with surface roughness for high temperature substrate processing
JP5087855B2 (ja) * 2006-04-05 2012-12-05 株式会社Ｓｕｍｃｏ 熱処理評価用ウェーハ、熱処理評価方法、および半導体ウェーハの製造方法
CN100425744C (zh) * 2006-06-02 2008-10-15 河北工业大学 厚度一致的硅气相外延层的生长装置及生长方法
US20080292523A1 (en) * 2007-05-23 2008-11-27 Sumco Corporation Silicon single crystal wafer and the production method

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102842636A (zh) * 2011-06-20 2012-12-26 理想能源设备(上海)有限公司 用于化学气相沉积***的基板加热基座
CN102842636B (zh) * 2011-06-20 2015-09-30 理想能源设备(上海)有限公司 用于化学气相沉积***的基板加热基座
CN111627796A (zh) * 2014-12-08 2020-09-04 胜高股份有限公司 外延硅晶片的制造方法及气相沉积装置
CN111627796B (zh) * 2014-12-08 2023-09-26 胜高股份有限公司 外延硅晶片的制造方法及气相沉积装置
CN106057724A (zh) * 2015-04-07 2016-10-26 胜高股份有限公司 基座、气相生长装置、气相生长方法及外延硅晶片
US10490437B2 (en) 2015-04-07 2019-11-26 Sumco Corporation Susceptor, vapor deposition apparatus, vapor deposition method and epitaxial silicon wafer
CN110418958A (zh) * 2017-03-08 2019-11-05 胜高股份有限公司 外延晶圆背面检查方法及其检查装置、外延成长装置的起模针管理方法及外延晶圆制造方法
CN110418958B (zh) * 2017-03-08 2021-08-20 胜高股份有限公司 外延晶圆背面检查方法及其检查装置、外延成长装置的起模针管理方法及外延晶圆制造方法
CN111816604A (zh) * 2020-08-18 2020-10-23 北京智创芯源科技有限公司 一种晶片刻蚀方法

Also Published As

Publication number Publication date
US20090127672A1 (en) 2009-05-21
JP2009111296A (ja) 2009-05-21
CN101423977B (zh) 2012-10-10
JP5444607B2 (ja) 2014-03-19

Similar Documents

Publication Publication Date Title
CN101423977B (zh) 外延膜形成装置及其用的基座、外延晶片及其制造方法
JP4970554B2 (ja) Ｍｏｃｖｄ法またはｈｖｐｅ法を選択的に用いて結晶層を堆積させるための装置および方法
US9449859B2 (en) Multi-gas centrally cooled showerhead design
US10283405B2 (en) Method and apparatus for forming silicon film and storage medium
US8216378B2 (en) Reaction tube and heat processing apparatus for a semiconductor process
JP2009500864A (ja) 均一バッチ膜被着工程および、それに従って生産されるフィルム
US20070026148A1 (en) Vapor phase deposition apparatus and vapor phase deposition method
US20100029066A1 (en) Susceptor, vapor phase growth apparatus, and method of manufacturing epitaxial wafer
US8889533B2 (en) Method of manufacturing semiconductor device, method of manufacturing substrate and substrate processing apparatus
US10513797B2 (en) Manufacturing method of epitaxial silicon wafer
EP1204783A1 (en) A method of forming a silicon nitride layer on a semiconductor wafer
KR101563817B1 (ko) 막 제조 장치, 및 이를 이용한 막의 제조 방법
JP4394120B2 (ja) 基板処理装置および半導体装置の製造方法
JP2015198213A (ja) エピタキシャル炭化珪素ウェハの製造方法及びそれに用いる炭化珪素単結晶基板のホルダー
JP3904497B2 (ja) 半導体装置の製造方法
JP2002261028A (ja) 半導体装置の製造用基板載置治具と縦型炉の組合わせ、基板載置治具、及び半導体装置の製造方法
WO2020158657A1 (ja) 成膜装置及び成膜方法
US20050263073A1 (en) Furnace for heating a wafer and chemical vapor deposition apparatus having the same
JP4779519B2 (ja) エピタキシャルウェーハの製造方法
US20240222116A1 (en) Method, system and apparatus for forming epitaxial template layer
CN111748788B (zh) 成膜方法和成膜装置
JP2023096893A (ja) 絶縁膜形成装置用トレー、絶縁膜形成装置および絶縁膜形成方法
WO2009082840A1 (en) Method for forming a polysilicon film
JP2007234891A (ja) 基板処理装置
WO2019188248A1 (ja) 成膜装置及び成膜方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant