CN101409554B

CN101409554B - 用于电荷泵锁相环的环路滤波电路

Info

Publication number: CN101409554B
Application number: CN2007101757269A
Authority: CN
Inventors: 陈永聪; 马槐楠; 杨沛锋; 王文申
Original assignee: BEIJING LANGBO XINWEI TECHNOLOGY Co Ltd
Current assignee: BEIJING LANGBO XINWEI TECHNOLOGY Co Ltd
Priority date: 2007-10-11
Filing date: 2007-10-11
Publication date: 2012-05-16
Anticipated expiration: 2027-10-11
Also published as: CN101409554A

Abstract

本发明提供一种用于电荷泵锁相环的环路滤波电路，所述电荷泵锁相环包括鉴频鉴相器、电荷泵、环路滤波电路、分频器和压控振荡器，所述环路滤波电路的前端接电荷泵，后端接压控震荡器，所述环路滤波电路包括控制逻辑、前端缓冲电路、延时开关和后端滤波电路；当所述延时开关导通时，整个环路滤波电路正常工作，而当所述延时开关断开时，所述电荷泵与所述前端缓冲电路接通，而与所述后端滤波电路不通；所述延时开关的延时电路将参考时钟延时，且所述延时开关的断开和导通由所述的环路滤波电路的控制逻辑控制，采用本发明解决了电荷泵中上下支路电流源失配带来的参考杂散问题，提高了电荷泵锁相环的环路滤波电路的性能。

Description

用于电荷泵锁相环的环路滤波电路

技术领域

本发明涉及锁相环领域，尤其涉及用于电荷泵锁相环的环路滤波电路。

背景技术

锁相环在通信收发器中得到广泛应用。在高速有线通信中，锁相环用于时钟恢复和时钟产生。在无线通信中，锁相环用于产生本地振荡以及调制、解调。由于目前几乎所有集成锁相环都是采用电荷泵锁相环结构，所以下面分析主要是基于电荷泵锁相环电路。

图1所示是一个典型电荷泵锁相环的结构方框图。该锁相环由鉴相器、电荷泵、环路滤波电路、分频器和压控振荡器(VCO)组成。所述环路滤波电路通常采用低通滤波器。整个环路构成了负反馈结构，如果输入信号和压控振荡器分频后的信号存在相差，则鉴相器将相差进行积分，通过电荷泵转化为电流，改变VCTRL的大小，调节频率输出以达到平衡。这样，环路锁定时，压控振荡器精确地输出N倍输入频率的信号。

对于理想的电荷泵锁相环，当锁定后，参考时钟和压控振荡器的反馈时钟之间没有相差，电荷泵输出电荷为零。压控振荡器的控制电压保持不变。而在实际的电路中，由于多种非理想因素，使得电荷泵在锁相环锁定后，尽管输出的净电荷为零(维持压控振荡器频率稳定)，但在时域上电荷泵输出表现为存在和参考时钟相同频率的交流电流，使得压控振荡器的控制电压上出现和参考时钟相同频率的交流电压，进而调制压控振荡器，造成参考杂散的出现。这些非理想因素主要包括三个方面：电荷泵上下支路的电流失配、环路滤波电路的漏电流、以及UP和Down导通信号的路径延时失配。另外电荷泵的开关电荷注入和电荷共享、时钟馈通效应以及集成电路衬地耦合等因数也会带来参考杂散。其中，电荷泵上下支路电流失配是产生参考杂散的主导原因。

在现有的电荷泵锁相环设计中，电荷泵的上支路的电流源是从电源流到随后的低通滤波器的，只能采用PMOS电流源；而下支路电流源是从低通滤波器流到地，只能采用NMOS电流源来实现。由于NMOS和PMOS本身就是不同类型的器件，即使在目前最先进的制造工艺，也无法保证他们的匹配。同时由于锁相环控制电压需要在一个较宽的范围内变动，由于电流源有限的输出电阻的影响，锁相环控制电压的变动对NMOS电流源和PMOS电流源的影响是相反的，也就是当NMOS电流源受到锁相环控制电压影响而变大的同时，PMOS电流源在同样的锁相环控制电压情况下将变小。这就进一步恶化了上下支路的失配。

当上下支路电流源失配时，锁相环只有在每个比较周期内流入滤波器的净电荷为零，滤波器输出电压才能保持稳定，锁相环才能维持在锁定状态。要保证流入滤波器的净电荷为零，上下电流导通的时间必然有差异，电流小的导通的时间更长。

当锁相环锁定后，锁相环只是周期的工作在参考时钟频率上，电荷泵只是在比较时刻产生交流电流。从时域上看，交流电流只是在比较时刻有较大幅度，随后在UP和Down信号结束后，没有新的电流注入，电流交流成分为零。这时其后的低通滤波器上的交流电压来自于先前的电流注入。因此，在对现有的低通环路滤波器而言，时域响应是前面全部瞬时脉冲电流的时域响应的线性叠加。

假设在现有的电荷泵锁相环的环路滤波电路中，上支路电流为1.2mA，导通时间为2ns；下支路电流为0.8mA，导通时间为3ns。当锁相环锁定后，电荷泵在每个比较周期里，输出的电流如图2所示，这使得尽管滤波器上输入的净电荷为零，但在时域上，电荷是先注入再拉出(或者相反)的，这会通过滤波器阻抗形成一个频率为参考频率及其谐波的交流成分，从而调制VCO产生参考杂散。图3为电荷泵输出电流的频谱。通过图3，可以清楚看到静态相差使得电荷泵输出频率为参考频率及其各次谐波成分的电流。该电流流入低通滤波器后，会形成同频率的电压。尽管随后的低通滤波器会对该交流电压滤波，但由于低通滤波器通常出于稳定性原因，不会超过二、三阶，而环路带宽在整数锁相环里面通常为参考频率的1/10；这样低通的环路滤波电路对该交流成分抑制有限，从而在锁相环输出形成参考杂散。如图4所示为现有的3阶低通环路滤波电路，其包括三条并联支路，其中，第一支路由电容C2组成，第二支路由电阻R1与电容C1串连组成，第三支路由电阻R2与电容C3串连组成。

为了改善现有电荷泵的上下电流失配的问题，目前有两种方法：方法1：如图5所示，通过一个镜像的上下电流源支路和一个反馈环路，上下支路中一支电流源的大小受控于反馈环路，使得其中一支电流跟踪另外一支电流的变化。从而改善失配问题。其典型工作原理如图5所示，其中，为了减轻电荷共享问题，还引入了一个哑元支路。该电路存在几个问题，一个是反馈环路只能在较小的电荷泵输出电压范围工作，限制了电荷泵输出电压范围。另一个问题是反馈环路带宽有限，当电荷泵输出电压发生波动时，如有电流注入到环路滤波电路时，反馈环路需要一定的稳定时间。另外，由于电流源受控于运算放大器，使得电荷泵的输出噪声远高过简单的电荷泵。方法2：如图6所示，通过对一个支路电流用微调整的方式，来将一个支路调整到和另外一个支路匹配。该方法也存在问题：由于电荷泵输出电压是不确定的，随工作频率和工艺、温度变化而变化，很难通过微调将一个支路电流稳定的匹配到另外一个支路上。

发明内容

本发明的目的是解决电荷泵中上下支路电流源失配带来的参考杂散问题，而提供一种用于电荷泵锁相环的环路滤波电路。

本发明的设计思路是：引入一个延时开关，从而充分的利用电荷泵锁相环输出电流在时间域的离散性，使得锁相环的参考杂散抑制得到提高。

本发明的设计方案如下：

一种用于电荷泵锁相环的环路滤波电路，所述电荷泵锁相环包括鉴频鉴相器、电荷泵、环路滤波电路、分频器和压控振荡器，所述环路滤波电路的前端接电荷泵，后端接压控震荡器，其特征在于：所述环路滤波电路包括控制逻辑、前端缓冲电路、延时开关和后端滤波电路；当所述延时开关导通时，整个环路滤波电路正常工作，而当所述延时开关断开时，所述电荷泵与所述前端缓冲电路接通，而与所述后端滤波电路不通；所述延时开关的延时电路将所述鉴频鉴相器的外部输入的参考时钟延时，并输入到所述鉴频鉴相器作为锁相环实际使用的参考时钟，且所述延时开关的断开和导通由所述的环路滤波电路的控制逻辑控制。

其中，所述延时开关由所述的控制逻辑控制包括如下步骤：

(1)在所述锁相环锁定以后，锁定指示信号被输入到所述的控制逻辑；

(2)所述延时开关的延时电路将所述鉴频鉴相器的外部输入的参考时钟延时，并输入到所述鉴频鉴相器作为锁相环实际使用的参考时钟；

(3)通过所述控制逻辑判断，在所述锁相环实际使用的参考时钟的上升沿的前Tb秒，断开所述延时开关；

(4)将所述延时开关断开Tb+Ta秒后再导通；

其中，Ta值大于所述电荷泵完成鉴频鉴相过程所需的时间，以保证所述电荷泵可以在Ta时间内完成鉴频鉴相过程，Tb值大于断开所述延时开关所需的时间，以保证在参考时钟的上升沿到来之前，断开所述延时开关。

进一步地，所述环路滤波电路为低通滤波器。

进一步地，所述环路滤波电路采用以下工艺中的一种工艺实现，互补金属氧化物半导体(CMOS)工艺、双极和互补金属氧化物半导体(BICMOS)工艺。

进一步地，所述环路滤波电路被一体化设置在锁相环集成电路内。

进一步地，所述环路滤波电路被设置在锁相环集成电路之外。

采用本发明解决了电荷泵中上下支路电流源失配带来的参考杂散问题，提高了电荷泵锁相环的环路滤波电路的性能。

附图说明

图1为现有技术中典型的锁相环电路框图；

图2为静态相差导致的电荷泵输出交流电流；

图3为图2电流的频谱；

图4为现有的用于锁相环的环路滤波电路；

图5为改善现有电荷泵的上下电流失配的一种电路原理框图；

图6为改善现有电荷泵的上下电流失配的另一种电路原理框图；

图7为本发明的用于锁相环的环路滤波电路的一个实施例的原理图；

图8为本发明的用于锁相环的环路滤波电路的延时开关的控制信号的时序波形；

图9为根据本发明的一种Ta和Tb的实现逻辑；

图10为本发明的用于锁相环的环路滤波电路的一种CMOS工艺下的具体实施例子；

图11为电荷泵电流通过现有的环路滤波电路后，残留的参考频率及其各次谐波的幅度；

图12为采用本发明，通过环路滤波电路后，残留的参考频率及其各次谐波的幅度；

图13为电荷泵电流通过现有的环路滤波电路后，残留的参考频率及其各次谐波的幅度；

图14为采用本发明，通过环路滤波电路后，残留的参考频率及其各次谐波的幅度；

图15为现有环路滤波电路输出电压的交流时域波形；

图16为采用本发明，通过环路滤波电路后，环路滤波电路输出电压的交流时域波形。

具体实施方式

如图7所示，在本发明的一个实施例中，电荷泵锁相环包括鉴频鉴相器、电荷泵、环路滤波电路、分频器和压控振荡器，其中，环路滤波电路的前端接电荷泵，后端接压控震荡器。所述环路滤波电路包括由电容C2_1构成的前端缓冲电路、延时开关S1和后端滤波电路。所述后端滤波电路包括三条并联支路，其中，第三支路由电容C2_2组成，第二支路由电阻R1与电容C1串连组成，第三支路由电阻R2与电容C3串连组成。延时开关S1被设置在前端缓冲电路和后端滤波电路之间，延时开关S1可以对所述鉴频鉴相器的参考时钟信号进行延时，且所述延时开关S1的断开和导通由所述的控制逻辑控制。

首先，锁相环在锁定前工作在非线性工作状态，此时，为了避免电荷泵过大的电流导致电容C2_1饱和，需要保持开关S1为始终导通状态。此时，电容C2_1和C2_2的作用相当于一个电容C2，整个环路滤波电路相当于现有的三阶低通环路滤波器。

锁相环的工作状态由锁相环的锁定检测信号指示。当锁相环锁定后，电荷泵只是在比较时刻产生交流电流。从时域上看，交流电流只是在比较时刻有较大幅度，随后在UP和Down信号结束后，没有新的电流注入，电流交流成分为零。

如果使用传统的低通环路滤波电路，则在比较时刻的大的瞬态电流直接通过滤波电路，尽管受到滤波电路抑制，仍然会有较大的交流信号出现在滤波电路输出端，如图15。

当采用本发明的滤波电路时，在比较时刻前Tb秒，开关断开，当比较时刻来临时，大的瞬态电流只是流入C2_1。而由于开关断开，此时滤波电路输出端不会受到影响。在Ta秒后。比较已经结束，UP和DOWN都已经结束，由于没有净电荷输入，这时C2_1上的电压已经趋于稳定，相当于C2_1作为一个对瞬时交流电荷泵电流脉冲的缓冲电容。缓冲后对于开关之后的滤波电路而言，输入是C2_1上的电压，而不是前面比较时刻的电流脉冲。由于C2_1上的电压已经趋于稳定，幅度很小。所以交流信号出现在滤波电路输出端就很小，如图16。

C2_1和C2_2之和可以等同于传统滤波电路里面的C2，这样可以保证当开关导通后，环路滤波电路等效于传统的滤波电路。需要根据电荷泵的电流，保证在锁定后C2_1不会出现被电荷泵充电到饱和来确定C2_1。例如，假设最大静态相差为2ns，电荷泵电流为1mA，电荷泵输出电压范围为0.3V到1.5V.则C2_1需要大于7pF。对于通常的设计，这个要求比较容易满足。而C2_1就可以取C2-C2_1。当然，也可以根据带入实际设计参数，比如VCO的增益，电荷泵的电流，分频比，参考频率和需要的环路带宽和杂散抑制，带入传统的电荷泵锁相环环路设计公式来确定具体的电容值。

如图8所示为本发明的环路滤波电路的延时开关的控制信号的时序波形。如图9所示为根据本发明的一种Ta和Tb的实现逻辑。控制逻辑的要求是在参考时钟的上升沿前 Tb秒，使得开关断开；在参考时钟过后Ta秒后，开关导通。然后，在下一次参考时钟的上升沿前Tb秒，开关再次断开，上升沿过后Ta秒再导通，如此循环。Ta的选择取决于电荷泵输出电流的脉冲宽度，要求是在Ta时间内，鉴频鉴相器和电荷泵的完成鉴频鉴相过程。同时，Ta的时间受到环路稳定性的约束。当参考频率远远大于锁相环环路带宽时(10倍以上，通常电荷泵锁相环必须满足这个要求)，可以把锁相环近似成一个连续***。这时，可以把Ta的延迟时间等效成一个插在电荷泵和环路滤波电路之间的延时单元

。这相当于在锁相环的以模值和角度表示的传递函数中，角度上增加了

，等同于在复数平面，将锁相环的传递函数的相位下移

。从相位裕度上讲，相位裕度减少了

。Ta的选取与锁相环的其他参数有关，由具体应用决定具体的数值。但总的约束条件是锁相环本身的相位裕度加上环路延时带来的额外的相位滞后，应该满足锁相环的稳定性要求。例如，当锁相环的环路带宽为

(开环增益在

处为0dB)，这时相位裕度比现有的环路滤波器下降为

。如果

T_a＝20ns，相位裕度减小量为0.1°，完全可以忽略此时T_a带来的相位裕度变化。Tb的选择需要考虑开关的关断时间。需要保证在参考上升沿来之前，开关关断。

如图10所示，为本发明的一种CMOS工艺下的具体实施例子。在图10中，开关由Pmos和NMOS构成互补开关。为了减小开关的时钟馈通和电荷注入效应，对控制开关的信号SWP和SWN做了RC滤波，目的是降低控制信号上升和下降斜率，从而减小时钟馈通和电荷注入效应。

如图11所示，为经过现有的滤波器后，在滤波器输出端的电压波形的频谱。所采用的设计参数为：参考频率为40MHZ，上支路电流为1.2mA，导通时间为2ns；下支路电流为0.8mA，导通时间为3ns。R1＝430欧姆，C1为8.2nF，C2为470pF，R2为5K，C3为120pF。该低通滤波器-3dB，频率为250KHz，所应用的锁相环环路带宽为100K。由于参考频率为环路带宽的400倍，参考频率能得到较多的抑制。如图12所示，为电荷泵电流经过本发明提出的环路滤波电路后，滤波器输出端的频谱。可以看到本发明提出的环路滤波电路可以对参考频率处多抑制20dB。当应用于整数锁相环时，通常环路带宽为参考频率的1/10；

如图13所示，为经过现有的滤波器后，在滤波器输出端的电压波形的频谱。其中，参考频率为1MHZ，而锁相环环路带宽为100K。如图14所示，为电荷泵电流经过本发明提出的环路滤波电路后，滤波器输出端的频谱。可以看到本发明提出的环路滤波电路可以对参考频率处多抑制70dB。

如图15所示，为现有环路滤波电路输出电压的交流时域波形，其中，参考频率为1MHZ，而锁相环环路带宽为100K。如图16所示，为采用本发明，通过环路滤波电路后，环路滤波电路输出电压的交流时域波形，其中，参考频率为1MHZ，而锁相环环路带宽为100K。

Claims

1.一种用于电荷泵锁相环的环路滤波电路，所述电荷泵锁相环包括鉴频鉴相器、电荷泵、环路滤波电路、分频器和压控振荡器，所述环路滤波电路的前端接电荷泵，后端接压控震荡器；所述环路滤波电路包括控制逻辑、前端缓冲电路、延时开关和后端滤波电路；当所述延时开关导通时，整个环路滤波电路正常工作，而当所述延时开关断开时，所述电荷泵与所述前端缓冲电路接通，而与所述后端滤波电路不通；所述延时开关的延时电路将所述鉴频鉴相器的外部输入的参考时钟延时，并输入到所述鉴频鉴相器作为锁相环实际使用的参考时钟，且所述延时开关的断开和导通由所述的环路滤波电路的控制逻辑控制；其特征在于：

所述延时开关由所述的控制逻辑控制包括如下步骤：

(4)将所述延时开关断开Tb+Ta秒后再导通；

其中，Ta值大于所述电荷泵完成鉴频鉴相过程所需的时间，以保证所述电荷泵在Ta时间内完成鉴频鉴相过程，Tb值大于断开所述延时开关所需的时间，以保证在参考时钟的上升沿到来之前，断开所述延时开关。

2.如权利要求1所述用于电荷泵锁相环的环路滤波电路，其特征在于，所述前端缓冲电路为电容回路。

3.如权利要求1所述用于电荷泵锁相环的环路滤波电路，其特征在于，所述环路滤波电路为低通滤波器。

4.如权利要求1所述用于电荷泵锁相环的环路滤波电路，其特征在于，所述环路滤波电路采用以下工艺中的一种工艺实现，互补金属氧化物半导体(CMOS)工艺、双极和互补金属氧化物半导体(BICMOS)工艺。

5.如权利要求2所述用于电荷泵锁相环的环路滤波电路，其特征在于，所述环路滤波电路采用以下工艺中的一种工艺实现，互补金属氧化物半导体(CMOS)工艺、双极和互补金属氧化物半导体(BICMOS)工艺。

6.如权利要求1-5中任一权利要求所述用于电荷泵锁相环的环路滤波电路，其特征在于，所述环路滤波电路被一体化设置在锁相环集成电路内。

7.如权利要求1-5中任一权利要求所述用于电荷泵锁相环的环路滤波电路，其特征在于，所述环路滤波电路被设置在锁相环集成电路之外。