CN101408902A - 基于fpga和usb总线的高速数据采集与传输方法 - Google Patents
基于fpga和usb总线的高速数据采集与传输方法 Download PDFInfo
- Publication number
- CN101408902A CN101408902A CNA2008101565899A CN200810156589A CN101408902A CN 101408902 A CN101408902 A CN 101408902A CN A2008101565899 A CNA2008101565899 A CN A2008101565899A CN 200810156589 A CN200810156589 A CN 200810156589A CN 101408902 A CN101408902 A CN 101408902A
- Authority
- CN
- China
- Prior art keywords
- module
- fpga
- analog
- data
- digital conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 9
- 238000006243 chemical reaction Methods 0.000 claims abstract description 44
- 230000005540 biological transmission Effects 0.000 claims abstract description 29
- 238000005070 sampling Methods 0.000 claims abstract description 26
- ZNJRONVKWRHYBF-VOTSOKGWSA-N 4-(dicyanomethylene)-2-methyl-6-julolidyl-9-enyl-4h-pyran Chemical compound O1C(C)=CC(=C(C#N)C#N)C=C1\C=C\C1=CC(CCCN2CCC3)=C2C3=C1 ZNJRONVKWRHYBF-VOTSOKGWSA-N 0.000 claims description 12
- YLYPIBBGWLKELC-RMKNXTFCSA-N 2-[2-[(e)-2-[4-(dimethylamino)phenyl]ethenyl]-6-methylpyran-4-ylidene]propanedinitrile Chemical compound C1=CC(N(C)C)=CC=C1\C=C\C1=CC(=C(C#N)C#N)C=C(C)O1 YLYPIBBGWLKELC-RMKNXTFCSA-N 0.000 claims description 11
- 230000002093 peripheral effect Effects 0.000 claims description 11
- 230000009471 action Effects 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000013501 data transformation Methods 0.000 claims description 4
- 230000006870 function Effects 0.000 claims description 4
- 230000008520 organization Effects 0.000 claims description 4
- 230000004044 response Effects 0.000 claims description 4
- 230000008676 import Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 6
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 4
- 238000012360 testing method Methods 0.000 description 3
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 2
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 2
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 102100040856 Dual specificity protein kinase CLK3 Human genes 0.000 description 1
- 102100040858 Dual specificity protein kinase CLK4 Human genes 0.000 description 1
- 101000749304 Homo sapiens Dual specificity protein kinase CLK3 Proteins 0.000 description 1
- 101000749298 Homo sapiens Dual specificity protein kinase CLK4 Proteins 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Landscapes
- Bus Control (AREA)
Abstract
基于FPGA和USB总线的高速数据采集与传输方法，在模数转换模块、FPGA模块、缓存模块和USB传输模块共四个模块的基础上向上位PC计算机进行数据采集与传输：1)模数转换模块实现将输入的待采集信号转换为数字信号的功能，模数转换模块接受外部输入的待采集模拟信号和来自FPGA模块的采样时钟输入信号，模数转换模块将转换后的数字信号数据输出给FPGA模块；2)FPGA模块完成将所述数字信号数据缓存到片外的DDR SDRAM的任务；3)缓存模块用于缓存模数转换模块输出的数字信号数据；4)USB传输模块将存储于缓存模块中的数字信号数据与FPGA模块的处理器协同工作，将数据传输到主机。
Description
一、技术领域
本发明涉及一种新型的基于FPGA和USB2.0总线的高速数据采集与传输方法与***。
二、技术背景
数据采集作为获取信息的基本手段，已经广泛应用于各个领域。现在常用的数据采集方式主要是基于ISA、PCI的插卡式数据采集卡，这些数据采集卡存在以下缺陷：安装麻烦；价格昂贵；受计算机插槽数量、地址、中断资源限制，可扩展性差；在一些电磁干扰强的测试现场，无法专门对其做电磁屏蔽，导致采集的数据失真。同时，现在工程上对数据采集的速度与精度要求越来越高，传统的微控制器与接口总线已经不能满足这一要求。
三、发明内容
本发明的目的是：提供一种基于FPGA和USB总线(串行总线)的高速数据采集与传输***，充分利用FPGA的强大硬件功能，完成***中数据同步、缓存控制和USB传输控制，构成一个片上***使得数据采集***的使用、安装更为方便灵活，具有更快的采集、传输速率，而且支持热插拔，使用方便。
本发明的目的是这样实现的：基于FPGA和USB总线的高速数据采集与传输方法，在模数转换模块、FPGA模块、缓存模块和USB传输模块共四个模块的基础上向上位PC计算机进行数据采集与传输：
1)模数转换模块实现将输入的待采集信号转换为数字信号的功能。模数转换模块接受外部输入的待采集模拟信号和来自FPGA模块的采样时钟输入信号，模数转换模块将转换后的数字信号数据输出给FPGA模块。2)FPGA模块完成将所述数字信号数据缓存到片外的DDR SDRAM的任务，并通过构建以FPGA模块的处理器为核心的片上嵌入式***与USB模块协同工作将数据转移到PC机上。FPGA模块接受来自模数转换模块的数字信号数据，通过FPGA内建的异步数据FIFO和DDR控制器将数据缓存到缓存模块内，缓存模块是片外的DDR SDRAM存储器，
3)缓存模块用于缓存模数转换模块输出的数字信号数据。缓存模块是(由两片32MB的DDR SDRAM存储器)构成的乒乓存储结构，FPGA模块内部的DDR控制器部分负责对该存储器件的读写操作，将数字信号数据暂存于缓存模块。缓存模块内乒乓存储结构单片存储器的数据存满后，触发FPGA模块的处理器为核心的片上嵌入式***控制器的程序(PowerPC405内的程序)将缓存模块内数据转移到USB控制器的内部RAM中。
4)USB传输模块最终将存储于缓存模块中的数字信号数据传输到PC机。USB传输模块响应主机发出的USB传输命令，与PowerPC405协同工作，将采集到的数据传输到主机。
基于FPGA和USB总线的高速数据采集与传输***，***由模数转换模块，FPGA模块，缓存模块和USB传输模块共四个模块组成；FPGA模块中的数字时钟管理单元DCM连接模数转换模块的采样控制端，模数转换模块输出连接FPGA的异步数据口FIFO，FPGA的DDR控制器连接缓存模块的输出；由FPGA模块2中的DCM1、异步数据FIFO，DDR控制器和缓存模块3完成数据采集；GPIO控制器7接USB传输模块4的硬件复位端；由FPGA模块2中的DCM2、GPIO控制器7，外设控制器EPC、PowerPC405处理器11、DDR控制器12构成的片上嵌入式***与USB传输模块4共同完成数据传输功能。***中大部分起控制、辅助作用的硬件电路通过对FPGA模块的逻辑编程实现。模数转换模块1的采样时钟由FPGA模块的DCM1提供，FPGA模块提供的采样时钟经过模数转换模块1中的时钟输入电路5输入到ADC的时钟输入端。USB传输模块4的硬件复位、固件下载和程序启动通过FPGA模块2中的DCM2、GPIO控制器7、外设控制器EPC、PowerPC405、DDR控制器构成的片上嵌入式***。
本发明的有益效果是：
1)，采用通过对FPGA的配置来提供***采样时钟的方法，降低了采样时钟产生电路对数据采集***的干扰，提高了***的稳定性，且使得采样时钟的改变变得方便，灵活，可根据应用中实际待采样信号的特征方便灵活地更改***的采样时钟。
2)，FPGA引脚配置的灵活多变使得***中采样精度的变化变得方便，在模数转化模块使用具有新的转换精度的ADC部件之后只需对FPGA的引脚做相应的扩展配置即可适应新的ADC采样输出，使得***具有很好的可扩展性。
3)，FPGA的应用使得***中数据同步部件，缓存控制部件，USB传输控制部件集中在一片FPGA内部实现，构成一个片上***，简化了数据采集与传输***的硬件设计，提高了***的可靠性，降低了***成本。
4)，USB2.0总线使得***具有更快的传输速率(器件合适，传输速度可以达到200M/s？以上)，且支持热插拔，方便使用。
四、附图说明
图1为本发明的***结构框图；
图2为模数转换模块的时钟输入电路；
图3为FPGA内部模块结构框图；
图4为USB接口功能程序流程图；
图5为PowerPC405程序流程图；
图6为control位的测试并置位操作；
五、具体实施方案
如图所示，具体而言，数据采集和缓存由FPGA模块2中的DCM1和异步数据FIFO，DDR控制器12和缓存模块3共同完成。数据传输功能由FPGA模块2中的DCM2、GPIO控制器7，外设控制器EPC、PowerPC405处理器11、DDR控制器12构成的片上嵌入式***与USB传输模块4共同完成。***中大部分起控制、辅助作用的硬件电路通过对FPGA模块的逻辑编程实现。模数转换模块1的采样时钟由FPGA模块的DCM1提供，FPGA模块提供的采样时钟经过模数转换模块1中的时钟输入电路5输入到ADC的时钟输入端。USB传输模块4的硬件复位、固件下载和程序启动通过FPGA模块2中的DCM2、GPIO控制器7、外设控制器EPC、PowerPC405、DDR控制器构成的片上嵌入式***完成。
图1所示，基于FPGA和USB2.0总线的高速数据采集与传输***包括：模数转换模块1、FPGA模块2、缓存模块3、USB传输模块4。其中：
1)，模数转换模块接受外部输入的待采样模拟信号，并在FPGA模块提供的采样时钟的驱动下将输入的模拟信号转换为数字信号。模数转换模块的时钟输入电路如图2所示，FPGA模块提供的***采样时钟由SMA接口输入，经过一49欧姆的匹配电阻R4和隔直电容C3后输入进入到高速反相器74VHC04的输入端A1，经两级反向后得到***的采样时钟CLK。电位器R1和电阻R2，R3构成一分压电路，提供输入到74VHC04引脚A1的直流偏置，此直流电压用来调整采样时钟CLK的占空比。
2)，通过对FPGA芯片的逻辑开发，对FPGA芯片内部的逻辑资源进行配置，得到FPGA内部结构模块框图如图3所示。
包括两个数字时钟管理单元DCM1和DCM2，数字时钟管理单元对FPGA的时钟资源进行管理分配，提供***所需要的大部分时钟资源。其中DCM1输出两路时钟CLK1和CLK2，CLK1通过FPGA内部的时钟缓冲器一分为二分别供前端模数转换模块的采样时钟和FPGA内异步数据FIFO的写数据时钟；CLK2也一分为二分别作为异步数据FIFO的读数据时钟和DDR控制器的主操作时钟。DCM2输出的三路时钟CLK3，CLK4和CLK5分别作为PowerPC405处理器的主时钟和外设控制器EPC的操作时钟和GPIO控制器的时钟。
由于模数转换模块的采样时钟一般不等于DDR控制器的操作时钟，模数转换模块输出的数据对于DDR控制器来说是一个异步时钟信号。故模数转换模块输出的数据先通过一个异步数据FIFO来进行同步。异步数据FIFO的读写时钟频率分别为DDR控制器的主时钟频率和模数模块的采样时钟频率。当数据FIFO中缓存的数据达到一定数量将触发FIFO的将满信号，此信启动FIFO的读使能信号，将数据输出至DDR控制器。
DDR控制器数的据输入端与FIFO的数据输出端相连，当FIFO数据输出端有数据输出时，DDR控制器负责将数据缓存至片外的DDR SDRAM存储器内。
以PowerPC405处理器为核心，包括DCM2，DDR控制器，GPIO控制器和外设控制器EPC在FPGA内构建了一个片上嵌入式***。外设控制器EPC负责管理通过HPI接口方式连接到该***上的USB控制器；GPIO控制器的信号输入引脚连接至USB控制器的硬件复位引脚，负责对USB控制器HPI连接方式的硬件复位；DDR控制器负责响应PowerPC405的读内存命令，对片外缓存DDR SDRAM进行读操作；DCM2负责该嵌入式***的时钟分配。PowerPC405上的程序流程图如图5所示。PowerPC405往GPIO控制器的寄存器写入控制字，GPIO响应控制命令，在相应的输出引脚输出USB芯片的复位控制信号，完成USB控制器的HPI连接方式的硬件复位；此后PowerPC405读入USB固件的配置文件，并通过HPI接口将USB固件下载到USB片内内存中，完成USB固件的下载；接下来PowerPC405通过HPI接口接连发送USB软复位命令和程序跳转命令，USB固件开始运行；在这之后PowerPC405进入填充USB传输数据结构阶段，不断将缓存模块内的数据传输到USB片内RAM中。
3)，USB模块主要负责响应主机的传输命令完成数据到主机的传输任务。由于USB的硬件复位以及固件的下载等工作已经由FPGA模块完成，USB模块的任务就只剩下响应主机传输命令，USB接口的程序流程图如图4所示。其中USB数据帧结构是USB芯片厂商定义的一个固定的数据结构，其数据部分的内容由流程图中的“初始化数据缓存区”中的数据缓存区填充，该数据缓存为程序中定义在USB片内的一块数据结构，由USB控制器和PowerPC405共享，PowerPC405对该数据结构主要进行写操作，不断将暂存在片外缓存模块中的数据写入该数据结构，USB控制器读取该数据结构的内容，并将其发送给主机。为了有效控制PowerPC405和USB芯片对该数据结构的操作，在该数据结构中定义了一个控制位control，引入了测试并置位操作TAS，PowerPC405和USB芯片根据control的状态执行相应的读写操作，并对control的值进行修改。对control位的TAS操作如图6所示。
Claims (5)
1，基于FPGA和USB总线的高速数据采集与传输方法，其特征是在模数转换模块、FPGA模块、缓存模块和USB传输模块共四个模块的基础上向上位PC计算机进行数据采集与传输：
1)模数转换模块实现将输入的待采集信号转换为数字信号的功能，模数转换模块接受外部输入的待采集模拟信号和来自FPGA模块的采样时钟输入信号，模数转换模块将转换后的数字信号数据输出给FPGA模；
2)FPGA模块完成将所述数字信号数据缓存到片外的DDR SDRAM的任务，并通过构建以FPGA模块的处理器为核心的片上嵌入式***与USB模块协同工作将数据转移到PC机上；FPGA模块接受来自模数转换模块的数字信号数据，通过FPGA内建的异步数据FIFO和DDR控制器将数据缓存到缓存模块内，缓存模块是片外的DDR SDRAM存储器，
3)缓存模块用于缓存模数转换模块输出的数字信号数据；缓存模块是由两片32MB的DDR SDRAM存储器构成的乒乓存储结构，FPGA模块内部的DDR控制器部分负责对该存储器件的读写操作，将数字信号数据暂存于缓存模块；缓存模块内乒乓存储结构单片存储器的数据存满后，触发FPGA模块的处理器为核心的片上嵌入式***控制器的程序将缓存模块内数据转移到USB控制器的内部RAM中；
4)USB传输模块最终将存储于缓存模块中的数字信号数据传输到PC机：USB传输模块响应主机发出的USB传输命令，与FPGA模块的处理器协同工作，将采集到的数据传输到主机。
2、基于FPGA和USB总线的高速数据采集与传输***，***由模数转换模块，FPGA模块，缓存模块和USB传输模块共四个模块组成；FPGA模块中的数字时钟管理单元DCM连接模数转换模块的采样控制端，模数转换模块输出连接FPGA的异步数据口FIFO，FPGA的DDR控制器连接缓存模块的输出；由FPGA模块2中的DCM1、异步数据FIFO，DDR控制器和缓存模块3完成数据采集；GPIO控制器7接USB传输模块4的硬件复位端；由FPGA模块2中的DCM2、GPIO控制器7，外设控制器EPC、PowerPC405处理器11、DDR控制器12构成的片上嵌入式***与USB传输模块4共同完成数据传输功能。***中大部分起控制、辅助作用的硬件电路通过对FPGA模块的逻辑编程实现。模数转换模块1的采样时钟由FPGA模块的DCM1提供，FPGA模块提供的采样时钟经过模数转换模块1中的时钟输入电路5输入到ADC的时钟输入端。USB传输模块4的硬件复位、固件下载和程序启动通过FPGA模块2中的DCM2、GPIO控制器7、外设控制器EPC、PowerPC405、DDR控制器构成的片上嵌入式***。
基于FPGA和USB2.0总线的高速数据采集与传输***，包括模数转换模块(1)、FPGA模块(2)、缓存模块(3)、USB传输模块(4)，其特征在于：
1)，数据采集与缓存功能由模数转换模块(1)，FPGA模块(2)中的DCM1(8)，异步数据FIFO(9)，DDR控制器(12)和缓存模块(3)共同完成。
2)，数据传输功能由FPGA模块(2)中的DCM2(6)、GPIO控制器(7)，外设控制器EPC(10)、PowerPC405处理器(11)、DDR控制器(12)构成的片上嵌入式***与USB传输模块(4)共同完成。
3，根据权利要求1所述的基于FPGA和USB2.0总线的高速数据采集与传输***，其特征在于：***中大部分起控制、辅助作用的硬件电路通过对FPGA模块(2)的逻辑编程实现。
4，根据权利要求1所述的基于FPGA和USB2.0总线的高速数据采集与传输***，其特征在于：模数转换模块(1)的采样时钟由FPGA模块(2)的DCM1(8)提供，FPGA模块(2)提供的采样时钟经过模数转换模块(1)中的时钟输入电路(5)输入到ADC的时钟输入端。
5，根据权利要求1所述的基于FPGA和USB2.0总线的高速数据采集与传输***，其特征在于：USB传输模块(4)的硬件复位、固件下载和程序启动通过FPGA模块(2)中的DCM2(6)、GPIO控制器(7)、外设控制器EPC(10)、PowerPC405(11)、DDR控制器(12)构成的片上嵌入式***完成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2008101565899A CN101408902A (zh) | 2008-10-06 | 2008-10-06 | 基于fpga和usb总线的高速数据采集与传输方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2008101565899A CN101408902A (zh) | 2008-10-06 | 2008-10-06 | 基于fpga和usb总线的高速数据采集与传输方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101408902A true CN101408902A (zh) | 2009-04-15 |
Family
ID=40571914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2008101565899A Pending CN101408902A (zh) | 2008-10-06 | 2008-10-06 | 基于fpga和usb总线的高速数据采集与传输方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101408902A (zh) |
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101650702A (zh) * | 2009-07-10 | 2010-02-17 | 北京巨数数字技术开发有限公司 | 一种usb通信在线维护的装置和方法 |
| CN102253915A (zh) * | 2011-06-16 | 2011-11-23 | 中国科学院自动化研究所 | 一种数据采集回放*** |
| CN102253916A (zh) * | 2010-05-21 | 2011-11-23 | 淮阴工学院 | 同异步转换的双端双通道fifo |
| CN101770424B (zh) * | 2010-01-05 | 2011-11-30 | 天津七一二通信广播有限公司 | 适于数字通信终端底层协议栈的数据采集与仿真*** |
| CN102354392A (zh) * | 2011-06-08 | 2012-02-15 | 无锡引速得信息科技有限公司 | 一种用于工业ct图像重建的并行加速装置 |
| CN102439534A (zh) * | 2011-10-25 | 2012-05-02 | 华为技术有限公司 | 降低数据类芯片外挂ddr功耗的方法及数据类芯片*** |
| CN102522113A (zh) * | 2011-09-28 | 2012-06-27 | 华为技术有限公司 | 一种sdram桥接电路 |
| CN101707629B (zh) * | 2009-11-13 | 2012-11-14 | 国网电力科学研究院 | 电网安全稳定控制装置信息自组织的镜像同步通讯方法 |
| CN102854375A (zh) * | 2012-09-07 | 2013-01-02 | 哈尔滨工业大学 | 基于fpga的高速电压电流模拟量采集*** |
| CN102930064A (zh) * | 2012-09-20 | 2013-02-13 | 苏州生物医学工程技术研究所 | 基于usb的数据采集***及其数据采集的方法 |
| CN103353725A (zh) * | 2013-03-19 | 2013-10-16 | 中国科学院声学研究所 | 采用fpga实现基于pci接口协议的阵列式可扩展数据采集*** |
| CN103455452A (zh) * | 2012-06-04 | 2013-12-18 | 广州众诺电子科技有限公司 | 一种usb数据采集的方法、装置及*** |
| CN104361143A (zh) * | 2014-11-28 | 2015-02-18 | 成都龙腾中远信息技术有限公司 | 一种便携式数据采集卡及其方法 |
| CN104485962A (zh) * | 2014-11-28 | 2015-04-01 | 成都龙腾中远信息技术有限公司 | 一种便携式数据采集***及其采集方法 |
| CN104535835A (zh) * | 2014-12-09 | 2015-04-22 | 重庆西南集成电路设计有限责任公司 | 双通道pci数据采集卡及方法 |
| CN105718219A (zh) * | 2016-01-19 | 2016-06-29 | 浙江大学 | 基于usb3.0的高速数据传输存储的方法与模块 |
| CN106470017A (zh) * | 2015-08-20 | 2017-03-01 | 深圳市中兴微电子技术有限公司 | 一种预失真系数处理方法和装置 |
| CN106569743A (zh) * | 2016-10-20 | 2017-04-19 | 北方电子研究院安徽有限公司 | 一种小型化可编程采集控制存贮装置 |
| CN106681944A (zh) * | 2016-11-25 | 2017-05-17 | 南京美乐威电子科技有限公司 | 一种基于单spi闪存的fx3‑fpga快速启动方法及*** |
| CN108206835A (zh) * | 2016-12-16 | 2018-06-26 | 株洲中车时代电气股份有限公司 | 一种综合数据采集装置及其数据一致性验证测试方法 |
| CN108664428A (zh) * | 2017-12-18 | 2018-10-16 | 深圳市鼎阳科技有限公司 | 一种基于fpga的通信方法以及fpga控制器和usb适配器 |
| CN111444131A (zh) * | 2020-03-23 | 2020-07-24 | 电子科技大学 | 一种基于usb3．0的数据采集及传输装置 |
| CN114442048A (zh) * | 2021-12-23 | 2022-05-06 | 西安电子科技大学 | Epc-mimo雷达接收信号处理的fpga实现方法 |
| CN115080491A (zh) * | 2022-06-22 | 2022-09-20 | 无锡华普微电子有限公司 | 一种基于fpga的pci总线数据采集*** |
-
2008
- 2008-10-06 CN CNA2008101565899A patent/CN101408902A/zh active Pending
Cited By (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101650702A (zh) * | 2009-07-10 | 2010-02-17 | 北京巨数数字技术开发有限公司 | 一种usb通信在线维护的装置和方法 |
| CN101650702B (zh) * | 2009-07-10 | 2015-04-01 | 北京巨数数字技术开发有限公司 | 一种usb通信在线维护的装置和方法 |
| CN101707629B (zh) * | 2009-11-13 | 2012-11-14 | 国网电力科学研究院 | 电网安全稳定控制装置信息自组织的镜像同步通讯方法 |
| CN101770424B (zh) * | 2010-01-05 | 2011-11-30 | 天津七一二通信广播有限公司 | 适于数字通信终端底层协议栈的数据采集与仿真*** |
| CN102253916B (zh) * | 2010-05-21 | 2013-09-18 | 淮阴工学院 | 同异步转换的双端双通道fifo |
| CN102253916A (zh) * | 2010-05-21 | 2011-11-23 | 淮阴工学院 | 同异步转换的双端双通道fifo |
| CN102354392A (zh) * | 2011-06-08 | 2012-02-15 | 无锡引速得信息科技有限公司 | 一种用于工业ct图像重建的并行加速装置 |
| CN102253915A (zh) * | 2011-06-16 | 2011-11-23 | 中国科学院自动化研究所 | 一种数据采集回放*** |
| CN102522113A (zh) * | 2011-09-28 | 2012-06-27 | 华为技术有限公司 | 一种sdram桥接电路 |
| CN102522113B (zh) * | 2011-09-28 | 2014-09-17 | 华为技术有限公司 | 一种sdram桥接电路 |
| WO2012163019A1 (zh) * | 2011-10-25 | 2012-12-06 | 华为技术有限公司 | 降低数据类芯片外挂ddr功耗的方法及数据类芯片*** |
| CN102439534A (zh) * | 2011-10-25 | 2012-05-02 | 华为技术有限公司 | 降低数据类芯片外挂ddr功耗的方法及数据类芯片*** |
| CN103455452A (zh) * | 2012-06-04 | 2013-12-18 | 广州众诺电子科技有限公司 | 一种usb数据采集的方法、装置及*** |
| CN103455452B (zh) * | 2012-06-04 | 2016-08-10 | 广州众诺电子科技有限公司 | 一种usb数据采集的方法、装置及*** |
| CN102854375A (zh) * | 2012-09-07 | 2013-01-02 | 哈尔滨工业大学 | 基于fpga的高速电压电流模拟量采集*** |
| CN102930064A (zh) * | 2012-09-20 | 2013-02-13 | 苏州生物医学工程技术研究所 | 基于usb的数据采集***及其数据采集的方法 |
| CN103353725A (zh) * | 2013-03-19 | 2013-10-16 | 中国科学院声学研究所 | 采用fpga实现基于pci接口协议的阵列式可扩展数据采集*** |
| CN104485962A (zh) * | 2014-11-28 | 2015-04-01 | 成都龙腾中远信息技术有限公司 | 一种便携式数据采集***及其采集方法 |
| CN104361143A (zh) * | 2014-11-28 | 2015-02-18 | 成都龙腾中远信息技术有限公司 | 一种便携式数据采集卡及其方法 |
| CN104485962B (zh) * | 2014-11-28 | 2017-08-29 | 成都龙腾中远信息技术有限公司 | 一种便携式数据采集***及其采集方法 |
| CN104361143B (zh) * | 2014-11-28 | 2018-06-05 | 成都龙腾中远信息技术有限公司 | 一种便携式数据采集卡及其方法 |
| CN104535835A (zh) * | 2014-12-09 | 2015-04-22 | 重庆西南集成电路设计有限责任公司 | 双通道pci数据采集卡及方法 |
| CN106470017A (zh) * | 2015-08-20 | 2017-03-01 | 深圳市中兴微电子技术有限公司 | 一种预失真系数处理方法和装置 |
| CN106470017B (zh) * | 2015-08-20 | 2020-04-03 | 深圳市中兴微电子技术有限公司 | 一种预失真系数处理方法和装置 |
| CN105718219B (zh) * | 2016-01-19 | 2018-12-04 | 浙江大学 | 基于usb3.0的高速数据传输存储的方法与模块 |
| CN105718219A (zh) * | 2016-01-19 | 2016-06-29 | 浙江大学 | 基于usb3.0的高速数据传输存储的方法与模块 |
| CN106569743A (zh) * | 2016-10-20 | 2017-04-19 | 北方电子研究院安徽有限公司 | 一种小型化可编程采集控制存贮装置 |
| CN106681944B (zh) * | 2016-11-25 | 2019-10-18 | 南京美乐威电子科技有限公司 | 一种基于单spi闪存的fx3-fpga快速启动方法及*** |
| CN106681944A (zh) * | 2016-11-25 | 2017-05-17 | 南京美乐威电子科技有限公司 | 一种基于单spi闪存的fx3‑fpga快速启动方法及*** |
| CN108206835A (zh) * | 2016-12-16 | 2018-06-26 | 株洲中车时代电气股份有限公司 | 一种综合数据采集装置及其数据一致性验证测试方法 |
| CN108664428A (zh) * | 2017-12-18 | 2018-10-16 | 深圳市鼎阳科技有限公司 | 一种基于fpga的通信方法以及fpga控制器和usb适配器 |
| CN108664428B (zh) * | 2017-12-18 | 2020-05-05 | 深圳市鼎阳科技股份有限公司 | 一种基于fpga的通信方法以及fpga控制器和usb适配器 |
| CN111444131A (zh) * | 2020-03-23 | 2020-07-24 | 电子科技大学 | 一种基于usb3．0的数据采集及传输装置 |
| CN114442048A (zh) * | 2021-12-23 | 2022-05-06 | 西安电子科技大学 | Epc-mimo雷达接收信号处理的fpga实现方法 |
| CN115080491A (zh) * | 2022-06-22 | 2022-09-20 | 无锡华普微电子有限公司 | 一种基于fpga的pci总线数据采集*** |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101408902A (zh) | 基于fpga和usb总线的高速数据采集与传输方法 | |
| CN111984562B (zh) | 寄存器突发访问控制的方法、电子设备及存储介质 | |
| CN1326150C (zh) | 同步猝发半导体存储器件 | |
| CN201130369Y (zh) | 一种基于vxi总线的多通道同步数据采集卡 | |
| CN201418086Y (zh) | 星载设备用的数据通信协议控制器 | |
| CN101236774B (zh) | 单端口存储器实现多端口存储功能的装置和方法 | |
| CN101901202B (zh) | 一种ahb总线设备跨时钟域访问apb总线设备的电路 | |
| CN114490460B (zh) | 一种用于asic的flash控制器及其控制方法 | |
| CN111143264B (zh) | 实现同步模式的apb桥、实现异步模式的apb桥及其控制方法 | |
| CN201540469U (zh) | 数据采集装置 | |
| CN106354063A (zh) | 一种高速四通道信号采集板 | |
| CN107329929B (zh) | 一种基于SoC FPGA的数据传输***及数据传输方法 | |
| CN104485962B (zh) | 一种便携式数据采集***及其采集方法 | |
| CN116224270A (zh) | 基于Zynq的近感雷达回波数据和状态信息采集*** | |
| CN112269754A (zh) | 基于fpga的lpc总线emc扩展装置 | |
| CN204886928U (zh) | 基于pcie总线的微小时间间隔数据采集装置 | |
| CN104281082A (zh) | 局部放电信号采集方法和*** | |
| CN101998135A (zh) | 移动电视信号采集及播放***、控制方法 | |
| CN107727930A (zh) | 智能型高精度模拟信号采样***和采样方法 | |
| CN207586908U (zh) | 一种高速扩容存储模块 | |
| CN103226531A (zh) | 一种双端口外设配置接口电路 | |
| CN215376139U (zh) | 基于arm和fpga的高效数据采集*** | |
| CN100561590C (zh) | 一种读取内存中数据的方法和*** | |
| CN111953333B (zh) | 阵列式mems传感器spi并行数据采集电路及传感*** | |
| CN115050405A (zh) | 一种读写控制电路、控制方法、芯片及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Open date: 20090415 |