CN204886928U - 基于pcie总线的微小时间间隔数据采集装置 - Google Patents
基于pcie总线的微小时间间隔数据采集装置 Download PDFInfo
- Publication number
- CN204886928U CN204886928U CN201520691478.3U CN201520691478U CN204886928U CN 204886928 U CN204886928 U CN 204886928U CN 201520691478 U CN201520691478 U CN 201520691478U CN 204886928 U CN204886928 U CN 204886928U
- Authority
- CN
- China
- Prior art keywords
- time interval
- bus
- tdc
- fpga
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bus Control (AREA)
Abstract
本实用新型涉及一种基于PCIE总线的微小时间间隔数据采集装置，是由上位机经PCIE总线连接FPGA控制单元，FPGA控制单元分别连接测量数据缓存单元和信号采集转换单元构成。本实用新型以TDC-GPX芯片作为转换器解决了现有数据采集装置在高速情况下采样频率不足，数据量大问题，成本高，以及使用基于FPGA设计的TDC作为转换器技术指标较低，开发周期长的问题。通信总线采用高速的PCIE总线，解决了以FPGA作为控制单元内部延时小时钟频率高，转换器为TDC-GPX时间间隔测量芯片，通信总线为PCIE？X4总线，测试读写速度可达500M字节/秒以上，传输速率高。
Description
技术领域
本实用新型涉及一种高速时间间隔数据采集装置，特别涉及一种飞行时间二次离子质谱仪TOF-SIMS(Timeoffly-secondaryionmassspectrometry)的微小时间间隔数据采集装置。
背景技术
目前大型飞行时间二次离子质谱仪以及很多大型质谱仪在时间间隔采集方面都是购买国外的数据采集模块，没有专门研制相应的数据采集装置。在飞行时间二次离子质谱仪中(TOF-SIMS)，离子检测器输出脉冲需要由高速数据采集装置完成采集，数据采集装置很大程度上决定了整个仪器的各项测量指标，因此有着十分重要的地位。
CN104570855A公开了一种“一种基于FPGA的数据采集装置及方法”，该***及方法包括信息采集模块、信息处理模块、FPGA模块，FPGA型号为EP1C6Q240C8，信息处理模块中的数模转换器型号为AD9288或AD7278，该数据采集装置及方法可以准确完成测量数据的采集工作，但对于微小时间间隔采集来说所使用的两种AD转换器采样频率较低，相对于TDC转换器数据量大、对***其它部件要求高，EP1C6Q240C8型号FPGA也无法较好地支持PCIE等超高速总线，无法高速率地与PC机通信，因此无法应用于如TOF-SIMS项目中所需要的高速微小时间间隔的测量采集工作。
CN104216279A公开了“一种基于FPGA的时间间隔测量装置”，该发明提供了一种基于FPGA的时间间隔测量装置，该装置的转换器是在FPGA内部完成设计的TDC，测量较为准确、成本低、应用广泛，但基于FPGA设计的TDC相比较使用专用的TDC-GPX时间间隔测量芯片而言，***指标远远不足且开发周期更长，在高速变化的微小时间间隔领域很难得以应用，且发明中未提及通信模块等方面，无法完成一个完整的微小时间间隔的测量采集工作。
现有以FPGA作为控制单元的时间间隔数据采集装置，转换器主要有两种方案，一种采用传统的ADC，存在采样频率不足、数据量问题、成本高的问题，另一种采用基于FPGA设计的TDC，存在***指标受限、开发周期长的问题。而通信接口方面目前的方案多为RS-232/RS-485总线、USB总线或PCI总线，在很多高速采集领域，存在通信传输的速率太低的问题。
发明内容
本实用新型的目的是针对现有技术的不足，提供一种基于PCIE总线的微小时间间隔数据采集装置
本实用新型的目的是通过以下技术方案实现的：
基于PCIE总线的微小时间间隔数据采集装置，是由上位机经PCIE总线连接FPGA控制单元，FPGA控制单元分别连接测量数据缓存单元和信号采集转换单元构成。
FPGA控制单元是由PCIE总线通讯控制模块经命令数据缓存模块与SDRAM控制模块连接，命令数据缓存模块经TDC-GPX控制模块与采集数据初步缓存模块连接构成。
信号采集转换单元是由专用时间间隔测量芯片经模拟信号调理模块与离子检测器连接，脉冲发生器与专用时间间隔测量芯片连接构成。
测量数据缓存单元是由DDR2SDRAM构成。
有益效果：本实用新型以TDC-GPX芯片作为转换器解决了现有数据采集装置，多采用传统的ADC作为转换器存在采样频率不足、数据量大问题、成本高的问题，以及使用基于FPGA设计的TDC作为转换器技术指标较低、开发周期长的问题，通信总线采用高速的PCIE总线，解决了现有很多通信总线为RS-232/RS-485总线、USB总线或PCI总线的采集装置，高速情况下有传输速率不足的问题。该基于PCIE总线的微小时间间隔数据采集装置，以FPGA作为控制单元内部延时小时钟频率高，转换器为TDC-GPX时间间隔测量芯片，通信总线为PCIEX4总线，测试读写速度可达500M字节/秒以上，传输速率高
附图说明
图1为基于PCIE总线的微小时间间隔数据采集装置结构框图。
图2为基于PCIE总线的微小时间间隔数据采集装置时序控制流程图。
具体实施方式
下面结合附图和实施例对本实用新型作进一步的详细说明：
基于PCIE总线的微小时间间隔数据采集装置，是由上位机经PCIE总线连接FPGA控制单元，FPGA控制单元分别连接测量数据缓存单元和信号采集转换单元构成。
FPGA控制单元是由PCIE总线通讯控制模块经命令数据缓存模块与SDRAM控制模块连接，命令数据缓存模块经TDC-GPX控制模块与采集数据初步缓存模块连接构成。
信号采集转换单元是由专用时间间隔测量芯片经模拟信号调理模块与离子检测器连接，脉冲发生器与专用时间间隔测量芯片连接构成。
测量数据缓存单元是由DDR2/SDRAM构成。
如图1所示，PC机经PCIE总线与FPGA控制单元相连接，FPGA控制单元与TDC-GPX时间间隔测量芯片相连接、与SDRAM数据缓存单元相连接。FPGA控制单元内部由PCIE总线通信控制模块、控制命令缓存模块、SDRAM控制模块、采集数据初步缓存模块、TDC-GPX控制模块组成，由FPGA内部时钟经倍频、分频为各部分提供时钟，由PCIE控制模块完成采集装置与PC机的通信工作，FPGA控制单元通过PCIE总线与PC机相连接，PCIE总线由FPGA内PCIE总线通信控制模块完成控制。信号采集转换单元以TDC-GPX专用时间间隔测量芯片为核心，并由FPGA内TDC-GPX控制模块完成控制。SDRAM数据缓存单元以DDR2SDRAM为核心，并由FPGA内SDRAM控制模块完成控制。
命令数据缓存模块将PC机经PCIE总线发送到FPGA控制单元的命令缓存在命令数据缓存模块，TDC-GPX控制模块从命令数据缓存模块中读取控制命令控制TDC-GPX时间间隔测量芯片对微小时间间隔进行采集，测量数据经采集初步缓存模块进行初步缓存，之后存储在SDRAM测量数据缓存单元中，最终通过PCIE总线将测量数据传输至PC机。
START通道信号由脉冲发生器生成，为飞行起始信号，STOP通道由离子检测器生成为离子在飞行管道中飞行结束信号，TDC-GPX通过STRAT通道和STOP通道信号之间的时间间隔，得到了离子在飞行管道中的飞行时间，并将数字信号形式的测量结果输出至FPGA控制单元。
FPGA控制时序如图2所示，首先对采集装置个部件进行初始化，之后对经PCIE总线发送至命令数据缓存模块中的命令数据包进行解析，将命令下达给FPGA控制单元各模块，TDC-GPX得到采集命令后检测START通道和STOP通道信号，得到时间间隔采集结果，经采集数据初步缓存模块缓存后写入测量数据缓存单元中(DDR2SDRAM)，再读取其中采集数据通过PCIE总线传输至PC机。
基于PCIE总线作为通信总线、FPGA作为控制单元、TDC-GPX专用时间间隔测量芯片作为转换器的基于PCIE总线的微小时间间隔数据采集装置，可以稳定、准确、高速地完成微小时间间隔的采集。
PC机经PCIE总线与FPGA控制单元相连接，FPGA控制单元与TDC-GPX时间间隔测量芯片相连接、与SDRAM数据缓存单元相连接。
FPGA控制单元内部由PCIE总线通信控制模块、控制命令缓存模块、SDRAM控制模块、采集数据初步缓存模块、TDC-GPX控制模块组成，由FPGA内部时钟经倍频、分频为各部分提供时钟，由PCIE控制模块完成采集装置与PC机的通信工作，FPGA控制单元通过PCIE总线与PC机相连接，PCIE总线由FPGA内PCIE总线通信控制模块完成控制。信号采集转换单元以TDC-GPX专用时间间隔测量芯片为核心，并由FPGA内TDC-GPX控制模块完成控制。SDRAM数据缓存单元以DDR2SDRAM为核心，并由FPGA内SDRAM控制模块完成控制。
命令数据缓存模块将PC机经PCIE总线发送到FPGA控制单元的命令缓存在命令数据缓存模块，TDC-GPX控制模块从命令数据缓存模块中读取控制命令控制TDC-GPX时间间隔测量芯片对微小时间间隔进行采集，测量数据经采集初步缓存模块进行初步缓存，之后存储在SDRAM测量数据缓存单元中，最终通过PCIE总线将测量数据传输至PC机。
Claims (4)
1.一种基于PCIE总线的微小时间间隔数据采集装置，其特征在于，是由上位机经PCIE总线连接FPGA控制单元，FPGA控制单元分别连接测量数据缓存单元和信号采集转换单元构成。
2.按照权利要求1所述的基于PCIE总线的微小时间间隔数据采集装置，其特征在于，FPGA控制单元是由PCIE总线通讯控制模块经命令数据缓存模块与SDRAM控制模块连接，命令数据缓存模块经TDC-GPX控制模块与采集数据初步缓存模块连接构成。
3.按照权利要求1所述的基于PCIE总线的微小时间间隔数据采集装置，其特征在于，信号采集转换单元是由专用时间间隔测量芯片经模拟信号调理模块与离子检测器连接，脉冲发生器与专用时间间隔测量芯片连接构成。
4.按照权利要求1所述的基于PCIE总线的微小时间间隔数据采集装置，其特征在于，测量数据缓存单元是由DDR2SDRAM构成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520691478.3U CN204886928U (zh) | 2015-09-09 | 2015-09-09 | 基于pcie总线的微小时间间隔数据采集装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520691478.3U CN204886928U (zh) | 2015-09-09 | 2015-09-09 | 基于pcie总线的微小时间间隔数据采集装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN204886928U true CN204886928U (zh) | 2015-12-16 |
Family
ID=54831248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201520691478.3U Expired - Fee Related CN204886928U (zh) | 2015-09-09 | 2015-09-09 | 基于pcie总线的微小时间间隔数据采集装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN204886928U (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108664425A (zh) * | 2018-05-14 | 2018-10-16 | 吉林大学 | 一种基于高速模数转换和时间数字转换技术的数据采集*** |
| CN110196824A (zh) * | 2018-05-31 | 2019-09-03 | 腾讯科技（深圳）有限公司 | 实现数据传输的方法及装置、电子设备 |
| CN115834016A (zh) * | 2022-11-25 | 2023-03-21 | 合肥中科君达视界技术股份有限公司 | 一种基于fpga的高速lvds信号质量检测方法及装置 |
-
2015
- 2015-09-09 CN CN201520691478.3U patent/CN204886928U/zh not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108664425A (zh) * | 2018-05-14 | 2018-10-16 | 吉林大学 | 一种基于高速模数转换和时间数字转换技术的数据采集*** |
| CN110196824A (zh) * | 2018-05-31 | 2019-09-03 | 腾讯科技（深圳）有限公司 | 实现数据传输的方法及装置、电子设备 |
| US11481346B2 (en) | 2018-05-31 | 2022-10-25 | Tencent Technology (Shenzhen) Company Limited | Method and apparatus for implementing data transmission, electronic device, and computer-readable storage medium |
| CN115834016A (zh) * | 2022-11-25 | 2023-03-21 | 合肥中科君达视界技术股份有限公司 | 一种基于fpga的高速lvds信号质量检测方法及装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102495132B (zh) | 一种用于海底管道漏磁内检测器的多通道数据采集装置 | |
| CN106226573B (zh) | 一种用于数字荧光示波器的数字信号处理方法 | |
| CN204886928U (zh) | 基于pcie总线的微小时间间隔数据采集装置 | |
| CN101799321A (zh) | 智能振动监测*** | |
| CN102928772A (zh) | 时序测试***及其测试方法 | |
| CN103346931B (zh) | 一种1553b总线监听*** | |
| CN110941583A (zh) | 一种基于fpga的usb3.0数据传输***控制方法 | |
| CN203241515U (zh) | 一种基于pc的逻辑分析仪 | |
| CN206849009U (zh) | 高速串行接口的高速数据采集*** | |
| CN210924247U (zh) | 一种用于多路光电传感器采集的实时处理器 | |
| CN108153623B (zh) | 一种测试sata接口硬盘能效比的方法和装置 | |
| CN103018542B (zh) | 一种基于usb总线的电晕电流采集卡 | |
| CN204143431U (zh) | 一种高速低延迟数据采集累加器 | |
| CN103335739A (zh) | 一种热电偶高温测试*** | |
| CN107491009B (zh) | 一种轴角传感器信号同步采集方法 | |
| CN204100994U (zh) | 一种二相线阵ccd数据采集与处理*** | |
| CN108132636A (zh) | 基于单片机控制的多通道数据采集处理*** | |
| CN212906280U (zh) | 一种基于pcie的高速模拟量采集卡 | |
| CN201413514Y (zh) | 一种信号传输完整性测试的装置 | |
| CN114676004A (zh) | 一种基于fpga的adc芯片的动态指标测量***及方法 | |
| CN102890664A (zh) | 一种扩容式数据采集板及其数据存储方法 | |
| CN202453885U (zh) | 四通道同步数据采集卡 | |
| CN207232949U (zh) | 多通道宽带采集与回放设备 | |
| CN202454068U (zh) | 一种基于千兆以太网高速数据采集*** | |
| CN205015164U (zh) | 汽车制动性能检测仪的高速同步信号采集*** |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20151216 Termination date: 20160909 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |