CN101399220A - 金属互连的制造方法 - Google Patents

金属互连的制造方法 Download PDF

Info

Publication number
CN101399220A
CN101399220A CNA200710161970XA CN200710161970A CN101399220A CN 101399220 A CN101399220 A CN 101399220A CN A200710161970X A CNA200710161970X A CN A200710161970XA CN 200710161970 A CN200710161970 A CN 200710161970A CN 101399220 A CN101399220 A CN 101399220A
Authority
CN
China
Prior art keywords
metal
layer
opening
manufacture method
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200710161970XA
Other languages
English (en)
Inventor
高一辰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powerchip Semiconductor Corp
Original Assignee
Powerchip Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powerchip Semiconductor Corp filed Critical Powerchip Semiconductor Corp
Priority to CNA200710161970XA priority Critical patent/CN101399220A/zh
Publication of CN101399220A publication Critical patent/CN101399220A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种金属互连的制造方法。先在基底上形成具有开口的介电层,再利用原子层沉积法在介电层上形成阻障层。接着依序以化学及物理气相沉积法于基底上形成铝及铝铜合金等两层金属层,再利用热回流工艺使铝铜合金金属层填满开口。而后,一方面可利用光刻蚀刻工艺图案化金属层及阻障层,以同时形成插塞与导线。另一方面,也可直接以化学机械研磨法等方法直接移除开口外的金属层和阻障层,以形成插塞。此方法简化金属互连的工艺且适用于深宽比较高的开口的互连。

Description

金属互连的制造方法
技术领域
本发明涉及一种金属互连(interconnection)的制造方法,特别地,涉及一种以原子层沉积法(ALD)沉积钨或钨/氮化钨为阻障层的金属互连的制造方法。
背景技术
随着半导体技术的进步,元件的尺寸也不断地缩小。当集成电路的集成度增加,晶片的表面无法提供足够的面积来制作所需的互连时,两层以上的多重金属互连设计,便成为超大型集成电路(VLSI)技术所必须采用的方式。
铝(Al)、铜(Cu)与钨(W)为多重金属互连工艺中,最主要且常用的金属材料。铝虽然导电性良好,但因与硅材料间会有尖峰现象产生,所以主要是用作元件间的导线之用。铝大都是以磁控直流溅镀法(Magnetron DC Sputtering)来沉积的。而钨由于能用化学气相沉积法(CVD)来制作,再加上本身极易形成具较高挥发性的氟化物,没有蚀刻上的困难,已广为各半导体厂商应用在作为不同金属间的插塞之用。但是,由于铝与硅的接触界面极易形成尖峰现象(Spiking),再加上钨对其他材质的附着能力也不十分理想,所以在使用铝和钨这两种金属时,通常在它们与其他材质之间,再加入一层称为阻障层(Barrier Layer)的导电材料,例如氮化钛(TiN)及钨化钛(TiW),以避免铝硅界面的尖峰现象,以及提升钨对其他材质的附着能力。
另一方面,由于铜(Cu)比铝(Al)具有更低的电阻率及更佳的抗电移能力(Electromigration Resistance),因此铜已被考虑到以取代铝。然而,铜在金属互连工艺中,具有较快速的扩散作用及较高的氧化作用,所以必须先行解决此问题。虽然有许多的金属氮化物(Metal Nitrides)及金属氧化物(Metal Oxides)可应用于改善上述问题,但同时会在铜互连工艺时,增加其金属处理工艺及片电阻(Sheet Resistance)的复杂度。
已知的一种金属互连是采用钨插塞搭配铝铜合金导线。此金属互连的工艺是先以自行离子化等离子体(SIP)物理气相沉积法于插塞开口内形成一层钛/氮化钛(Ti/TiN)阻障层。而后,形成填满插塞开口的钨插塞。接着,再以物理气相沉积法沉积一层铝铜合金金属层,并图案化此铝铜合金金属层以形成导线。然而,在上述的金属互连的工艺中,以自行离子化等离子体(SIP)物理气相沉积法形成的钛/氮化钛(Ti/TiN)阻障层以及利用物理气相沉积法形成的铝铜合金金属层,皆有阶梯覆盖能力较差的问题,因此不适用于深宽比大于5的开口。而且,铝铜合金金属层容易有不连续面的产生,可能影响其互连的导电性。另外,此金属互连的工艺的步骤也较为繁复。
发明内容
本发明提供一种金属互连的制造方法,利用原子层沉积法(ALD)在介电层上形成阻障层,可以提高阻障层的阶梯覆盖能力,且能用于深宽比较高的互连。
本发明提供一种金属互连的制造方法,利用钨或钨/氮化钨形成阻障层,由于其可当作铝金属的导电基质,因此,有利于其后化学气相沉积铝金属层的步骤。
本发明提出一种金属互连的制造方法,在基底上形成具有开口的介电层,利用原子层沉积法(ALD)于介电层上形成阻障层,再于基底上形成金属层,且金属层填满开口。
在本发明一实施例中,上述阻障层的材质例如是钨或钨/氮化钨。
在本发明一实施例中,上述基底上形成金属层的方法例如是利用化学气相沉积法于该基底上形成第一金属层。接着,利用物理气相沉积法于第一金属层上形成第二金属层。然后,进行热回流工艺,使第二金属层填满开口。
在本发明一实施例中,上述第一金属层材质例如是铝。
在本发明一实施例中,上述第二金属层材质例如是铝铜。
在本发明一实施例中,上述开口例如是镶嵌结构的开口、双重金属镶嵌结构的开口、欲形成金属导线的沟渠、欲形成插塞的介层窗开口或是接触窗开口其中之一。
在本发明一实施例中,上述金属互连的制造方法,还包括图案化金属层与阻障层,以形成导线。
在本发明一实施例中,上述金属互连的制造方法,还包括移除开口以外的金属层与阻障层。其移除方法例如是进行化学机械研磨法。
本发明提出一种金属互连的制造方法,先在基底上形成具有开口的介电层,于介电层上形成阻障层,其中阻障层的材质例如是钨或钨/氮化钨,再于基底上依序形成第一金属层及第二金属层,而后进行热回流工艺,使第二金属层填满开口。
在本发明一实施例中,上述阻障层的形成方法例如是进行原子层沉积法(ALD)。
在本发明一实施例中,上述基底上形成第一金属层的方法例如是进行化学气相沉积法。
在本发明一实施例中,上述在第一金属层上形成第二金属层的方法例如是进行物理气相沉积法。
在本发明一实施例中,上述第一金属层的材质例如是铝。
在本发明一实施例中,上述第二金属层的材质例如是铝铜。
在本发明一实施例中,上述开口例如是镶嵌结构的开口、双重金属镶嵌结构的开口、欲形成金属导线的沟渠、欲形成插塞的介层窗开口或是接触窗开口其中之一。
在本发明一实施例中,上述金属互连的制造方法,还包括图案化第二金属层、第一金属层与阻障层,以形成导线。
在本发明一实施例中,上述金属互连的制造方法,还包括移除开口以外的第二金属层、第一金属层与阻障层。而移除开口以外的第二金属层、第一金属层与阻障层的方法例如是进行化学机械研磨法。
本发明因采用原子层沉积法(ALD)的方式,在介电层上形成钨或钨/氮化钨的阻障层,可以提高阻障层的阶梯覆盖能力,因此适用于深宽比较高的互连。更进一步,钨或钨/氮化钨可当作铝金属层的导电基质,有利于后续化学气相沉积铝金属层的步骤。
而且,本发明藉由高温铝铜的回流填满开口后,直接图案化金属层及阻障层,可一次完成插塞及导线的制作,因此可以简化工艺。
为让本发明的上述特征和优点能更明显易懂,下文特举较佳实施例,并配合所附图式,作详细说明如下。
附图说明
图1A至图1D是依照本发明一实施例的一种金属互连的工艺剖面图;
图1E是依照本发明另一实施例的一种金属互连的工艺剖面图。
【主要附图标记说明】
100:基底
102:介电层
104:开口
106:阻障层
110:第一金属层
112:第二金属层
114:插塞
116:导线
具体实施方式
图1A至图1D是依照本发明一实施例的一种金属互连的工艺剖面图。图1E是依照本发明另一实施例的一种金属互连的工艺剖面图。
请参照图1A,首先提供基底100,此基底100例如是硅基底。而后,在基底100上形成一层介电层102。介电层102的材质例如是硼磷硅玻璃、磷硅玻璃、氧化硅或是其他低介电常数材料(介电常数k<4)。低介电常数材料例如包括无机类的材料,例如氢化硅倍半氧化物(hydrogen silsesquioxane,HSQ)、掺氟的氧化硅(flourinated silicate glass,FSG)等,以及有机类的材料,例如聚芳香烯醚(fluorinated poly-(arylene ether),Flare)、芳香族碳氢化合物(poly-(arylene ether),SILK)、聚亚芳香基醚(parylene)等。介电层102的形成方法例如是化学气相沉积法或旋转涂布法等。
而后,在介电层102中形成开口104。开口104的形成方法例如是进行光刻蚀刻工艺。在本实施例中,此形成的开口104为镶嵌结构的开口104。当然,此开口104也可为双重金属镶嵌结构的开口、欲形成金属导线的沟渠、欲形成插塞的介层窗开口或是接触窗开口等。
请参照图1B,在介电层102上形成一层阻障层106。阻障层106的形成方法例如是原子层沉积法(ALD)。阻障层106的材质例如是钨或钨/氮化钨。此阻障层106可作为后续形成的铝金属层与介电层中的硅的缓冲,以避免尖峰现象产生。而且,阻障层106可用来增加后续形成的铝金属层的附着力,并作为铝金属层的导电基质,而有助于铝金属层的连续沉积面形成。另外,由于使用原子层沉积法(ALD)形成阻障层,所形成的阻障层的阶梯覆盖能力较佳,而可适用于制作深宽比较高的互连。
接着,请参照图1C,于基底100上形成第一金属层110。第一金属层110的形成方法例如是化学气相沉积法。第一金属层110的材质例如是铝。接着,在第一金属层110上形成第二金属层112。第二金属层112的形成方法例如是物理气相沉积法。第二金属层112的材质例如是铝铜合金。而后,进行热回流工艺,使第二金属层112的高温铝铜回流而填满开口104。热回流工艺的温度约控制在400~450℃,加热时间约需200~300秒。第一金属层110可作为种子层帮助第二金属层112的沉积,并在进行热回流时形成连续表面。使第二金属层112充分填满开口104,而不会在开口104中形成孔洞。
而后,请参照图1D,图案化第二金属层112、第一金属层110与阻障层106以定义出导线116。图案化的方法例如是对第二金属层112、第一金属层110与阻障层106进行光刻蚀刻工艺。此时,插塞114与导线116同时形成。
在本发明另一实施例中,请参照1E,也可以直接移除开口104以外的第一金属层110、第二金属层112及阻障层106以形成插塞114。移除第一金属层110、第二金属层112及阻障层106的方法例如是化学机械研磨法。
综上所述,本发明利用原子层沉积法(ALD)沉积钨或钨/氮化钨为阻障层,因其阶梯覆盖能力极佳,解决了已知以物理气相沉积法沉积钛/氮化钛为阻障层而不适用于深宽比较高的互连的问题。因此,本发明的金属互连的制造方法可以适用于集成度高的半导体元件。
而且,由于阻障层的材质为钨或钨/氮化钨,且钨薄膜具有可当做后续沉积铝金属层的导电基质的特性,因此有助于铝金属层的连续沉积面形成。
此外,利用在形成铜铝合金层(第二金属层)之前,在阻障层上先形成一层铝金属层(第一金属层),此铝金属层(第一金属层)可帮助后续铜铝合金层(第二金属层)的附着,而成为连续面的沉积。
另外,本发明藉由高温铝铜的回流填满开口后,直接图案化金属层及阻障层,可一次完成插塞及导线,相对已知需以钨金属作为插塞而再加上铝铜合金为导线的工艺,可省下以化学机械研磨法移除钨金属层等十多道工艺。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明,任何本领域普通技术人员在不脱离本发明的精神和范围内,当可作些许之更动与润饰,因此本发明的保护范围当视所附权利要求书所界定者为准。

Claims (19)

1.一种金属互连的制造方法,包括:
提供基底;
在该基底上形成具有开口的介电层;
利用原子层沉积法在该介电层上形成阻障层;以及
在该基底上形成金属层,该金属层填满该开口。
2.如权利要求1所述的金属互连的制造方法,其中该阻障层的材质包括钨或钨/氮化钨。
3.如权利要求1所述的金属互连的制造方法,其中在该基底上形成该金属层的方法包括:
利用化学气相沉积法在该基底上形成第一金属层;
利用物理气相沉积法在该第一金属层上形成第二金属层;以及
进行热回流工艺,使该第二金属层填满该开口。
4.如权利要求3所述的金属互连的制造方法,其中该第一金属层的材质为铝。
5.如权利要求3所述的金属互连的制造方法,其中该第二金属层的材质为铝铜。
6.如权利要求1所述的金属互连的制造方法,其中该开口包括镶嵌结构的开口、双重金属镶嵌结构的开口、欲形成金属导线的沟渠、欲形成插塞的介层窗开口以及接触窗开口其中之一。
7.如权利要求1所述的金属互连的制造方法,还包括图案化该金属层与该阻障层,以形成导线。
8.如权利要求1所述的金属互连的制造方法,还包括移除该开口以外的该金属层与该阻障层。
9.如权利要求8所述的金属互连的制造方法,其中移除该开口以外的该金属层与该阻障层的方法包括进行化学机械研磨法。
10.一种金属互连的制造方法,包括:
提供基底;
在该基底上形成具有开口的介电层;
在该介电层上形成阻障层,其中该阻障层的材质包括钨或钨/氮化钨;
在该基底上形成第一金属层;
在该第一金属层上形成第二金属层;以及
进行热回流工艺,使该第二金属层填满该开口。
11.如权利要求10所述的金属互连的制造方法,其中该阻障层的形成方法包括进行原子层沉积法。
12.如权利要求10所述的金属互连的制造方法,其中在该基底上形成该第一金属层的方法包括进行化学气相沉积法。
13.如权利要求10所述的金属互连的制造方法,其中在该第一金属层上形成该第二金属层的方法包括进行物理气相沉积法。
14.如权利要求10所述的金属互连的制造方法,其中该第一金属层的材质为铝。
15.如权利要求10所述的金属互连的制造方法,其中该第二金属层的材质为铝铜。
16.如权利要求10所述的金属互连的制造方法,其中该开口包括镶嵌结构的开口、双重金属镶嵌结构的开口、欲形成金属导线的沟渠、欲形成插塞的介层窗开口以及接触窗开口其中之一。
17.如权利要求10所述的金属互连的制造方法,还包括图案化该第二金属层、该第一金属层与该阻障层,以形成导线。
18.如权利要求10所述的金属互连的制造方法,还包括移除该开口以外的该第二金属层、该第一金属层与该阻障层。
19.如权利要求18所述的金属互连的制造方法,其中移除该开口以外的该第二金属层、该第一金属层与该阻障层的方法包括进行化学机械研磨法。
CNA200710161970XA 2007-09-27 2007-09-27 金属互连的制造方法 Pending CN101399220A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA200710161970XA CN101399220A (zh) 2007-09-27 2007-09-27 金属互连的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA200710161970XA CN101399220A (zh) 2007-09-27 2007-09-27 金属互连的制造方法

Publications (1)

Publication Number Publication Date
CN101399220A true CN101399220A (zh) 2009-04-01

Family

ID=40517656

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200710161970XA Pending CN101399220A (zh) 2007-09-27 2007-09-27 金属互连的制造方法

Country Status (1)

Country Link
CN (1) CN101399220A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956541A (zh) * 2011-08-19 2013-03-06 中芯国际集成电路制造(上海)有限公司 一种形成铜互连的方法
CN103620746A (zh) * 2011-09-30 2014-03-05 株式会社爱发科 半导体装置的制造方法及半导体装置
US10211096B1 (en) 2017-11-22 2019-02-19 Texas Instruments Incorporated Semiconductor product and fabrication process
WO2021169796A1 (zh) * 2020-02-27 2021-09-02 长鑫存储技术有限公司 导线层的制作方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956541A (zh) * 2011-08-19 2013-03-06 中芯国际集成电路制造(上海)有限公司 一种形成铜互连的方法
CN102956541B (zh) * 2011-08-19 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种形成铜互连的方法
CN103620746A (zh) * 2011-09-30 2014-03-05 株式会社爱发科 半导体装置的制造方法及半导体装置
US9337092B2 (en) 2011-09-30 2016-05-10 Ulvac, Inc. Method of manufacturing semiconductor device
US10211096B1 (en) 2017-11-22 2019-02-19 Texas Instruments Incorporated Semiconductor product and fabrication process
WO2019100224A1 (en) * 2017-11-22 2019-05-31 Texas Instruments Incorporated Semiconductor product and fabrication process
US10573553B2 (en) 2017-11-22 2020-02-25 Texas Instruments Incorporated Semiconductor product and fabrication process
WO2021169796A1 (zh) * 2020-02-27 2021-09-02 长鑫存储技术有限公司 导线层的制作方法
US11978667B2 (en) 2020-02-27 2024-05-07 Changxin Memory Technologies, Inc. Method for manufacturing wire layer

Similar Documents

Publication Publication Date Title
US6100195A (en) Passivation of copper interconnect surfaces with a passivating metal layer
US6445073B1 (en) Damascene metallization process and structure
US6368967B1 (en) Method to control mechanical stress of copper interconnect line using post-plating copper anneal
US6627539B1 (en) Method of forming dual-damascene interconnect structures employing low-k dielectric materials
US6303486B1 (en) Method of fabricating copper-based semiconductor devices using a sacrificial dielectric layer and an unconstrained copper anneal
US6355555B1 (en) Method of fabricating copper-based semiconductor devices using a sacrificial dielectric layer
KR20150114908A (ko) 인터커넥트들을 형성하기 위한 방법
TW200408052A (en) Semiconductor device and method for fabricating the same
CN100403512C (zh) 具有低电阻值的铜-阻障层镶嵌内连线结构及其制作方法
US6503835B1 (en) Method of making an organic copper diffusion barrier layer
CN107591389A (zh) 内牺牲间隔件的互连
JP3686325B2 (ja) 半導体装置及びその製造方法
KR100588904B1 (ko) 구리 배선 형성 방법
CN101399220A (zh) 金属互连的制造方法
KR100563817B1 (ko) 반도체 소자의 구리 배선 형성 방법
KR100701375B1 (ko) 반도체 소자의 금속 배선 제조 방법
KR100924556B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
US20020127849A1 (en) Method of manufacturing dual damascene structure
JP2006114724A (ja) 半導体装置及びその製造方法
KR20090024854A (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100367487B1 (ko) 반도체소자의 제조방법
KR100568449B1 (ko) 반도체 소자의 배선 형성방법
KR100955838B1 (ko) 반도체 소자 및 그 배선 제조 방법
KR100784106B1 (ko) 반도체 소자의 금속 배선 형성 방법
CN108155145A (zh) 一种半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090401