CN101383604A - 开关控制装置和电动机驱动装置 - Google Patents

Abstract

本发明揭示一种开关控制装置和电动机驱动装置，对低成本和各种规格的MOS晶体管通用性高地实现MOS晶体管的通断开关速度控制。本发明在MOS晶体管导通动作的输出电压升高期间，将第1限幅电路和电阻决定的恒定电流输出到MOS晶体管的栅极端子，从而实现获得线性高的升高通过速率，此外，在MOS晶体管阻断动作的输出电压降低期间，将第2限幅电路(38)和电阻决定的恒定电流输入到MOS晶体管的栅极端子，从而实现获得线性高的降低通过速率。

Description

开关控制装置和电动机驱动装置

技术领域

本发明涉及电动机驱动装置，尤其涉及进行PWM(脉宽调制)控制的开关控制装置。

背景技术

PWM驱动是指一种将电动机电感负载连接的输出晶体管导通或阻断，并使该导通与阻断的比率可变，从而控制对电感负载的供电量的方法。此PWM驱动作为省电的驱动装置，已熟知。连接电动机电感负载的输出晶体管，一般使用MOSFET。为了驱动这些输出晶体管的控制端子，需要预驱动电路。

这些输出晶体管中，进行导通或阻断时的开关速度过快，则引起电压急剧变动造成的元件误动或破坏。而且，引起噪声造成的对其它电子设备的干扰的问题。反之，开关速度过慢时，则引起延时造成的动作差错恶化和损耗恶化带来的发热升高的问题。

作为这种问题的对策，正在研究输出晶体管导通或阻断动作时，控制对控制端子施加电压的速度，将输出晶体管的输出电压变动通过速率，设定为良好权衡的值。

作为已有技术的第1例，图17示出一例公知的普通预驱动电路。图17中，1和2是控制输出晶体管3～6的开关的预驱动电路。设输出晶体管3～6为N型MOS晶体管。在输出晶体管3的源极和漏极，分别连接二极管7的阳极和阴极。以同样的方式在输出晶体管4～6分别连接二极管8～10。11是输出晶体管3的栅极—漏极寄生电容。12是输出晶体管3的栅极—源极寄生电容。此寄生电容在输出晶体管4、5、6中也同样存在(未图示)。预驱动电路1和2的内部电路相同，所以下面说明预驱动电路1的内部电路。

输出晶体管3和4，分别是高端侧和低端侧的输出晶体管。将这些输出晶体管3的漏极和输出晶体管4的源极，串联在施加电源电压VCC(第1电源)的电源端子13与地(第2电源)之间。在施加升压到不低于电源电压VCC的VPUMP电压的升压端子与地之间，串联导通控制晶体管16、电阻18、电阻19和阻断控制晶体管17。在电阻18和电阻19的连接点，连接输出晶体管3的栅极端子。20是输出晶体管4的通断控制电路。二极管21是保护得输出晶体管3的栅极与源极间的电压的反向电压不超过耐压的二极管。

通过将输入信号S1施加到输入端子22，使导通控制晶体管16动作。通过将输入信号S2施加到输入端子23，使阻断控制晶体管17动作，通过将输入信号S3施加到输入端子24，使输出晶体管4动作。预驱动电路2中，与预驱动电路1的输入端子22、23、24相当的端子是输入端子25、26、27。分别施加输入信号S4、S5、S6。

15是电感负载。将此电感负载的一端连接到输出晶体管3与输出晶体管4的连接点，另一端连接到输出晶体管5与输出晶体管6的连接点。

图18的时序图中说明输出晶体管3的通断开关动作。图18的时序图中，设电感负载15中往a方向流通驱动电流，而且输出晶体管4阻断。

在初始期间t0，输入信号S1和S2为高电平，所以输出晶体管3的栅极电压为低电平，输出晶体管3阻断。电感负载15中流通的a方向的电流从地通过二极管8流通，所以作为输出晶体管3的输出端子的源极端子(节点28)的电压为低电平。

t1中，S1和S2切换到低电平，导通控制晶体管16导通，并且阻断控制晶体管17阻断。因而，开始对输出晶体管3的栅极电容11和12进行充电，使输出晶体管3的栅极—源极间电压(栅极电压—源极电压)开始增加。

t2中，输出晶体管3的栅极—源极电压增加，形成输出晶体管3能供给电感负载15中流通的全部电流的状态，使节点28的电压开始升高。将这时的输出晶体管3的栅极—源极间电压表为Vhold。节点28的电压升高时，将输出晶体管3的栅极—源极间电压用恒定电压Vhold平滑化。此栅极—源极间电压平滑化是MOS晶体管的一般特性。

t3中，节点28的电压完全升高到高电平后，节点28的电压保持高电平。t3以后，输出晶体管3的栅极—源极间电压又开始增加。t4中，输出晶体管3的栅极电压完全升高到高电平时，输出晶体管3的栅极—源极间电压停止增加。

在节点28的电压升高的t2～t3期间，将输出晶体管3的栅极—源极间电压用恒定电压Vhold平滑化，所以栅极—源极电容12中未充电。即，此期间，输出晶体管3的栅极电压按电阻18和栅极—漏极电容11的时间常数升高。也就是说，节点28的电压通过速率受电阻18和栅极—漏极电容11的时间常数控制。

接着，在图19的时序图中说明输出晶体管3的通断开关动作。图19的时序图中，设电感负载15中往a方向流通驱动电流，而且输出晶体管4阻断。

在初始期间t0，输入信号S1和S2为低电平，所以输出晶体管3的栅极电压为高电平，输出晶体管3导通。节点28的电压为高电平。

t1中，S1和S2切换到高电平，导通控制晶体管16阻断，并且阻断控制晶体管17导通。因而，开始从输出晶体管3的栅极电容11和12放电，使输出晶体管3的栅极—源极间电压(栅极电压—源极电压)开始减小。

t2中，输出晶体管3的栅极—源极间电压减小到所述Vhold电压时，节点28的电压开始降低。节点28的电压降低时，将输出晶体管3的栅极—源极间电压用恒定电压Vhold平滑化。如上文所述，此栅极—源极间电压平滑化是MOS晶体管的一般特性。

t3中，节点28的电压完全降低到低电平后，节点28的电压保持低电平。t3以后，输出晶体管3的栅极—源极间电压又开始减小。t4中，输出晶体管3的栅极电压完全降低到低电平时，输出晶体管3的栅极—源极间电压停止减小。

在节点28的电压降低的t2～t3期间，将输出晶体管3的栅极—源极间电压用恒定电压Vhold平滑化，所以未从栅极—源极电容12放电。即，此期间，输出晶体管3的栅极电压按电阻19和栅极—漏极电容11的时间常数降低。也就是说，节点28的电压通过速率受电阻19和栅极—漏极电容11的时间常数控制。

作为已有技术的第2例，JP2005-86380A阐述控制通过速率的方法。其具有的预充电电路结构在输出晶体管的栅极端子上并联多个导通控制晶体管与电阻的串联电路，而且并联多个阻断控制晶体管与电阻的串联电路。上述结构中，以时间序列的方式对输出晶体管开关动作时的电感负载端电压进行取样，在微处理器计算电压变动量。通过对其数据进行反馈控制，选择使晶体管导通的控制晶体管。如果是导通动作，选择导通控制晶体管进行控制，阻断动作则选择阻断控制晶体管进行控制，从而进行通过速率控制。

作为已有技术的第3例，JP2004-215493A阐述控制通过速率的方法。其具有的结构，在输出晶体管的栅极端子上连接导通控制用的电流源和阻断控制用的电流源，并能利用电流源设定端子的信息改变这些电流源的电流值。上述结构中，输出晶体管导通动作时，用恒定电流对栅极端子进行充电，并且阻断动作时，从栅极端子以恒定电流进行放电，从而进行通过速率控制。由于能改变电流源的电流值，可设定通过速率。还对各种规模的输出晶体管具有通用性。

公知的普通结构中，存在高端侧晶体管的输出电压(节点28)的通过速率难设定的课题。这是因为其特性如上文所示，按时间常数控制通过速率，所以输出电压升高和降低后，通过速率高，并且通过速率逐渐变低。具体而言，图18和图19中，t2后，通过速率高，所以担心电压急剧变动造成元件误动或破坏而且噪声造成干扰其它设备的问题。t3前，通过速率低，所以担心延迟造成动作差错而且开关时损耗恶化造成发热升高的问题。这意味着难于将通过速率设定成良好权衡的值。

JP2005-86380A的结构中，需要多个导通控制晶体管与电阻的串联电路、多个阻断控制晶体管与电阻的串联电路、输出电压的取样电路和运算取样电压的微处理器等。因此，带来控制性复杂和电路规模增大。还意味着所述导通控制晶体管与电阻的串联电路和阻断控制晶体管与电阻的串联电路需要多个，以便使各种规模的输出晶体管具有通用性。

JP2004-215493A的结构中，需要电流源设定信息，意味着在半导体集成电路中构成开关控制装置时，外部输入端子增加。这关系到妨碍使用价廉的小型封装件。

JP2005-86380A和JP2004-215493A的结构中，由于电路规模增大和外部输入端子增加，会成为阻碍开关控制装置低价化和小型化的因素。

本发明解决上述已有课题，其目的在于实现获得希望的通过速率，而且低价化和小型化。本发明的目的还在于给各种规模的输出晶体管提供通用性高的开关控制装置。

发明内容

为了解决上述课题，第1发明的开关控制装置，具有：

串联在第1电源与第2电源之间以逐次对单相或多相电感负载通电的第1MOS晶体管和第2MOS晶体管；

使所述第1MOS晶体管导通的导通控制电路；

连接在所述导通控制电路的输出端子与所述第1MOS晶体管的栅极端子之间的电阻；以及

相对于所述第1MOS晶体管的源极端子电压，将所述导通控制电路的输出端子电压限幅的第1限幅电路，

所述第1MOS晶体管导通动作中，输入到所述第1MOS晶体管的栅极端子的电流是取决于

所述第1限幅电路决定的第1限幅电压；

所述第1MOS晶体管的栅极端子与源极端子之间的电压；以及

连接在所述导通控制电路的输出端子与所述第1MOS晶体管的栅极端子之间的电阻的电流。

第2发明是在第1发明中，所述导通控制电路包含：

导通控制晶体管；以及

连接所述导通控制晶体管的控制端子的电阻，

所述第1限幅电路包含：

检测所述第1 MOS晶体管的源极端子电压与所述导通控制电路的输出端子电压的电压差的第1电压差检测电路；以及

将所述第1电压差检测电路输出的信号，反馈到所述导通控制晶体管的控制端子的第1反馈电路。

第3发明是在第2发明中，其特征在于，

所述第1电压差检测电路具有：

在所述第1 MOS晶体管的源极端子上连接输入端子，并且包含至少大于等于1个的二极管或齐纳二极管或电阻的第1限幅电压设定电路；以及

将所述导通控制电路的输出端子电压与所述第1限幅电压设定电路的输出端子电压的电压差，变换成电流并输出的第1电压电流变换电路，

将所述第1电压电流变换电路的输出电流作为第1电压差检测电路的输出信号，输入到所述第1反馈电路。

第4发明是在第3发明中，所述第1反馈电路，是将其值符合所述第1电压差检测电路输出的电流值的电流输入到所述导通控制晶体管的控制端子的电流镜电路。

第5发明的开关控制装置，具有：

串联在第1电源与第2电源之间以逐次对单相或多相电感负载通电的第1MOS晶体管和第2 MOS晶体管；

使所述第1 MOS晶体管阻断的阻断控制电路；

连接在所述阻断控制电路的输出端子与所述第1 MOS晶体管的栅极端子之间的电阻；以及

相对于所述第1 MOS晶体管的源极端子电压，将所述阻断控制电路的输出端子电压限幅的第2限幅电路，

所述第1 MOS晶体管阻断动作中，输入到所述第1 MOS晶体管的栅极端子的电流是取决于

所述第2限幅电路决定的第2限幅电压；

所述第1 MOS晶体管的栅极端子与源极端子之间的电压；以及

连接在所述阻断控制电路的输出端子与所述第1 MOS晶体管的栅极端子之间的电阻的电流。

第6发明是在第5发明中，

所述阻断控制电路包含：

阻断控制晶体管；

连接所述阻断控制晶体管的控制端子的电阻，

所述第2限幅电路包含：

检测所述第1 MOS晶体管的源极端子电压与所述阻断控制电路的输出端子电压的电压差的第2电压差检测电路；以及

将所述第2电压差检测电路输出的信号，反馈到所述阻断控制晶体管的控制端子的第2反馈电路。

第7发明在第6发明中，其特征在于，

所述第2电压差检测电路具有：

在所述第1 MOS晶体管的源极端子上连接输入端子，并且包含至少大于等于1个的二极管或齐纳二极管或电阻的第2限幅电压设定电路；以及

将所述阻断控制电路的输出端子电压与所述第2限幅电压设定电路的输出端子电压的电压差，变换成电流并输出的第2电压电流变换电路，

将所述第2电压电流变换电路的输出电流作为第2电压差检测电路的输出信号，输入到所述第2反馈电路。

第8发明是在第7发明中，所述第2反馈电路，是将其值符合所述第2电压差检测电路输出的电流值的电流输入到所述阻断控制晶体管的控制端子的电流镜电路。

第9发明的电动机驱动装置，包含：

具有单相或多相电感负载的电动机；

串联在第1电源与第2电源之间，并在其串联连接点连接所述电感负载的一端的第1 MOS晶体管和第2 MOS晶体管；以及

对所述第1 MOS晶体管和所述第2 MOS晶体管进行开关控制用的开关控制装置，

根据所述电感负载的相数，设置多个所述第1和第2 MOS晶体管，

分别对应于多个所述第1和第2MOS晶体管，设置多个所述开关控制装置，并且

所述开关控制装置具有第1至第8发明中任一项发明所述的开关控制装置的结构。

根据本发明，高端侧的输出晶体管的导通动作中，其输出电压升高的期间，利用限幅控制使对输出晶体管的控制端子充电的电流为恒定值。因此，本发明能实现线性高的输出电压的通过速率。又，高端侧的输出晶体管的阻断动作中，其输出电压降低的期间，利用限幅控制使从输出晶体管的控制端子放电的电流为恒定值。因此，本发明能实现线性高的输出电压的通过速率。

限幅电路不需要复杂的控制，能用小电路规模实现。还能利用限幅电压和电阻方便地设定所述充电电流和放电电流的值，所以不需要设定电流用的外部输入端子。

这意味着抑制电路规模和端子数量，低价化和小型化，并且对各种规格的输出晶体管具有通用性。

附图说明

图1是本发明实施方式1的开关控制装置的框图。

图2是本发明实施方式1的开关控制装置的具体电路图。

图3是本发明实施方式1的开关动作时序图(导通)。

图4是本发明实施方式1的开关动作时序图(阻断)。

图5是本发明实施方式1的第1限幅电路动作时序图。

图6是本发明实施方式1的第2限幅电路动作时序图。

图7是本发明实施方式2的开关控制装置的具体电路图。

图8是本发明实施方式3的开关控制装置的具体电路图。

图9是本发明实施方式4的开关控制装置的框图。

图10是本发明实施方式5的开关控制装置的框图。

图11是本发明实施方式6的开关控制装置的具体电路图。

图12是本发明实施方式7的开关控制装置的框图。

图13是本发明实施方式7的开关控制装置的具体电路图。

图14是本发明实施方式7的第1限幅电路动作时序图。

图15是本发明实施方式7的开关动作时序图(导通)。

图16是本发明实施方式8的电动机驱动装置的概略图。

图17是公知的普通限幅电路的实施例。

图18是公知的开关动作时序图(导通)。

图19是公知的开关动作时序图(阻断)。

具体实施方式

下面，参照附图具体说明示出本发明实施方式的开关控制装置。

实施方式1

图1示出本发明实施方式1的框图。29和30分别是第1和第2晶体管。由这些输出晶体管29、30和输出晶体管65、66构成输出电路。31和32是连接所述输出电路的各第1和第2电源端子。33是驱动输出晶体管29和30用的预驱动电路。41是驱动输出晶体管65和66用的预驱动电路。40是由所述输出电路驱动的电感负载。输出晶体管29和30是N型MOS晶体管。将第1输出晶体管29的漏极端子，连接到第1电源端子31。连接第1输出晶体管29的源极端子和第2输出晶体管30的漏极端子。还将输出晶体管30的源极端子，连接到第2电源端子32。

预驱动电路33包含：使第1输出晶体管29导通的导通控制电路34、使第1输出晶体管29阻断的阻断控制电路35、使第2输出晶体管30通断的通断控制电路36、对第1输出晶体管29的源极端子电压用任意电压将导通控制电路的输出端子电压限幅的第1限幅电路37、对第1输出晶体管29的源极端子电压用任意电压将阻断控制电路的输出端子电压限幅的第2限幅电路38、以及设定第1输出晶体管29的导通和阻断的开关速度的电阻42。这样，本实施方式1的结构在驱动的各电感负载端设置输出晶体管和预驱动电路。

再者，另一预驱动电路41与所述预驱动电路33和电路结构相同，并对输出晶体管65、66进行控制。

图2示出电路结构的具体例。

图2中，3～5、20、22～28是与图17的已有例相同的组成部分，所以标注相同的标号，将说明省略。预驱动电路33、41的电路结构相同，所以仅说明预驱动电路33。

导通控制电路34包含：导通控制晶体管43和电阻45，并将电阻45的一端连接到导通控制晶体管43的栅极，另一端连接到输入端子22。阻断控制电路35包含：阻断控制晶体管44和电阻46，并将电阻46的一端连接到阻断控制晶体管44的栅极，另一端连接到输入端子23。在升压端子14与地之间串联导通控制晶体管43和阻断控制晶体管44。以设定通过速率用的电阻42为中介，连接作为导通控制晶体管43的输出端子的漏极端子和作为阻断控制晶体管44的输出端子的漏极端子的连接点(节点56)与输出晶体管3的栅极端子。

第1限幅电路37包含：电压电流变换晶体管47(电压电流变换电路)、限幅电压设定二极管48、49、以及电流镜晶体管50、51。将电压电流变换晶体管47的栅极连接到节点56，源极连接到二极管48的阳极，漏极连接到初级侧的电流镜晶体管50。将次级侧的电流镜晶体管51连接到导通控制晶体管43的栅极端子。上述结构的第1限幅电路37利用电压差检测电路(电压电流变换晶体管47和限幅电压设定二极管48、49)检测输出晶体管3的源极端子电压与导通控制晶体管43的漏极端子电压的电压差。然后，由反馈电路(电流镜晶体管50、51)将电压差检测电路的输出信号，反馈到导通控制晶体管43的栅极端子。其结构详细而言，利用限幅电压设定二极管48、49设定第1限幅电压。电压电流变换晶体管47根据所述设定的第1限幅电压将输出晶体管3的源极端子电压与导通控制晶体管43的漏极端子电压的电压差变换成电流并输出。将所述变换得到的输出电流输入到初级侧电流镜晶体管50，并在次级侧电流镜晶体管51输出符合该镜像比的电流。将所述次级侧电流镜晶体管51输出的电流反馈并输入到导通控制晶体管43的栅极端子。

第2限幅电路38包含：电压电流变换晶体管53、限幅电压设定二极管52、以及电流镜晶体管54、55。将电压电流变换晶体管53的栅极连接到节点56，源极连接到二极管52的阳极，漏极连接到初级侧的电流镜晶体管54。将次级侧的电流镜晶体管55连接到阻断控制晶体管44的栅极端子。上述结构的第2限幅电路38利用电压差检测电路(电压电流变换晶体管53和限幅电压设定二极管52)检测输出晶体管3的源极端子电压与阻断控制晶体管44的漏极端子电压的电压差。然后，由反馈电路(电流镜晶体管54、55)将电压差检测电路的输出信号反馈到阻断控制晶体管44的栅极端子。其结构详细而言，利用限幅电压设定二极管52设定第2限幅电压。电压电流变换晶体管53根据所述设定的第2限幅电压，将输出晶体管3的源极端子电压与导通控制晶体管43的漏极端子电压的电压差变换成电流并输出。将所述变换得到的输出电流输入到初级侧电流镜晶体管54，并在次级侧电流镜晶体管55输出符合该镜像比的电流。将所述次级侧电流镜晶体管55输出的电流反馈并输入到阻断控制晶体管44的栅极端子。

限幅电压设定二极管48、49是第1限幅电路37的第1限幅电压设定电路，二极管52是第2限幅电路38的第2限幅电压设定电路。根据希望的限幅电压值的不同，未必需要这些二极管。又，通过使用齐纳二极管或电阻或二极管与齐纳二极管和电阻的任意组合的电路，能自由改变第1限幅电压和第2限幅电压。

首先，在图5的时序图中说明第1限幅电路37的动作。图5设初始期间t1中将S1和S2从高电平切换到低电平，并示出t1以后的第1限幅电路37的动作。又，S1的输出阻抗相对于电阻45的电阻值足够小，能忽略。再者，设电容负载15中往a方向流通电流。

初始期间t1中，导通控制晶体管43导通，所以节点56的电压升高，节点56与节点28的电压差(节点56的电压—节点28的电压)往增加的方向动作。设电压电流变换晶体管47的栅极—源极阈值电压(绝对值)为V47th，限幅电压设定二极管48、49的正向击穿电压为Vd，则节点56与节点28的电压差在不大于|V47th+(2*Vd)|的条件下，电压电流变换晶体管47阻断。此状态下，电流镜晶体管50和51中不流通电流，所以导通控制晶体管43的栅极电压是电压与S1相同的低电平。此状态是通断控制晶体管43的导通电阻最小的状态。

在ta1中，节点56与节点21的电压差增加到|V47th+(2*Vd)|时，电压电流变换晶体管47导通，开始流通电流。此电流从初级侧的电流镜晶体管50供给，排出到次级侧电流镜晶体管51，从而输出电流。次级侧的电流镜晶体管51输出的电流通过电阻45流到S1，所以导通控制晶体管43的栅极电压升高。随着节点56与节点21的电压差增加，电压电流变换晶体管47中流通的电流增加，使导通控制晶体管43的栅极电压增加。这表示导通控制晶体管43的导通电阻增加，节点56的电压升高在t1a以后变成缓慢。

将导通控制晶体管43的栅极电压，升高到其阈值电压(VPUMP-V43th)时的节点56与节点28的电压差表为V1off。在t1b中，节点56与节点28的电压差升高到V1off附近，其后电压差的升高实质上停止。此t1b以后的动作是限幅控制。

作为t1b以后的动作，在对输出晶体管3的栅极电容11和12进行电流充电的期间，节点56与节点28的电压差为比V1off低若干的值，不完全升高到V1off。对输出晶体管3的栅极电容11和12完成充电后，节点56与节点28的电压差完全到达V1off。下面，示出t1b以后的具体动作。

在对输出晶体管3的栅极电容11和12进行电流充电的期间，其充电电流从节点56通过电阻42流通，所以节点56的电压为高于输出晶体管3的栅极电压的值。此状态下，假设节点56与节点28的电压差升高到V1off，则导通控制晶体管43完全阻断，切断对节点56供给电流的手段。因此，切断从节点56通过电阻42流通的充电电流。切断电阻42中流通的电流时，节点56的电压往朝向输出晶体管3的栅极电压降低的方向变化。节点56的电压降低时，节点56与节点28的电压差降低，从而节点56与节点28的电压差变成低于V1off的值，导通控制晶体管43再次导通。

导通控制晶体管43再次导通时，对节点56供给电流，充电电流从节点56通过电阻42流通，所以节点56的电压再次往升高的方向变化。

上述控制在t1b以后，如果节点56与节点28的电压差往V1off升高，则控制成使节点56与节点28的电压差降低。如果节点56与节点28的电压差降低，则形成负反馈控制，控制成使节点56与节点28的电压差升高。这时，适当选择增益和相位，使反馈环***不振荡，则节点56与节点28的电压差为比V1off低若干的值，得到均衡。

对输出晶体管3的栅极电容11和12完成充电后，即形成节点56的电压与输出晶体管3的栅极电压完全相等的电压时，节点56与节点28的电压差到达V1off。此状态表示切断对节点56供给电流的手段，节点56与节点28的电压差不拉开到不小于V1off。即，可用正的恒定电压V1off将相对于输出晶体管3的源极(节点28)的电压的导通控制晶体管43的漏极(节点56)的电压限幅。

归纳一下，在对输出晶体管3的栅极电容11和12进行电流充电的期间，第1限幅电压为比V1off低若干的值。对输出晶体管3的栅极电容11和12完成充电后，第1限幅电压到达V1off。但是，将导通控制晶体管43的规模设定得大，即使导通控制晶体管43的栅极电压为其阈值(VPUMP-V43th)附近的电压，如果能对输出晶体管3的栅极电容11和12供给大电流，也能将对输出晶体管3的栅极电容11和12进行电流充电的期间的第1限幅电压，设定为与V1off实质上相等的值。

又，第1限幅电路37中，对节点28的输入电流与电压差检测晶体管47中流通的电流等效，此电流从二极管49的阴极往节点28流动。其电流值在进入限幅控制的t1b以后，成为实质上恒定的I1off。这与上述V1off相同，在对输出晶体管3的栅极电容11和12进行电流充电的期间，成为比I1off小若干的值。完成对输出晶体管3的栅极电容11和12充电后，到达I1off。

接着，在图6的时序图中说明第2限幅电路38的动作。图6设初始期间t1中将S1和S2从高电平切换到低电平，并示出t1以后的第2限幅电路38的动作。又，S2的输出阻抗相对于电阻46的电阻值足够小，能忽略。再者，设电容负载15中往a方向流通电流。

初始期间t1中，阻断控制晶体管44导通，所以节点56的电压降低，节点56与节点28的电压差(节点56的电压—节点28的电压)往减小的方向动作。设电压电流变换晶体管53的栅极—源极阈值电压(绝对值)为V53th，二极管52的正向击穿电压为Vd，则节点56与节点28的电压差在不小于|—(V53th+Vd)|的条件下，电压电流变换晶体管53阻断。此状态下，电流镜晶体管54和55中不流通电流，所以阻断控制晶体管44的栅极电压是电压与S2相同的低电平。此状态是阻断控制晶体管44的导通电阻最小的状态。

在ta1中，节点56与节点21的电压差增加到|—(V53th+Vd)|时，电压电流变换晶体管53导通，开始流通电流。此电流从初级侧的电流镜晶体管54供给，吸入到次级侧电流镜晶体管55，从而输出电流。次级侧的电流镜晶体管55输出的电流从S2通过电阻45流动1，所以阻断控制晶体管44的栅极电压减小。随着节点56与节点21的电压差减小，电压电流变换晶体管53中流通的电流增加，使阻断控制晶体管44的栅极电压减小。这表示阻断控制晶体管44的导通电阻增加，节点56的电压降低在t1a以后变成缓慢。

将阻断控制晶体管44的栅极电压降低到其阈值电压V44th时的节点56与节点28的电压差表为V1off，则在t1b中，节点56与节点28的电压差降低到V2off附近，其后电压差的降低实质上停止。此t1b以后的动作是限幅控制。

作为t1b以后的动作，在从输出晶体管3的栅极电容11和12电流放电的期间，节点56与节点28的电压差为比V2off高若干的值，不完全降低到V2off。

从输出晶体管3的栅极电容11和12电流放电的期间，其放电电流通过电阻42流到节点56，所以节点56的电压为低于输出晶体管3的栅极电压的值。此状态下，假设节点56与节点28的电压差降低到V2off，则阻断控制晶体管44完全阻断，切断对节点56供给电流的手段。因此，切断从节点56通过电阻42流通的放电电流。切断电阻42中流通的电流时，节点56的电压往朝向输出晶体管3的栅极电压升高的方向变化。节点56的电压升高时，节点56与节点28的电压差升高，从而节点56与节点28的电压差变成高于V2off的值，阻断控制晶体管44再次导通。

阻断控制晶体管44再次导通时，对节点56供给电流，放电电流通过电阻42流到节点56，所以节点56的电压再次往降低的方向变化。

上述控制在t1b以后，如果节点56与节点28的电压差往V2off降低，则控制成使节点56与节点28的电压差升高。如果节点56与节点28的电压差升高，则形成负反馈控制，控制成使节点56与节点28的电压差降低。这时，适当选择增益和相位，使反馈环***不振荡，则节点56与节点28的电压差为比V2off高若干的值，得到均衡。

归纳一下，在从输出晶体管3的栅极电容11和12电流放电的期间，第2限幅电压为比V2off高若干的值。但是，将阻断控制晶体管44的规模设定得大，即使阻断控制晶体管44的栅极电压为其阈值V44th附近的电压，如果能对输出晶体管3的栅极电容11和12供给大电流，也能将从输出晶体管3的栅极电容11和12电流放电的期间的第2限幅电压，设定为与V2off实质上相等的值。

又，第2限幅电路37中，对节点28的输入电流与电压差检测晶体管53中流通的电流等效，此电流从节点28往二极管52的阳极流动。其电流值在进入限幅控制的t1b以后，从输出晶体管3的栅极电容11和12电流放电的期间，成为比I2off小若干的值。

接着，在图3的时序图中说明输出晶体管的导通转换动作。图3的时序图中，设图2中电感负载15往a方向流通驱动电流，而且输出晶体管4阻断。又，将第1限幅电路37的限幅电压表为V1clip，将第1限幅电路37的限幅动作时从二极管49的阴极往节点28流动的电流表为I1clip。将第2限幅电路38的限幅电压表为V2clip，将第2限幅电路38的限幅动作时从节点28往二极管49的阳极流动的电流表为I2clip。如上文所示，设V1clip与V2clip的值实质上相等，V10ff与V2off的值实质上相等。这相当于将I1clip和I2clip的值设定成与I1off和I2off实质上相等的值。

在初始期间t0，输入信号S1和S2为高电平，所以输出晶体管3的栅极电压为低电平，输出晶体管3阻断。驱动线圈15中流通的a方向的电流从接地通过二极管8流通，所以作为输出晶体管3的输出端子的源极端子(节点28)的电压为低电平。

在t1中，S1和S2切换到低电平，导通控制晶体管43导通，并且阻断控制晶体管44阻断，从而节点56的电压升高。然而，第1限幅电路37的上述动作使节点56与节点28的电压差(节点56的电压—节点28的电压)限幅于恒定电压V1clip。在t1～t2期间，对输出晶体管的栅极电容11和12充电，使输出晶体管3的栅极—源极间电压(栅极电压—源极电压)升高。

在t2中，输出晶体管3的栅极—源极电压增加，形成输出晶体管3能供给电感负载15中流通的全部电流的状态时，节点28的电压开始升高。将这时的输出晶体管3的栅极—源极间电压表为Vhold。节点28的电压升高时，将输出晶体管3的栅极—源极间电压用恒定电压Vhold平滑化。此栅极—源极间电压平滑化是MOS晶体管的一般特性。节点56的电压以对节点28的电压维持限幅电压V1clip的状态升高。

在t3中，节点28的电压完全升高到高电平后，节点28的电压保持高电平。t3以后，输出晶体管3的栅极—源极间电压又开始增加。t4中，输出晶体管3的栅极电压完全升高到节点56的电压时，输出晶体管3的栅极—源极间电压停止增加。

图18所示公知已有例的时序图中，节点28的电压升高时，对输出晶体管3的栅极电容充电的电流是由时间常数决定的值，所以其充电电流逐渐减小，存在节点28的电压的通过速率钝化的课题。

根据图3所示的本实施例，在节点28的电压升高的t2～t3期间，节点56和节点28的电压受到V1clip限幅，由恒定电压Vhold将输出晶体管3的栅极—源极间电压平滑化。因此，这时的电阻42的两端电压差(绝对值)为恒定值V1clip-Vhold。V1clip为正电压。即，将这时对输出晶体管3的栅极端子的充电电流固定为恒定值|(V1clip-Vhold)/R42|。判明用恒定电流对电容充电时的电压变动为线性。根据本实施例，在输出晶体管3的输出电压导通升高时，对栅极电容输入恒定电流，从而能实现线性高的通过速率。

接着，在图4的时序图中说明输出晶体管3的阻断转换动作。图4的时序图中，设图2中电感负载15往a方向流通驱动电流，而且输出晶体管4阻断。

在初始期间t0，输入信号S1和S2为低电平，所以输出晶体管3的栅极电压为高电平，输出晶体管3导通。节点28的电压为高电平。

在t1中，S1和S2切换到高电平，导通控制晶体管43阻断，并且阻断控制晶体管44导通，从而节点56的电压降低。然而，第2限幅电路38的上述动作使节点56与节点28的电压差(节点56的电压—节点28的电压)限幅于恒定电压V1clip。在t1～t2期间，从输出晶体管的栅极电容11和12放电，使输出晶体管3的栅极—源极间电压(栅极电压—源极电压)减小。

在t2中，输出晶体管3的栅极—源极电压减小到所述Vhold时，节点28的电压开始降低。节点28的电压降低时，将输出晶体管3的栅极—源极间电压用恒定电压Vhold平滑化。此栅极—源极间电压平滑化是MOS晶体管的一般特性。节点56的电压以对节点28的电压维持限幅电压V2clip的状态降低。

在t3中，在阻断控制晶体管44的漏极电压降低到低电平的时间点，解除限幅控制，节点56与节点28的电压差开始增加。

在t4中，输出晶体管3的栅极电压完全降低到节点28的电压后，节点28的电压保持低电平。t4以后，输出晶体管4的栅极—源极间电压又开始减小，在t5中，输出晶体管3的栅极电压完全降低到低电平时，输出晶体管3的栅极—源极间电压停止减小。

图19所示公知已有例的时序图中，节点28的电压降低时，从输出晶体管3的栅极电容放电的电流是由时间常数决定的值，所以其放电电流逐渐减小，存在节点28的电压的通过速率钝化的课题。

根据图4所示的本实施例，在节点28的电压降低的期间存在t2～t3和t3～t4。

在t2～t3期间，节点56与节点28的电压差受到V2clip限幅，由恒定电压Vhold将输出晶体管3的栅极—源极间电压平滑化。因此，这时的电阻42的两端电压差(绝对值)为恒定值—V2clip+Vhold。V2clip为负电压。即，将这期间的输出晶体管3的栅极端子的放电电流，固定为恒定值|(—V2clip+Vhold)/R42|。判明以恒定电流从电容放电时的电压变动为线性，在t2～t3期间能实现线性高的通过速率。

在t3～t4期间，在t3解除限幅控制，来自栅极端子的放电电流非恒定。因此，在t4前的期间偏离线性，但通过将限幅电压V2clip的绝对值设定为充分小的值，并将t3～t4期间设定得短，能实质上忽略此t3～t4期间通过速率的钝化。

作为第1限幅电路37和第2限幅电路38的另外的效果，可举出保护输出晶体管3的栅极—源极间的正向电压的耐压和反向电压的耐压。

输出晶体管3导通时，输出晶体管3的栅极端子在因从节点56进行电流充电而电压升高的特性方面，不升高到不小于节点56的电压。第1限幅电路37相对于节点28的电压，将节点56的电压限幅于正的恒定电压。这具有相对于输出晶体管3的源极电压(节点28的电压)，将输出晶体管3的栅极电压限幅于正的恒定值的效果。

同样，输出晶体管3阻断时，输出晶体管3的栅极端子在因对节点56进行电流放电而电压降低的特性方面，不降低到不大于节点56的电压。第2限幅电路38相对于节点28的电压将节点56的电压限幅于负的恒定电压。这具有相对于输出晶体管3的源极电压(节点28的电压)将输出晶体管3的栅极电压限幅于负的恒定值的效果。在设置第2限幅电路38的本实施方式1中，不需要图17的栅极—源极间的反向电压保护二极管21。

即，将第1限幅电路37的第1限幅电压设定在输出晶体管3的栅极—源极间正向电压的耐压以内。将第2限幅电路38的第2限幅电压设定在输出晶体管3的栅极—源极间反向电压的耐压以内。这样，就能进行输出晶体管的栅极—源极间耐压的保护。

本发明对公知已有例的图17的结构仅添加第1限幅电路37和第2限幅电路38以及电阻45、46即可，并且能用小规模电路构成第1限幅电路和第2限幅电路，如图2所示。又，在输出晶体管3导通动作和阻断动作时，能根据电阻42以及第1限幅电压和第2限幅电压设定对其栅极端子进行充电和放电的电流值，从而不必添加外部电流设定端子就能控制通过速率。

即，利用本实施例能实现容易实现得到希望的通过速率而且低价化和小型化还对各种规模的输出晶体管通用性高的开关控制装置。

实施方式2

图7输出本发明实施方式2的电路图。图7的结构在本实施方式1中添加电阻57。图7的结构中，第1限幅电路37的限幅电压设定电路包含二极管48、49和电阻57。第2限幅电路38的限幅电压设定电路包含二极管52和电阻57。将电阻57连接在二极管49和二极管52与节点28之间。此外的结构与图2所示的实施方式1相同，所以将其说明省略。

实施方式1的结构中，构成第1限幅电路37决定的第1限幅电压是正的恒定电压V1clip，限幅控制时从二极管49的阴极往节点28流通电流I1clip。与此相反，图7所示的实施方式2的结构对节点28添加电阻57，所以将相对于节点28的电压的节点56的第1限幅电压，设定为|V1clip+(I1clip*R57)|。

又，实施方式1的结构中，构成第2限幅电路38决定的第2限幅电压是负的恒定电压V2clip，限幅控制时从节点28往二极管52流通电流I2clip。与此相反，图7所示的实施方式2的结构对节点28添加电阻57，所以将相对于节点28的电压的节点56的第2限幅电压，设定为|V2clip—(I2clip*R57)|。

即，可利用第1限幅电路37和第2限幅电路38在其限幅动作时分别输入恒定电流，并通过连接电阻57设定其限幅电压。

这点在预充电电路33中意味着如下情况。用半导体集成电路构成电阻42和电阻57以外的元件，并将节点56和节点58当作外部端子开路，从而能在驱动各种规格的输出晶体管时具有通用性。例如根据外部电阻57的值设定第1限幅电压和第2限幅电压，使其符合输出晶体管的栅极—源极间电压的耐压值和栅极—源极间反向电压的耐压值。还可根据外部电阻42的值将通过速率设定为任意值。

实施方式3

图8示出本发明实施方式3的电路图。图8的结构对本实施方式1添加二极管59、60和电阻61、62。图8的结构中，第1限幅电路37的限幅电压设定电路包含二极管48、49、59和电阻61，并且连接到节点28。第2限幅电路38的限幅电压设定电路包含二极管52、60和电阻62，并且连接到节点28。

将二极管59的正向击穿电压表为V59d，并且二极管59的内部阻抗相对于电阻61足够小，能将其忽略时，可将实施方式3的相对于节点28的电压的节点56的第1限幅电压，设定为V1clip+V59d+(I1clip*R61)。

又，将二极管60的正向击穿电压表为V60d，并且二极管60的内部阻抗相对于电阻62足够小，能将其忽略时，可将相对于节点28的电压的节点56的第2限幅电压，设定为V2clip+V60d+(I2clip*R62)。

这点意味着如下情况。预充电电流33中，用半导体集成电路构成电阻42和电阻59以及二极管60和电阻61和电阻62以外的元件。而且，将节点56和节点58当作外部端子开路，从而能根据外部端子，独立设定第1限幅电压和第2限幅电压。此结构比实施方式2进一步提高耐压和通过速率的设定自由度，更富有通用性。

实施方式4

图9示出本发明实施方式4的框图。图9的结构从实施方式1省略第2限幅电路。

实施方式5

图10示出本发明实施方式5的框图。图10的结构从实施方式1省略第1限幅电路。

实施方式4和实施方式5中，在输出晶体管3的耐压和通过速率方面具有打算重点控制导通动作或阻断动作的哪一方的特性时有效。

实施方式6

图11示出本发明实施方式6的具体电路图。图11的结构从本实施方式1删除共用的电阻42，并且将导通控制用的电阻63和阻断控制用的电阻64，独立设置在输出晶体管3的栅极与导通控制电路34、阻断控制电路35之间。其它结构与图2所示实施方式1的相同，所以省略说明。

将第1限幅电压表为V1clip，第2限幅电压表为V2clip，输出晶体管3不能供给电感负载15中流通的全部电流的临界点的栅极—源极电压表为Vhold，则输出晶体管3的导通动作中节点28的电压升高时对栅极端子的充电电流值为恒定值|(V1clip-Vhold)/R63|。而且，输出晶体管3的阻断动作中节点28的电压降低时栅极端子的放电电流值为恒定值|(—V2clip+Vhold)/R63|。电阻63和64的值可独立改变，所以实施方式6的结构的输出电压通过速率设定自由度进一步提高。

实施方式7

图12示出本发明实施方式7的框图。图12中，构成输出晶体管67和68是P型MOS晶体管，输出晶体管30和66是N型MOS晶体管。31和32分别是第1和第2电源端子，69是驱动输出晶体管67和30用的预驱动电路，40是驱动的电感负载。将输出晶体管67的源极端子，连接到第1电源端子31，将输出晶体管30的源极端子，连接到第2电源端子32。预驱动电路69包含使晶体管67导通的导通控制电路72、使输出晶体管67阻断的阻断控制电路71、使输出晶体管30通断的通断控制电路36、相对于输出晶体管67的源极端子电压用任意电压将导通控制电路72的输出端子电压限幅的第1限幅电路73、以及设定输出晶体管67的导通和阻断的开关速度的电阻42。这样，本实施方式7的结构在驱动的各电感负载端设置输出晶体管和预驱动电路。

图13示出电流结构的具体例。图13中，4、6～10、13、15、20、24、27、36是与图2中记载的实施方式1相同的组成部分，所以标注相同的标号，省略说明。

69和70是控制输出晶体管78、4和79、6的开关的预驱动电路。设输出晶体管78、79是P型MOS晶体管。81是输出晶体管78的栅极—漏极寄生电容，80是输出晶体管78的栅极—源极寄生电容。此寄生电容在输出晶体管79中同样存在(未图示)。预驱动电路69和70的内部电路相同，所以下面说明预驱动电路69的内部电路。

阻断控制电路71为阻断控制晶体管82，将阻断控制晶体管的栅极端子连接到输入端子74。导通控制电路72包含导通控制晶体管83和电阻84，将电阻84的一端连接到导通控制晶体管83的栅极，另一端连接到输入端子75。在电源端子13与地之间串联阻断控制晶体管82和导通控制晶体管83。在作为阻断控制晶体管82的输出端子的漏极端子和作为导通控制晶体管83的输出端子的漏极端子的连接点(节点92)与输出晶体管78的栅极端子之间，连接设定通过速率用的电阻42。节点91是输出晶体管78的源极端子的节点，节点90表示作为输出晶体管78的输出端子的漏极端子的节点。

通过将输入信号S1施加到输入端子74使阻断控制晶体管82动作，通过将输入信号S2施加到输入端子75使导通控制晶体管83动作。预驱动电路70中，与预驱动电路69的输入端子74、75相当的是输入端子76、77，分别施加输入信号S4、S5。

第1限幅电路73包含：电压电流变换晶体管87和限幅电压设定二极管85、86、以及电流镜晶体管88、89。将电压电流变换晶体管87的栅极连接到节点92，将源极连接到二极管86的阴极，漏极连接到初级的电流镜晶体管88。将次级的电流镜晶体管89连接到导通控制晶体管83的栅极端子。上述结构的第1限幅电路73构成利用电压差检测电路(电压电流变换晶体管87和限幅电压设定二极管85、86)检测输出晶体管78的源极端子(节点91)电压与导通控制晶体管83的漏极端子(节点92)电压的电压差。然后，由反馈电路(电流镜晶体管88、89)将电压差检测电路的输出信号，反馈到导通控制晶体管83的栅极端子。

其结构详细而言，利用限幅电压设定二极管85、86设定第1限幅电压。电压电流变换晶体管87根据所述设定的第1限幅电压将输出晶体管78的源极端子电压与导通控制晶体管83的漏极端子电压的电压差变换成电流并输出。将所述变换得到的输出电流输入到初级侧电流镜晶体管88，并在次级侧电流镜晶体管89输出符合该镜像比的电流。将所述次级侧电流镜晶体管89输出的电流反馈并输入到导通控制晶体管83的栅极端子。

限幅电压设定二极管85、86是第1限幅电路73的第1限幅电压设定电路。根据希望的限幅电压值的不同，未必需要这些二极管。又，通过使用齐纳二极管或电阻或二极管与齐纳二极管和电阻的任意组合的电路，能自由改变第1限幅电压和第2限幅电压。

首先，在图14的时序图中说明第1限幅电路73的动作。图14示出初始期间t1中表为将S1和S2从低电平切换到高电平的情况下t1以后的第1限幅电路73的动作。又，S2的输出阻抗相对于电阻84的电阻值足够小，能忽略。再者，设电容负载15中往a方向流通电流。

初始期间t1中，导通控制晶体管83导通，所以节点92的电压降低，节点92与节点91的电压差(节点92的电压—节点91的电压)往减小的方向动作。设电压电流变换晶体管87的栅极—源极阈值电压(绝对值)为V87th，限幅电压设定二极管85、86的正向击穿电压为Vd，则节点92与节点91的电压差在不小于—|V87th+(2*Vd)|的条件下，电压电流变换晶体管87阻断。此状态下，电流镜晶体管88和89中不流通电流，所以导通控制晶体管83的栅极电压是电压与S2相同的高电平。此状态是通断控制晶体管83的导通电阻最小的状态。

在ta1中，节点92与节点91的电压差增加到—|V87th+(2*Vd)|时，电压电流变换晶体管87导通，开始流通电流。此电流输入到初级侧的电流镜晶体管88，吸入次级侧电流镜晶体管89，从而输出电流。次级侧的电流镜晶体管89输出的电流从S2通过电阻84流动，所以导通控制晶体管83的栅极电压减小。随着节点92与节点91的电压差减小，电压电流变换晶体管87中流通的电流增加，使导通控制晶体管83的栅极电压减小。这表示导通控制晶体管83的导通电阻增加，节点56的电压降低在t1a以后变成缓慢。

将导通控制晶体管83的栅极电压，降低到其阈值电压V83th时的节点92与节点91的电压差表为V1off。在t1b中，节点92与节点91的电压差降低到V1off附近，其后电压差的降低实质上停止。此t1b以后的动作是限幅控制。

作为t1b以后的动作，在从输出晶体管78的栅极电容80和81电流放电的期间，节点92与节点91的电压差为比V1off高若干的值，不完全降低到V1off。从输出晶体管78的栅极电容80和81完成放电后，节点92与节点91的电压差完全到达V1off。下面，示出t1b以后的具体动作。

在从输出晶体管78的栅极电容80和81进行电流放电的期间，其放电电流通过电阻42流到节点92，所以节点92的电压为低于输出晶体管78的栅极电压的值。此状态下，假设节点92与节点91的电压差降低到V1off，则导通控制晶体管83完全阻断，切断对节点92供给电流的手段。因此，切断从通过电阻42流到节点92的放电电流。切断电阻42中流通的电流时，节点92的电压往朝向输出晶体管78的栅极电压升高的方向变化。节点92的电压升高时，节点92与节点91的电压差升高，从而节点92与节点91的电压差变成高于V1off的值，导通控制晶体管83再次导通。

导通控制晶体管83再次导通时，对节点92供给电流，放电电流通过电阻42流到节点92，所以节点92的电压再次往降低的方向变化。

上述控制在t1b以后，如果节点92与节点91的电压差往V1off降低，则控制成使节点92与节点91的电压差升高。如果节点92与节点91的电压差升高，则形成负反馈控制，控制成使节点92与节点91的电压差降低。这时，适当选择增益和相位，使反馈环***不振荡，则节点92与节点91的电压差为比V1off高若干的值，得到均衡。

从输出晶体管78的栅极电容80和81完成放电后，即形成节点92的电压与输出晶体管78的栅极电压完全相等的电压时，节点92与节点91的电压差到达V1off。此状态表示切断对节点92供给电流的手段，节点92与节点81的电压差不拉开到不小于V1off。即，可用负的恒定电压V1off，将相对于输出晶体管78的源极(节点91)的电压的导通控制晶体管83的漏极(节点92)的电压限幅。

归纳一下，在从输出晶体管78的栅极电容80和81进行电流放电的期间，第1限幅电压为比V1off高若干的值。从输出晶体管78的栅极电容80和81完成放电后，第1限幅电压到达V1off。但是，将导通控制晶体管83的规模设定得大，即使导通控制晶体管83的栅极电压为其阈值V83th附近的电压，如果能对输出晶体管78的栅极电容80和81供给大电流，也能将从输出晶体管78的栅极电容80和81进行电流充电的期间的第1限幅电压，设定为与V1off实质上相等的值。

接着，用图15的流程图说明输出晶体管78的导通转换动作。图13所示的实施方式7中，其结构仅设置限幅电压1，所以仅说明输出晶体管78的导通动作。图15的时序图中，设图13中电感负载15在a方向流通驱动电流，而且输出晶体管4阻断。又，将第1限幅电路73的限幅电压表为V1clip。如上文所示，将V1clip的值设定成与V1off的值实质上相等。

在初始期间t0，输入信号S1和S2为低电平，所以输出晶体管3的栅极电压为高电平，输出晶体管78阻断。节点90的电压为低电平。

在t1中，S1和S2切换到高电平，导通控制晶体管83导通，并且阻断控制晶体管82阻断，从而节点92的电压降低。然而，第1限幅电路的上述动作使节点92与节点91的电压差(节点92的电压—节点91的电压)限幅于恒定电压V1clip。节点92的电压在对节点91的电压(VCC)维持限幅电压V1clip的状态下之后，进行保持。在t1～t2期间，从输出晶体管78的栅极电容80和81放电，使输出晶体管78的栅极—源极间电压(源极电压—栅极电压)增加。

在t2中，输出晶体管78的栅极—源极电压增加，形成输出晶体管78能供给电感负载15中流通的全部电流的状态时，节点90的电压开始升高。将这时的输出晶体管78的栅极—源极间电压表为Vhold。节点90的电压升高时，将输出晶体管78的栅极—源极间电压用恒定电压Vhold平滑化。此栅极—源极间电压平滑化是MOS晶体管的一般特性。

在t3中，节点90的电压完全升高到高电平后，节点90的电压保持高电平。t3以后，输出晶体管78的栅极—源极间电压又开始增加。t4中，输出晶体管78的栅极电压降低到节点92的电压时，输出晶体管78的栅极—源极间电压停止增加。

根据图13所示的本实施例，在节点90的电压升高的t2～t3期间，电阻42的两端电压差(绝对值)为恒定值—V1clip-Vhold。V1clip为负电压。即，将这时输出晶体管78的栅极端子的充电电流固定为恒定值|(—V1clip-Vhold)/R42|。判明用恒定电流对电容充电时的电压变动为线性。根据本实施例，在输出晶体管78导通动作中节点90的电压升高时，对栅极电容输入恒定电流，从而能实现线性高的通过速率。

作为第1限幅电路73的另外的效果，可举出保护输出晶体管78的栅极—源极间的正向电压的耐压。

输出晶体管78导通时，输出晶体管78的栅极端子在因从节点92进行电流放电而电压节点的特性方面，不降低到不大于节点92的电压。第1限幅电路78相对于节点91的电压将节点92的电压限幅于负的恒定电压，所以这具有相对于输出晶体管78的源极电压(节点91的电压)将输出晶体管78的栅极电压限幅于负的恒定值的效果。

即，将第1限幅电路73的第1限幅电压设定在输出晶体管78的栅极—源极间正向电压的耐压以内，则能进行输出晶体管78的栅极—源极间耐压的保护。

根据上述实施方式7，即使高端侧输出晶体管为P型MOS晶体管，也与N型MOS晶体管相同，意味着能作通过速率控制并保护栅极—源极间电压的耐压。

实施方式8

图16示出本发明实施方式8的具体电路。图16是具有本发明的开关控制装置的电动机驱动装置108的概略图。

图16中，电动机101的三相电感负载97、98、99将其一端连接电感负载的中性点102，另一端分别连接作为输出晶体管3、4和93、94的连接点的节点28、106和107。输出晶体管3、4、5、6、93、94是N型MOS晶体管，输出晶体管3、5、93的漏极端子连接第1电源端子13，输出晶体管4、6、94的源极端子接地。输出晶体管3的源极和漏极上连接二极管7的阳极和阴极。同样，输出晶体管4、5、6、93、94上连接二极管8、9、10、95、96。11是输出晶体管3的栅极—漏极寄生电容，12是输出晶体管3的栅极—源极寄生电容。此寄生电容在输出晶体管4、5、6、93、94中也同样存在(未图示)。

为了驱动输出晶体管3、4和93、94的栅极端子，分别设置预驱动电路33、34和100。预驱动电路33具有驱动导通控制电路的输入端子22、驱动阻断控制电路的输入端子23和驱动通断控制电路的输入端子24这些输入端子，并分别输入信号S1、S2和S3。预驱动电路41中，与预驱动电路33的输入端子22、23、24相当的是输入端子25、26、27。分别施加输入信号S4、S5、S6。预驱动电路100中，相当的是103、104、105，并分别施加输入信号S7、S8、S9。

预驱动电路33、41、100具有与图2所示实施方式1相同的结构，所以省略说明。图2的实施方式1所示的开关控制装置示出驱动H形桥路结构的电感负载的开关控制装置，但即便是本实施例那样具有多相的电感负载的电动机101也能得到相同的特性。

根据此结构，本实施方式8所示的电动机驱动装置108，在按PWM方式驱动输出晶体管以控制电动机101的转速时，能容易实现将其开关动作时的节点28的电压、节点106的电压和节点107的电压的通过速率设定为适当的值。根据上文所述，电动机驱动装置108中防止急剧电压变动造成的元件的误动和破坏，并通过减小电动机驱动装置108输出的噪声防止干扰其它电设备。还具有通过减少延迟造成的动作差错使电动机的PWM控制性提高并且减小发热的效果。

电动机101根据其用途，例如根据电动机101所受负载的大小或其转速，需要在电感负载97、98、99中流通的电流值多种多样，所以选择使用各种规格的输出晶体管。根据本发明，即使各种规格的输出晶体管中，也能在通过速率和耐压这两方面高通用性地应对。换句话说，表示具有本发明的开关控制装置的电动机驱动装置108能适应各种用途。

又，由于省元件和省端子，实现电动机驱动装置108的小型化和低价化。

应用产品例

本发明的开关控制装置，能全面用于打印机、复印机、切书机装置等具有电动机的办公设备。此外，能全面用于洗衣机、空调机、电冰箱、吸尘器等具有电动机的家电产品。此外，还能全面用于电动汽车、电动双轮车、电助动自行车、列车、飞机等具有作为动力源的电动机的移动体。

工业上的实用性

能用于通过由PWM控制驱动的开关电路控制对负载通电的控制电路等。

Claims (9)

1、一种开关控制装置，其特征在于，具有：

串联在第1电源与第2电源之间以逐次对单相或多相电感负载通电的第1MOS晶体管和第2MOS晶体管；

使所述第1MOS晶体管导通的导通控制电路；

连接在所述导通控制电路的输出端子与所述第1MOS晶体管的栅极端子之间的电阻；以及

相对于所述第1MOS晶体管的源极端子电压，将所述导通控制电路的输出端子电压限幅的第1限幅电路，

所述第1MOS晶体管导通动作中，输入到所述第1MOS晶体管的栅极端子的电流取决于

所述第1限幅电路决定的第1限幅电压；

所述第1MOS晶体管的栅极端子与源极端子之间的电压；以及

连接在所述导通控制电路的输出端子与所述第1MOS晶体管的栅极端子之间的电阻。

2、如权利要求1中所述的开关控制装置，其特征在于，

所述导通控制电路包含：

导通控制晶体管；以及

连接所述导通控制晶体管的控制端子的电阻，

所述第1限幅电路包含：

检测所述第1MOS晶体管的源极端子电压与所述导通控制电路的输出端子电压的电压差的第1电压差检测电路；以及

将所述第1电压差检测电路输出的信号，反馈到所述导通控制晶体管的控制端子的第1反馈电路。

3、如权利要求2中所述的开关控制装置，其特征在于，

所述第1电压差检测电路具有：

在所述第1MOS晶体管的源极端子上连接输入端子，并且包含至少大于等于1个的二极管或齐纳二极管或电阻的第1限幅电压设定电路；以及

将所述导通控制电路的输出端子电压与所述第1限幅电压设定电路的输出端子电压的电压差，变换成电流并输出的第1电压电流变换电路，

将所述第1电压电流变换电路的输出电流作为第1电压差检测电路的输出信号，输入到所述第1反馈电路。

4、如权利要求3中所述的开关控制装置，其特征在于，

所述第1反馈电路，是将其值符合所述第1电压差检测电路输出的电流值的电流输入到所述导通控制晶体管的控制端子的电流镜电路。

5、一种开关控制装置，其特征在于，具有：

串联在第1电源与第2电源之间以逐次对单相或多相电感负载通电的第1MOS晶体管和第2MOS晶体管；

使所述第1MOS晶体管阻断的阻断控制电路；

连接在所述阻断控制电路的输出端子与所述第1MOS晶体管的栅极端子之间的电阻；以及

相对于所述第1MOS晶体管的源极端子电压，将所述导通控制电路的输出端子电压限幅的第2限幅电路，

所述第1MOS晶体管阻断动作中，输入到所述第1MOS晶体管的栅极端子的电流取决于

所述第2限幅电路决定的第2限幅电压；

所述第1MOS晶体管的栅极端子与源极端子之间的电压；以及

连接在所述阻断控制电路的输出端子与所述第1MOS晶体管的栅极端子之间的电阻。

6、如权利要求5中所述的开关控制装置，其特征在于，

所述阻断控制电路包含：

阻断控制晶体管；以及

连接所述阻断控制晶体管的控制端子的电阻，

所述第2限幅电路包含：

检测所述第1MOS晶体管的源极端子电压与所述阻断控制电路的输出端子电压的电压差的第2电压差检测电路；以及

将所述第2电压差检测电路输出的信号，反馈到所述阻断控制晶体管的控制端子的第2反馈电路。

7、如权利要求6中所述的开关控制装置，其特征在于，

所述第2电压差检测电路具有：

在所述第1MOS晶体管的源极端子上连接输入端子，并且包含至少大于等于1个的二极管或齐纳二极管或电阻的第2限幅电压设定电路；以及

将所述阻断控制电路的输出端子电压与所述第2限幅电压设定电路的输出端子电压的电压差，变换成电流并输出的第2电压电流变换电路，

将所述第2电压电流变换电路的输出电流作为第2电压差检测电路的输出信号，输入到所述第2反馈电路。

8、如权利要求7中所述的开关控制装置，其特征在于，

所述第2反馈电路，是将其值符合所述第2电压差检测电路输出的电流值的电流输入到所述阻断控制晶体管的控制端子的电流镜电路。

9、一种电动机驱动装置，其特征在于，包含：

具有单相或多相电感负载的电动机；

串联在第1电源与第2电源之间，并在其串联连接点连接所述电感负载的一端的第1MOS晶体管和第2MOS晶体管；以及

对所述第1MOS晶体管和所述第2MOS晶体管进行开关控制用的开关控制装置，

根据所述电感负载的相数，设置多个所述第1和第2MOS晶体管，

分别对应于多个所述第1和第2MOS晶体管，设置多个所述开关控制装置，并且

所述开关控制装置具有权利要求1至8中任一项所述的开关控制装置的结构。

Images