CN101373629A - 时钟信号发生器、包含其的半导体存储装置及其操作方法 - Google Patents

时钟信号发生器、包含其的半导体存储装置及其操作方法 Download PDF

Info

Publication number
CN101373629A
CN101373629A CNA2008101686713A CN200810168671A CN101373629A CN 101373629 A CN101373629 A CN 101373629A CN A2008101686713 A CNA2008101686713 A CN A2008101686713A CN 200810168671 A CN200810168671 A CN 200810168671A CN 101373629 A CN101373629 A CN 101373629A
Authority
CN
China
Prior art keywords
clock signal
signal
pulse
umber
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101686713A
Other languages
English (en)
Other versions
CN101373629B (zh
Inventor
朴成根
崔哲准
成赫晙
姜秉润
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101373629A publication Critical patent/CN101373629A/zh
Application granted granted Critical
Publication of CN101373629B publication Critical patent/CN101373629B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/08—Speed or phase control by synchronisation signals the synchronisation signals recurring cyclically
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Information Transfer Systems (AREA)
  • Dram (AREA)

Abstract

本发明涉及一种时钟信号发生器、包含其的半导体存储装置及其操作方法。一种时钟信号发生器，可包括时斜信号发生单元，其被配置为生成时钟信号；时钟信号控制单元，配置为在参考时间内计数所述时钟信号的脉冲数，并将所述脉冲数与参考值进行比较以提供比较结果，而且根据所述比较结果生成控制信号；其中所述时钟信号发生单元根据所述控制信号增加或减少所述时钟信号的所述脉冲数。

Description

时钟信号发生器、包含其的半导体存储装置及其操作方法
技术领域
本发明涉及半导体存储装置，尤其是包含生成稳定时钟信号的时钟信号发生器的半导体存储装置及其方法。
背景技术
通常，主机可生成在与智能卡进行数据通信时所使用的稳定的时钟信号，并且可生成不同的USB通信模块中的稳定的时钟信号。然而，如果智能卡在与主机进行数据通信时生成自身的时钟信号，此时钟信号可能是不稳定的。例如，由于环境情况(如智能卡的温度和电压)，即使智能卡锁定时钟信号，此时钟信号也可能是不稳定的。
发明内容
根据本发明的实施例可提供生成稳定时钟信号的时钟信号发生器，包含此时钟信号发生器的半导体存储装置及其操作方法。按照这些实施例，时钟信号发生器可包括时钟信号产生单元，其配置为产生时钟信号。时钟信号控制单元配置为在参考时间内计数时钟信号的脉冲数，并将此脉冲数与参考值进行比较以提供比较结果，并根据比较结果产生控制信号，其中基于控制信号，时钟信号产生单元增加或减少时钟信号的脉冲数。
附图说明
参考下面的附图，根据详细的示例性实施例的描述，本发明的上述和其他特征及优势将变得更加显而易见。
图1示是根据本发明一些实施例的半导体存储装置的方框图；
图2示出了图1所示半导体存储装置从主机接收的传送帧；
图3示出了根据本发明的一些实施例生成时钟信号的方法流程图；和
图4示出了根据本发明的一些实施例的发送和接收数据的方法流程图。
具体实施方式
以下参考附图中表示的本发明实施例，对本发明进行更完整描述。然而，本发明可以以不同形式体现，而不应解释为限制在此处列举的实施例的范围内。确切地说，提供这些实施例以使该发明的公开全面完整，而且对本领域技术人员来说，这将完全传达了本发明的范围。附图中，为表达清楚，夸大了层和区域的尺寸及相关尺寸。全文中相似数字指代相似元件。
应当理解的是，当提到元件为“连接”或“耦合”到另一元件时，此元件为直接连接或耦合到另一元件或当前的介入元件。相反，当提到元件为“直接连接”或“直接耦合”到另一元件时，当前没有介入元件。此处使用的术语“和/或”包括一个或多个相关列出项目的任何以及所有组合，也可简写为“/”。
应当理解的是，尽管此处使用的术语第一、第二等描述各种元件，这些元件不应限制于使用的这些术语。这些术语仅用于区分一个元件与另一个元件。例如，第一信号可被称为第二信号，而且，相似地，第二信号也可被称为第一信号，并不脱离此公开的教导。
此处使用的术语仅用于描述详细的实施例，并不意味着限制本发明。如除非本文清楚地表明其他意思，此处使用的单数形式“一”也可同时包括复数形式。更应理解的是，当说明中使用术语“包含”和/或“包含着”，或“包括”和/或“包括着”，表示叙述的特征、区域、整数、步骤、操作、元件和/或组成的存在，但不排除一个或多个其他特征、区域、整数、步骤、操作、元件、组成和/或其组合的存在。
除非另外定义，此处使用的所有术语(包括技术和科技术语)，与本发明所属领域的普通技术人员通常理解的意义相同。更应理解地是，那些通常使用词典定义的术语，应解释为含义与相关领域和/或当前申请中上下文的含义一致，而不应解释为理想化或过度正式化，除非此处特别定义。
图1示出了根据本发明一些实施例的半导体存储装置14的结构图。图2示出了传送帧的结构，其中图1所示半导体存储装置14从主机13接收数据。参考图1和图2，半导体存储装置14可包括中央处理器(CPU)16和时钟信号发生器18。CPU16和时钟信号发生器18可在单个芯片上实现。半导体存储装置14可以至少是智能卡和S-用户识别模块卡(S-SIM)之一或可以是致密闪存(CF)卡、记忆棒、双记忆棒、多媒体卡(MMC)、微型多媒体卡、安全数字(SD)卡、迷你SD卡、微SD(或TransFlash)卡或XD图形卡。也可使用其他组成-要素卡(form-factor card)。
根据时钟信号发生器18(有时被称为时钟信号发生器电路)生成的时钟信号CLK，CPU 16通过通用串行总线(USB)12向主机13发送数据和从主机13接收数据。USB 12可由四线电缆实现，并在主机13和CPU16之间传输信号或帧(图2)和电源。例如，USB 12可通过两条电源供应线(未示出)将电源从主机13发送到半导体存储装置14，而且可通过两条信号线(未示出)，在主机13和CPU 16之间传输信号(或帧)。主机13可以是个人计算机(PC)、摄像机、电视机、MP3播放器、游戏机、电子仪器、移动终端、个人数字助理(PDA)、话音记录器、或者笔记本计算机。
时钟信号发生器18生成时钟信号CLK，在参考时间内计数时钟信号CLK的脉冲数，将计数结果与参考值25进行比较，然后根据比较结果增加或减少时钟信号CLK的脉冲数。根据本发明的一些实施例，根据比较结果，增加或减少在参考时间内生成的时钟信号CLK的脉冲数。
根据主机13周期性地生成的信号而决定参考时间。例如，参考时间可以是接收从主机13通过USB12发送的第一个帧开始(SOF)信号31，到接收在第一个SOF信号31发送之后发送的第二个SOF信号35这一段时间，但本发明并不仅限于此。通常，当使用USB 12时，结构30中的数据依时间划分为帧。指示每一帧开始的SOF信号以1毫秒间隔产生。因此，时钟信号发生器18可根据SOF信号31和35检测参考时间，并在被检测到的参考时间内计数时钟信号CLK的脉冲数。
时钟信号发生器18可包括时钟信号控制单元20和时钟信号发生单元28。时钟信号控制单元20在参考时间内计数时钟信号CLK的脉冲数，将计数结果CNT与参考值25进行比较，而且基于比较结果CR生成控制信号C-信号。
时钟信号控制单元20可包括计数器22，比较器24和控制器26。计数器22在参考时间内计数时钟信号CLK的脉冲数。例如，计数器22响应于从CPU 16接收的第一个SOF信号31而开始计数时钟信号CLK的脉冲数，然后响应于第一个SOF信号31之后接收的第二个SOF信号35而复位，从而，输出计数计数结果CNT。比较器24将从计数器22接收的计数结果CNT与参考值25进行比较，并且输出比较结果CR。根据比较结果CR，控制器26输出增加或减少时钟信号CLK的脉冲数的控制信号C-信号。
参考值25表示数据通过USB 12在主机13和CPU 16之间传送时涉及到的时钟信号的脉冲数，并且参考值25通过用户输入以及通过用户接口(未示出)存储在比较器24所包含的存储器(未示出)中，或者通过CPU 16从主机13接收并存储在比较器24的存储器(未示出)中。例如，当参考值25是48,000时，比较器24将计数结果CNT与值48,000进行比较。
当计数结果CNT是48,000时，控制器26可输出控制信号C-信号，用于保持时钟信号发生单元28的时钟信号CLK的脉冲数。当计数结果CNT小于48,000时，控制器26可输出控制信号C-信号，用于增加时钟信号发生单元28的时钟信号CLK的脉冲数。当计数结果CNT大于48,000时，控制器26可输出控制信号C-信号，用于减少时钟信号发生单元28的时钟信号CLK的脉冲数。
时钟信号发生单元28生成时钟信号CLK，而且响应于控制器26输出的控制信号C-信号而增加或减少时钟信号CLK的脉冲数。时钟信号发生单元28可通过阻容(RC)振荡器或环形振荡器实现，但本发明并不仅限于此。
当环境因素(如传统的半导体存储装置的内部温度和电压)改变时，传统的半导体存储装置生成的时钟信号也可能是不稳定的，即使其被锁定也如此。相反地，根据当前发明的实施例的半导体存储装置14包括时钟信号发生器18，即使环境因素(如温度和电压)在时钟信号CLK被锁定后改变，也可生成稳定时钟信号CLK，由此允许与主机13进行有效的数据通信。
图3示出了根据本发明的一些实施例的生成时钟信号的方法的流程图。参考图1和图3，在操作S10中，时钟信号发生单元28生成时钟信号CLK。在操作S12中，在参考时间内，时钟信号控制单元20计数时钟信号CLK的脉冲数，将计数结果CNT与参考值25进行比较，并且根据比较结果CR生成控制信号C-信号。在操作S14中，根据控制信号C-信号，时钟信号发生单元28增加或减少时钟信号CLK的脉冲数。
图4示出了根据本发明的一些实施例的发送和接收数据的方法的流程图。参考图1和图4，在操作S20中，时钟信号发生单元28生成时钟信号CLK。在操作S22中，根据时钟信号CLK，CPU 16通过USB12发送数据到主机13，并从主机13接收数据。在操作S24中，在参考时间内，时钟信号控制单元20计数时钟信号CLK的脉冲数，将计数结果CNT与参考值25进行比较，并且根据比较结果CR生成控制信号C-信号。在操作S26中，时钟信号发生单元28根据控制信号C-信号增加或减少时钟信号CLK的脉冲数。
如上所述，根据本发明的一些实施例，不管环境因素(如温度和电压)如何，时钟信号发生器都可生成稳定的时钟信号。而且，根据本发明的一些实施例，包含所述时钟信号发生器的半导体存储装置可生成稳定的时钟信号，从而，利用稳定时钟信号可执行与主机的有效的数据通信。
虽然已经参考本发明的各特定实施例，对本发明进行了具体的展示和描述，但是本领域技术人员认识到其中可进行各种形式和细节的变化，并不偏离所述权利要求定义的本发明的精神和范围。
对相关申请的交叉引用
本申请要求2007年8月14日向韩国知识产权局提交的，申请号为10-2007-0081506的韩国专利申请的权益，其全部公开内容通过引用合并于此。

Claims (17)

1.一种时钟信号发生器，包括:
时钟信号发生单元，配置为生成时钟信号；和
时钟信号控制单元，配置为在参考时间内计数时钟信号的脉冲数，将所述脉冲数与参考值进行比较以提供比较结果，并且根据所述比较结果生成控制信号，
其中所述时钟信号发生单元根据所述控制信号增加或减少所述时钟信号的所述脉冲数。
2.如权利要求1所述的时钟信号发生器，其中所述参考时间是根据主机周期性产生的信号进行检测的。
3.如权利要求1所述的时钟信号发生器，其中所述参考时间是从通过通用串行总线接收从主机发送的第一个帧开始信号，到接收在所述第一个帧开始信号之后所述主机发送的第二个帧开始信号的这一段时间。
4.如权利要求1所述的时钟信号发生器，其中所述时钟信号控制单元包括:
计数器，配置为在所述参考时间内计数所述时钟信号的所述脉冲数；
比较器，配置为将从所述计数器中输出的所述脉冲数与所述参考值进行比较，并且输出所述比较结果；和
控制器，配置为根据所述比较结果生成所述控制信号，用于增加或减少由所述时钟信号发生单元生成的所述时钟信号的所述脉冲数。
5.一种用于生成时钟信号的方法，包括:
生成时钟信号；和
在参考时间内计数所述时钟信号的脉冲数；
将所述脉冲数与参考值进行比较以提供比较结果；和
根据所述比较结果生成控制信号，其中根据所述控制信号，增加或减少所述时钟信号的所述脉冲数。
6.如权利要求5所述的方法，其中所述参考时间是根据主机周期性产生的信号进行检测的。
7.如权利要求5所述的方法，其中所述参考时间是从通过通用串行总线接收从主机发送的第一个帧开始信号，到接收在所述第一个帧开始信号之后从所述主机发送的第二个帧开始信号的这一段时间。
8.一种半导体存储装置，包括:
时钟信号发生器，配置为生成时钟信号；和
中央处理器单元，配置为根据所述时钟信号通过通用串行总线发送数据到主机和从主机接收数据，
其中所述时钟信号发生器在参考时间内计数所述时钟信号的所述脉冲数，将计数结果与参考值进行比较，而且根据比较结果增加或减少所述时钟信号的所述脉冲数。
9.如权利要求8所述的半导体存储装置，其中所述参考时间是由根据所述主机生成的表明帧开始的帧开始信号检测的。
10.如权利要求8所述的半导体存储装置，其中所述参考时间是从接收通过通用串行总线从主机发送的第一个帧开始信号，到接收在所述第一个帧开始信号之后所 述主机发送的第二个帧开始信号的这一段时间。
11.如权利要求8所述的半导体存储装置，其中所述时钟信号发生器包括:
时钟信号发生单元，配置为生成所述时钟信号；和
时钟信号控制单元，配置为在所述参考时间内计数所述时钟信号的所述脉冲数，将所述计数结果与所述参考值进行比较，并且根据所述比较结果生成控制信号，
其中所述时钟信号发生单元根据所述控制信号增加或减少所述时钟信号的所述脉冲数。
12.如权利要求11所述的半导体存储装置，其中所述时钟信号控制单元包括:
计数器，配置为在所述参考时间内计数所述时钟信号的所述脉冲数；
比较器，配置为将从所述计数器中输出的所述计数结果与所述参考值进行比较，并且输出所述比较结果；和
控制器，配置为根据所述比较结果生成所述控制信号，用于增加或减少所述时钟信号的所述脉冲数。
13.如权利要求8所述的半导体存储装置，其中所述半导体存储装置是智能卡和S-用户识别模块(SIM)卡之中的至少一种。
14.一种发送和接收数据的方法，包括:
生成时钟信号；和
根据所述时钟信号，通过通用串行总线发送数据到主机和从主机接收数据，
其中根据在参考时间内计数的所述时钟信号的脉冲数与参考值的比较结果，增加或减少所述时钟信号的所述脉冲数。
15.如权利要求14所述的方法，其中所述参考时间是根据主机周期性产生的信号进行检测的。
16.如权利要求14所述的方法，其中所述参考时间是从通过通用串行总线接收从主机发送的第一个帧开始信号，到接收在所述第一个帧开始信号之后从所述主机发送的第二个帧开始信号的这一段时间。
17.一种记录介质，用于记录执行如权利要求14所述方法的计数机程序。
CN200810168671.3A 2007-08-14 2008-08-14 时钟信号发生器、包含其的半导体存储装置及其操作方法 Active CN101373629B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR81506/07 2007-08-14
KR1020070081506A KR101400695B1 (ko) 2007-08-14 2007-08-14 안정된 클럭 신호를 생성할 수 있는 클럭 신호 발생기,상기 클럭 신호 발생기를 구비하는 반도체 메모리 장치 및그 방법

Publications (2)

Publication Number Publication Date
CN101373629A true CN101373629A (zh) 2009-02-25
CN101373629B CN101373629B (zh) 2014-04-09

Family

ID=40149574

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810168671.3A Active CN101373629B (zh) 2007-08-14 2008-08-14 时钟信号发生器、包含其的半导体存储装置及其操作方法

Country Status (5)

Country Link
US (1) US8145935B2 (zh)
EP (1) EP2028660B1 (zh)
JP (1) JP2009048638A (zh)
KR (1) KR101400695B1 (zh)
CN (1) CN101373629B (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102109898A (zh) * 2009-12-29 2011-06-29 安国国际科技股份有限公司 降低功率消耗的通用序列汇流排装置
CN102195646A (zh) * 2010-03-18 2011-09-21 上海华虹Nec电子有限公司 时钟振荡器自动校准方法及电路
CN102411551A (zh) * 2010-10-27 2012-04-11 松翰科技股份有限公司 用于通用序列总线装置的锁频方法及通用序列总线锁频装置
CN104282326A (zh) * 2013-07-11 2015-01-14 爱思开海力士有限公司 半导体器件及其操作方法
CN104679098A (zh) * 2013-11-29 2015-06-03 上海华虹集成电路有限责任公司 微控制器时钟频率自动校准电路
CN104915305A (zh) * 2014-03-11 2015-09-16 泰凌微电子（上海）有限公司 一种usb设备的芯片及其频率校准方法
CN106130547A (zh) * 2016-06-20 2016-11-16 大唐微电子技术有限公司 一种时钟频率校准方法和装置
CN106325360A (zh) * 2015-06-26 2017-01-11 盛微先进科技股份有限公司 动态时钟调整的装置和方法
CN108962323A (zh) * 2017-05-25 2018-12-07 中芯国际集成电路制造(上海)有限公司 时序控制电路
CN111399588A (zh) * 2020-03-18 2020-07-10 深圳市紫光同创电子有限公司 时钟信号产生电路、驱动方法及电子设备
CN116631469A (zh) * 2023-07-19 2023-08-22 长鑫存储技术有限公司 时钟信号生成电路、方法及存储器
TWI841123B (zh) 2022-12-16 2024-05-01 新唐科技股份有限公司 微控制電路及控制方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6974252B2 (en) * 2003-03-11 2005-12-13 Intel Corporation Failsafe mechanism for preventing an integrated circuit from overheating
TW201120627A (en) * 2009-12-09 2011-06-16 Alcor Micro Corp Universal serial bus set for lowering power consumption
DE102010000962A1 (de) * 2010-01-18 2011-07-21 Robert Bosch GmbH, 70469 Verfahren und Vorrichtung zur Überwachung eines Frequenzsignals
CN111819787B (zh) * 2020-01-03 2023-12-15 深圳市汇顶科技股份有限公司 晶体校准的方法、芯片和蓝牙耳机
TW202311891A (zh) * 2021-09-09 2023-03-16 韓商愛思開海力士有限公司 時脈產生裝置、控制器以及儲存裝置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04175914A (ja) * 1990-11-08 1992-06-23 Mitsubishi Electric Corp パルス発生装置
US5657361A (en) * 1994-09-06 1997-08-12 Fujitsu Limited Variant frequency detector circuit
JP2852271B2 (ja) * 1996-10-21 1999-01-27 日本電気アイシーマイコンシステム株式会社 マイクロコンピュータ
DE10041772C2 (de) 2000-08-25 2002-07-11 Infineon Technologies Ag Taktgenerator, insbesondere für USB-Geräte
KR20020057697A (ko) 2001-01-05 2002-07-12 윤종용 범용 직렬 버스용 클록 복원 회로
EP1324619B1 (en) * 2001-10-30 2006-05-17 STMicroelectronics Pvt. Ltd All-digital clock recovery using a fractional divider
US7120813B2 (en) 2003-01-28 2006-10-10 Robert Antoine Leydier Method and apparatus for clock synthesis using universal serial bus downstream received signals
JP4812066B2 (ja) * 2003-10-09 2011-11-09 ルネサスエレクトロニクス株式会社 半導体集積回路
JP4583043B2 (ja) * 2004-02-13 2010-11-17 凸版印刷株式会社 半導体メモリ
KR100990484B1 (ko) 2004-03-29 2010-10-29 삼성전자주식회사 직렬 버스 통신을 위한 송신 클럭 신호 발생기
DE102005019041B4 (de) * 2005-04-23 2009-04-16 Qimonda Ag Halbleiterspeicher und Verfahren zur Anpassung der Phasenbeziehung zwischen einem Taktsignal und Strobe-Signal bei der Übernahme von zu übertragenden Schreibdaten

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102109898A (zh) * 2009-12-29 2011-06-29 安国国际科技股份有限公司 降低功率消耗的通用序列汇流排装置
CN102195646A (zh) * 2010-03-18 2011-09-21 上海华虹Nec电子有限公司 时钟振荡器自动校准方法及电路
CN102411551A (zh) * 2010-10-27 2012-04-11 松翰科技股份有限公司 用于通用序列总线装置的锁频方法及通用序列总线锁频装置
CN104282326B (zh) * 2013-07-11 2018-09-28 爱思开海力士有限公司 半导体器件及其操作方法
CN104282326A (zh) * 2013-07-11 2015-01-14 爱思开海力士有限公司 半导体器件及其操作方法
CN104679098A (zh) * 2013-11-29 2015-06-03 上海华虹集成电路有限责任公司 微控制器时钟频率自动校准电路
CN104915305A (zh) * 2014-03-11 2015-09-16 泰凌微电子（上海）有限公司 一种usb设备的芯片及其频率校准方法
CN106325360A (zh) * 2015-06-26 2017-01-11 盛微先进科技股份有限公司 动态时钟调整的装置和方法
CN106130547A (zh) * 2016-06-20 2016-11-16 大唐微电子技术有限公司 一种时钟频率校准方法和装置
CN108962323A (zh) * 2017-05-25 2018-12-07 中芯国际集成电路制造(上海)有限公司 时序控制电路
CN111399588A (zh) * 2020-03-18 2020-07-10 深圳市紫光同创电子有限公司 时钟信号产生电路、驱动方法及电子设备
CN111399588B (zh) * 2020-03-18 2021-09-21 深圳市紫光同创电子有限公司 时钟信号产生电路、驱动方法及电子设备
TWI841123B (zh) 2022-12-16 2024-05-01 新唐科技股份有限公司 微控制電路及控制方法
CN116631469A (zh) * 2023-07-19 2023-08-22 长鑫存储技术有限公司 时钟信号生成电路、方法及存储器
CN116631469B (zh) * 2023-07-19 2023-12-01 长鑫存储技术有限公司 时钟信号生成电路、方法及存储器
CN116631469B9 (zh) * 2023-07-19 2024-06-25 长鑫存储技术有限公司 时钟信号生成电路、方法及存储器

Also Published As

Publication number Publication date
KR20090017070A (ko) 2009-02-18
KR101400695B1 (ko) 2014-06-27
JP2009048638A (ja) 2009-03-05
EP2028660A2 (en) 2009-02-25
US20090049326A1 (en) 2009-02-19
CN101373629B (zh) 2014-04-09
EP2028660B1 (en) 2016-10-05
US8145935B2 (en) 2012-03-27
EP2028660A3 (en) 2009-03-04

Similar Documents

Publication Publication Date Title
CN101373629B (zh) 时钟信号发生器、包含其的半导体存储装置及其操作方法
US20230106495A1 (en) Memory card and host device thereof
KR101043842B1 (ko) Ｕｌｐｉ ｐｈｙ 인터페이스 표준을 사용하는 ｕｓｂ 2.0 링크 전력 관리 부록의 물리적 장치(ｐｈｙ) 지원
KR100505697B1 (ko) 메모리 카드 및 ｕｓｂ 연결을 위한 커넥터 및 연결 시스템
KR100833176B1 (ko) 착탈가능 전자회로 카드들의 모듈들간의 효율적 접속
US8923088B2 (en) Solid state storage device with sleep control circuit
US8200852B2 (en) Multi-mode dongle for peripheral devices and associated methods
US7487315B2 (en) Accessing apparatus capable of reducing power consumption and accessing method thereof
US20050198407A1 (en) Usb connector with card detector
US10304546B2 (en) External storage device and method of setting reference frequency for the same
US20050197017A1 (en) Extended secure-digital (SD) devices and hosts
US20130159608A1 (en) Bridge chipset and data storage system
JP2009176136A (ja) 半導体記憶装置
JP5355092B2 (ja) クロックフリー起動回路
CN106354679A (zh) 用于高速通信的接口电路和包括其的***
KR20220059981A (ko) 스토리지 장치 및 스토리지 장치의 동작 방법
US9483427B2 (en) Data storage apparatus
CN101777033A (zh) 存储卡扩展装置
US9990027B2 (en) Status switching method
US7895457B2 (en) Memory card with power saving
US20080005408A1 (en) Method and Apparatus for Increasing Transmission Efficiency of an Electronic Device using a Serial Peripheral Interface
US20140025943A1 (en) Booting in systems having devices coupled in a chained configuration
US20140365806A1 (en) Peripheral apparatus and control method thereof
CN111193583A (zh) 具有时钟故障恢复的接收装置和包括接收装置的传输***
US20150052374A1 (en) Data storage device and data processing system including the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant