CN101334802A - 验证半导体装置的图案的方法 - Google Patents

验证半导体装置的图案的方法 Download PDF

Info

Publication number
CN101334802A
CN101334802A CNA2008100886568A CN200810088656A CN101334802A CN 101334802 A CN101334802 A CN 101334802A CN A2008100886568 A CNA2008100886568 A CN A2008100886568A CN 200810088656 A CN200810088656 A CN 200810088656A CN 101334802 A CN101334802 A CN 101334802A
Authority
CN
China
Prior art keywords
layout
pattern
wafer
image outline
marginal point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008100886568A
Other languages
English (en)
Other versions
CN101334802B (zh
Inventor
梁铉祚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101334802A publication Critical patent/CN101334802A/zh
Application granted granted Critical
Publication of CN101334802B publication Critical patent/CN101334802B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

本发明公开了一种验证半导体装置的图案的方法。在该方法中，提供目标图案的设计布局，以及将该设计布局转移在晶片上以形成晶片图案。获得晶片图案的图像轮廓。将晶片图案的图像轮廓匹配在设计布局上。在提取该设计布局与该晶片图案的图像轮廓之间的边缘差异之后，通过在该设计布局上加入该边缘差异来获得用以侦测晶片图案缺陷的检查布局。在光掩模制作之前，确认检查布局上的缺陷，以从工艺角度验证该图案。

Description

验证半导体装置的图案的方法
技术领域
本发明涉及一种半导体装置的制作方法，且更具体而言涉及一种验证半导体装置的图案的方法。
背景技术
随着半导体装置的集成度的增加，半导体装置所需的图案的尺寸逐渐变小，由于在半导体装置的制造工艺中的限制，这导致在实际晶片上的图案缺陷，例如图案桥接或夹止失败(pinch fail)。于是，在设计目标图案的验证及光掩模的准备之前，事先侦测在工艺方面的弱点或缺陷部分，然后将侦测结果反映于设计布局中。
已经提出一种用以验证图案缺陷的传统方法，其中将在实际晶片上形成的图案的图像与原始布局比较，然后该比较得到的其间差异部分被侦测为缺陷。然而，可以修改原始布局数次，以便在实施实际晶片工艺时有利于晶片图案化。一旦原始布局被修改，则在图案缺陷的验证中在实际晶片上与修改的布局上的图案之间的差异部分被侦测为缺陷。从原始布局修改的部分被侦测为缺陷。因此，难以侦测在实际晶片上发生的缺陷，例如图案桥接或夹止失败。
发明内容
在一个实施例中，一种验证半导体装置的图案的方法包括：提供目标图案的设计布局；将该设计布局转移到晶片上以形成晶片图案；获得该晶片图案的图像轮廓；将该晶片图案的图像轮廓匹配在该设计布局上；提取该设计布局与该晶片图案的图像轮廓之间的边缘差异；通过在该设计布局上加入该边缘差异以获得用以侦测晶片图案缺陷的检查布局；以及确认该检查布局上的缺陷。该设计布局可包括该目标图案的原始布局或该原始布局的光学邻近校正布局。将该设计布局转移到晶片上可包括：使用该目标图案的设计布局制作光掩模；以及使用所制作的光掩模在该晶片上形成晶片图案。获得该图像轮廓可包括通过扫描电子显微镜来实施。提取边缘差异可包括：比较该设计布局的图案的边缘点与该图像轮廓的晶片图案的边缘点；将该图像轮廓的晶片图案的边缘点与该设计布局的图案上的边缘点之间的差异转换为GDS(图像数据***)数据；以及储存该GDS数据。获得检查布局可包括通过在该设计布局的图案的边缘点中加入该边缘差异以将该设计布局的图案的临界尺寸转换为该检查布局的图案的临界尺寸。确认缺陷可包括：分割该检查布局成为线图案区域及空间区域；以及侦测该线图案区域中及该空间区域中的缺陷。侦测该线图案区域包括：提供该线图案的参考临界尺寸值；以及确定是否该检查布局中的图案的临界尺寸偏离该参考临界尺寸值。侦测该空间区域中的缺陷可包括：提供线图案之间的参考位移值；以及确定是否该检查布局中的线图案之间的位移偏离该参考位移值。该方法进一步包括，在确认缺陷后，通过将所侦测的缺陷回馈在该设计布局上来实施另一光学邻近校正。
附图说明
图1为描述依据本发明实施例的验证半导体装置的图案的方法的流程图；以及
图2至图6为描述依据本发明实施例的图1的方法的示意平面图。
附图标记说明
200设计布局                    210检查布局
210a检查布局                   210b检查布局
211夹止失败                    212桥接缺陷
d1临界尺寸                     d2临界尺寸
d3位移
具体实施方式
以下，将参考附图来详细描述依据本发明较佳实施例的验证半导体装置的图案的方法。
参考图1，提供用于目标图案的设计布局200(S10)，如图2所示。详言之，设计者使用要在晶片上实现的图案以及包含数据的信息来设计图案。在布局编辑器(layout editor)中设计布局200，使得布局200具有与在实际晶片上将形成的晶片图案相同的形状。布局200可以是设计者第一次设计的原始布局或者是用以抑制该原始布局上的光学邻近效应的光学邻近校正布局(OPC布局)。
使用设计布局200将晶片图案转移到实际晶片上(S11)。具体而言，制作具有与用于目标图案的设计布局200相同的图案结构的光掩模，以及然后使用所制作的光掩模以在实际晶片上形成晶片图案。
以扫描电子显微镜(SEM)拍摄在实际晶片上形成的晶片图案，以获得晶片图案的图像轮廓(S12)。也可以使用其它类型的技术。
将晶片图案的图像轮廓匹配在设计布局上，如图3所示(S13)。之后，提取设计布局200与晶片图案的图像轮廓之间的边缘差异(S14)。详言之，通过测量设备(未示出)将设计布局200的图案的边缘点与晶片图案的图像轮廓的边缘点比较。将设计布局200的图案的边缘点与晶片图案的图像轮廓上的边缘点之间的边缘差异转换为例如GDS数据，以及储存该GDS数据。在此，该GDS数据是指在晶片图案的图像轮廓与设计布局200上的图案的边缘点的临界尺寸d1(如图3所示)之间的差异。
如图4所示，通过在设计布局上加入该边缘差异以获得用以侦测晶片图案缺陷的检查布局210(S15)。亦即，所储存的GDS数据被反映在布局编辑器中设计的设计布局200的边缘点，使得设计布局200的临界尺寸可以转换为在实际晶片上形成的晶片图案的临界尺寸。
在光掩模的准备之前，确认检查布局210上的缺陷，以从工艺角度验证该图案(S16)。此时，可以按照将检查布局210分割成线图案区域和空间区域的方式来执行该确认，而且该确认可以分别是该线图案区域和该空间区域中的侦测。
例如，在该线图案区域，提供该线图案的参考临界尺寸(CD)值，以及确定检查布局210a中的线图案的临界尺寸d2是否偏离该参考临界尺寸，如图5所示。当确定检查布局210a中的线图案的临界尺寸(CD)d2偏离该参考临界尺寸值时，该点被侦测为弱点(weak point)，例如夹止失败211。
在该空间区域，提供线图案之间的参考位移值，以及确定检查布局210b中的线图案之间的位移d3是否偏离该参考位移值，如图6所示。当确定检查布局210b中包含的线图案之间的位移d3偏离该参考位移值时，该点被侦测为弱点，例如桥接缺陷212。
依据图案验证结果考虑所侦测的缺陷对工艺窗口的影响程度来校正设计布局(S16)。详言之，该设计布局通过将所侦测的缺陷回馈在该设计布局上来实施另一光学邻近校正。在该原始布局上实施该图案验证的情况中，考虑所侦测的缺陷来实施该OPC工艺。当在OPC布局上实施该图案验证时，可以再执行该OPC工艺。
在一实施例中，一种验证半导体装置的图案的方法，通过在该设计布局上加入该边缘差异以获得具有与在该晶片上形成的晶片图案相同的形状的检查布局，以及验证该检查布局以侦测晶片图案缺陷。因此，可有效地侦测在晶片图案上发生的缺陷，例如图案桥接或夹止失败。此外，在掩模的制作前准确估计该缺陷，因而可有效地防止再调整及再制造。
虽然出于说明的目的披露了本发明的优选实施例，但是本领域技术人员将理解不脱离权利要求所界定的本发明范围和精神的各种修改、添加和取代。
本发明主张2007年6月27日提出的韩国专利申请No.10-2007-0063926的优先权，其全部内容引用结合于此。

Claims (18)

1.一种验证半导体装置的图案的方法，所述方法包括：
提供目标图案的设计布局；
将所述设计布局转移到晶片上转移以形成晶片图案；
获得所述晶片图案的图像轮廓；
将所述晶片图案的图像轮廓匹配在所述设计布局上；
提取所述设计布局与所述晶片图案的图像轮廓之间的边缘差异；
通过在所述设计布局上加入所述边缘差异以获得用以侦测晶片图案缺陷的检查布局；以及
确认所述检查布局上的缺陷。
2.如权利要求1所述的方法，其中所述设计布局包括所述目标图案的原始布局或者所述原始布局的光学邻近校正布局之一。
3.如权利要求1所述的方法，其中将所述设计布局转移到晶片上的步骤还包括：
使用所述目标图案的设计布局制作光掩模；以及
使用所制作的光掩模在所述晶片上形成晶片图案。
4.如权利要求1所述的方法，其中获得所述图像轮廓的步骤是通过扫描电子显微镜来实施。
5.如权利要求1所述的方法，其中提取边缘差异的步骤还包括：
比较所述设计布局的图案的边缘点与所述图像轮廓的晶片图案的边缘点；
将所述图像轮廓的晶片图案的边缘点与所述设计布局的图案上的边缘点之间的差异转换为图像数据***数据；以及
储存所述图像数据***数据。
6.如权利要求1所述的方法，其中获得检查布局的步骤包括通过在所述设计布局的图案的边缘点中加入所述边缘差异以将所述设计布局的图案的临界尺寸转换为所述检查布局的图案的临界尺寸。
7.如权利要求1所述的方法，其中确认缺陷的步骤还包括：
分割所述检查布局成为线图案区域和空间区域；以及
侦测所述线图案区域中及所述空间区域中的缺陷。
8.如权利要求7所述的方法，其中侦测所述线图案区域的步骤还包括：
提供所述线图案的参考临界尺寸值；以及
确定所述检查布局中的图案的临界尺寸是否偏离所述参考临界尺寸值。
9.如权利要求7所述的方法，其中侦测所述空间区域中的缺陷的步骤包括：
提供线图案之间的参考位移值；以及
确定所述检查布局中的线图案之间的位移是否偏离所述参考位移值。
10.如权利要求1所述的方法，还包括通过将所侦测的缺陷回馈在所述设计布局上来实施另一光学邻近校正。
11.一种验证半导体装置的图案的方法，所述方法包括：
提供目标图案的设计布局；
将所述设计布局转移到晶片上以形成晶片图案；
获得所述晶片图案的图像轮廓；
将所述晶片图案的图像轮廓匹配在所述设计布局上；
提取所述设计布局与所述晶片图案的图像轮廓之间的边缘差异；
通过在所述设计布局的图案的边缘点中加入所述边缘差异来获得用以侦测晶片图案缺陷的检查布局，以将所述设计布局的图案的临界尺寸转换为所述检查布局的图案的临界尺寸；
提供图案的参考临界尺寸值；以及
确定所述检查布局的图案的临界尺寸是否偏离所述参考临界尺寸值。
12.如权利要求11所述的方法，其中所述设计布局包括所述目标图案的原始布局或者所述原始布局的光学邻近校正布局之一。
13.如权利要求11所述的方法，其中提取边缘差异的步骤还包括：
比较所述设计布局的图案的边缘点与所述图像轮廓的晶片图案的边缘点；
将所述图像轮廓的晶片图案的边缘点与所述设计布局的图案上的边缘点之间的差异转换为图像数据***数据；以及
储存所述图像数据***数据。
14.如权利要求11所述的方法，还包括通过将所侦测的缺陷回馈到所述设计布局来实施另一光学邻近校正。
15.一种验证半导体装置的图案的方法，所述方法包括：
提供目标图案的设计布局；
将所述设计布局转移到晶片上以形成晶片图案；
获得所述晶片图案的图像轮廓；
将所述晶片图案的图像轮廓匹配在所述设计布局上；
提取所述设计布局与所述晶片图案的图像轮廓之间的边缘差异；
通过在所述设计布局的图案的边缘点中加入所述边缘差异来获得用以侦测晶片图案缺陷的检查布局，以将所述设计布局的图案的临界尺寸转换为所述检查布局的图案的临界尺寸；
提供图案之间位移的参考位移值；以及
确定所述检查布局的图案之间的位移是否偏离所述参考位移值。
16.如权利要求15所述的方法，其中所述设计布局包括所述目标图案的原始布局或者所述原始布局的光学邻近校正布局之一。
17.如权利要求15所述的方法，其中提取边缘差异的步骤还包括：
比较所述设计布局的图案的边缘点与所述图像轮廓的晶片图案的边缘点；
将所述图像轮廓的晶片图案的边缘点与所述设计布局的图案上的边缘点之间的差异转换为图像数据***数据；以及
储存所述图像数据***数据。
18.如权利要求15所述的方法，还包括通过将所侦测的缺陷回馈至所述设计布局来实施另一光学邻近校正。
CN2008100886568A 2007-06-27 2008-04-10 验证半导体装置的图案的方法 Expired - Fee Related CN101334802B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070063926A KR100877105B1 (ko) 2007-06-27 2007-06-27 반도체소자의 패턴 검증 방법
KR63926/07 2007-06-27

Publications (2)

Publication Number Publication Date
CN101334802A true CN101334802A (zh) 2008-12-31
CN101334802B CN101334802B (zh) 2011-02-09

Family

ID=40162328

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100886568A Expired - Fee Related CN101334802B (zh) 2007-06-27 2008-04-10 验证半导体装置的图案的方法

Country Status (4)

Country Link
US (2) US7752584B2 (zh)
KR (1) KR100877105B1 (zh)
CN (1) CN101334802B (zh)
TW (1) TW200901277A (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103018265A (zh) * 2012-11-28 2013-04-03 上海华力微电子有限公司 半导体缺陷定位的方法
CN106033171A (zh) * 2015-03-11 2016-10-19 中芯国际集成电路制造(上海)有限公司 用于晶圆上坏点的失效分析的方法
CN107579013A (zh) * 2016-07-04 2018-01-12 三星电子株式会社 检测方法、制造和形成半导体封装的方法
CN107918687A (zh) * 2016-10-07 2018-04-17 三星电子株式会社 用于评估集成电路中的图案的计算***及方法
CN110609438A (zh) * 2018-06-15 2019-12-24 三星电子株式会社 制造半导体器件的方法
CN110889822A (zh) * 2018-08-17 2020-03-17 台湾积体电路制造股份有限公司 晶圆设计影像分析方法、***与非暂态计算机可读取媒体
CN111106025A (zh) * 2018-10-25 2020-05-05 南茂科技股份有限公司 边缘缺陷检查方法
CN112219271A (zh) * 2018-06-21 2021-01-12 科磊股份有限公司 用以识别与光学邻近校正相关的***性缺陷的混合设计布局
CN117348334A (zh) * 2023-12-04 2024-01-05 华芯程(杭州)科技有限公司 一种光学临近效应修正方法、装置、设备及介质

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7418693B1 (en) 2004-08-18 2008-08-26 Cadence Design Systems, Inc. System and method for analysis and transformation of layouts using situations
US7570796B2 (en) 2005-11-18 2009-08-04 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
KR101296290B1 (ko) * 2007-12-07 2013-08-14 삼성전자주식회사 패턴 면적 측정에 기반한 ｍｔｔ 측정방법 및 이를 이용한포토마스크 교정방법
US8381152B2 (en) 2008-06-05 2013-02-19 Cadence Design Systems, Inc. Method and system for model-based design and layout of an integrated circuit
WO2010014609A2 (en) 2008-07-28 2010-02-04 Kla-Tencor Corporation Computer-implemented methods, computer-readable media, and systems for classifying defects detected in a memory device area on a wafer
JP2010087299A (ja) * 2008-09-30 2010-04-15 Toshiba Corp プロセスモデル評価方法、プロセスモデル生成方法、及びプロセスモデル評価プログラム
CN102193303B (zh) * 2010-03-05 2013-07-17 中芯国际集成电路制造(上海)有限公司 光学邻近修正方法
US20120128228A1 (en) * 2010-11-18 2012-05-24 D2S, Inc. Method for Matching of Patterns
US9170211B2 (en) 2011-03-25 2015-10-27 Kla-Tencor Corp. Design-based inspection using repeating structures
US8669523B2 (en) * 2011-05-25 2014-03-11 Kla-Tencor Corporation Contour-based defect detection using an inspection apparatus
US9087367B2 (en) 2011-09-13 2015-07-21 Kla-Tencor Corp. Determining design coordinates for wafer defects
US8832621B1 (en) 2011-11-28 2014-09-09 Cadence Design Systems, Inc. Topology design using squish patterns
US9189844B2 (en) 2012-10-15 2015-11-17 Kla-Tencor Corp. Detecting defects on a wafer using defect-specific information
US9053527B2 (en) 2013-01-02 2015-06-09 Kla-Tencor Corp. Detecting defects on a wafer
US9134254B2 (en) 2013-01-07 2015-09-15 Kla-Tencor Corp. Determining a position of inspection system output in design data space
US9311698B2 (en) 2013-01-09 2016-04-12 Kla-Tencor Corp. Detecting defects on a wafer using template image matching
US9483819B2 (en) * 2013-01-29 2016-11-01 Kla-Tencor Corporation Contour-based array inspection of patterned defects
KR102019534B1 (ko) 2013-02-01 2019-09-09 케이엘에이 코포레이션 결함 특유의, 다중 채널 정보를 이용한 웨이퍼 상의 결함 검출
US9865512B2 (en) 2013-04-08 2018-01-09 Kla-Tencor Corp. Dynamic design attributes for wafer inspection
US9310320B2 (en) 2013-04-15 2016-04-12 Kla-Tencor Corp. Based sampling and binning for yield critical defects
KR102310123B1 (ko) * 2014-09-05 2021-10-08 삼성전자주식회사 반도체 소자의 패턴 분석방법
KR20160078032A (ko) 2014-12-24 2016-07-04 삼성전자주식회사 전자 설계 자동화를 위한 장치 및 방법
US9846934B2 (en) * 2015-04-13 2017-12-19 Anchor Semiconductor Inc. Pattern weakness and strength detection and tracking during a semiconductor device fabrication process
US10209628B2 (en) * 2016-05-26 2019-02-19 Kla-Tencor Corporation System and method for defect classification based on electrical design intent
KR102592599B1 (ko) 2016-05-12 2023-10-24 삼성전자주식회사 반도체 집적회로 레이아웃의 검증 방법 및 이를 수행하는 컴퓨터 시스템
US10163733B2 (en) 2016-05-31 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Method of extracting defects
US10394116B2 (en) 2017-09-06 2019-08-27 International Business Machines Corporation Semiconductor fabrication design rule loophole checking for design for manufacturability optimization
US10621295B2 (en) 2018-04-10 2020-04-14 International Business Machines Corporation Incorporation of process variation contours in design rule and risk estimation aspects of design for manufacturability to increase fabrication yield

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08297692A (ja) * 1994-09-16 1996-11-12 Mitsubishi Electric Corp 光近接補正装置及び方法並びにパタン形成方法
KR0172558B1 (ko) * 1995-03-22 1999-03-20 김주용 노광 마스크의 제조방법
JP3909654B2 (ja) * 2001-05-10 2007-04-25 ソニー株式会社 ルールベースｏｐｃの評価方法およびシミュレーションベースｏｐｃモデルの評価方法並びにマスクの製造方法
US7275227B1 (en) 2003-08-27 2007-09-25 Anchor Semiconductor Inc. Method of checking optical proximity correction data
JP2005157043A (ja) 2003-11-27 2005-06-16 Toshiba Corp マスクパターン補正結果検証方法およびマスクパターン補正結果検証装置
JP2005189655A (ja) * 2003-12-26 2005-07-14 Nec Electronics Corp マスク検査方法
US7194709B2 (en) * 2004-03-05 2007-03-20 Keith John Brankner Automatic alignment of integrated circuit and design layout of integrated circuit to more accurately assess the impact of anomalies
KR100636677B1 (ko) * 2005-04-04 2006-10-23 주식회사 하이닉스반도체 이방성 및 비대칭 조명을 이용한 노광공정에서의레이아웃체크방법
KR100673014B1 (ko) 2005-10-28 2007-01-24 삼성전자주식회사 포토 마스크의 제조 방법

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103018265B (zh) * 2012-11-28 2015-05-20 上海华力微电子有限公司 半导体缺陷定位的方法
CN103018265A (zh) * 2012-11-28 2013-04-03 上海华力微电子有限公司 半导体缺陷定位的方法
CN106033171A (zh) * 2015-03-11 2016-10-19 中芯国际集成电路制造(上海)有限公司 用于晶圆上坏点的失效分析的方法
CN106033171B (zh) * 2015-03-11 2019-12-17 中芯国际集成电路制造(上海)有限公司 用于晶圆上坏点的失效分析的方法
CN107579013B (zh) * 2016-07-04 2022-11-22 三星电子株式会社 检测方法、制造和形成半导体封装的方法
CN107579013A (zh) * 2016-07-04 2018-01-12 三星电子株式会社 检测方法、制造和形成半导体封装的方法
CN107918687A (zh) * 2016-10-07 2018-04-17 三星电子株式会社 用于评估集成电路中的图案的计算***及方法
CN107918687B (zh) * 2016-10-07 2023-12-01 三星电子株式会社 用于评估集成电路中的图案的计算***及方法
CN110609438A (zh) * 2018-06-15 2019-12-24 三星电子株式会社 制造半导体器件的方法
CN112219271A (zh) * 2018-06-21 2021-01-12 科磊股份有限公司 用以识别与光学邻近校正相关的***性缺陷的混合设计布局
CN112219271B (zh) * 2018-06-21 2022-01-28 科磊股份有限公司 用以识别与光学邻近校正相关的***性缺陷的混合设计布局
CN110889822A (zh) * 2018-08-17 2020-03-17 台湾积体电路制造股份有限公司 晶圆设计影像分析方法、***与非暂态计算机可读取媒体
CN111106025A (zh) * 2018-10-25 2020-05-05 南茂科技股份有限公司 边缘缺陷检查方法
CN111106025B (zh) * 2018-10-25 2022-07-12 南茂科技股份有限公司 边缘缺陷检查方法
CN117348334A (zh) * 2023-12-04 2024-01-05 华芯程(杭州)科技有限公司 一种光学临近效应修正方法、装置、设备及介质
CN117348334B (zh) * 2023-12-04 2024-04-16 华芯程(杭州)科技有限公司 一种光学临近效应修正方法、装置、设备及介质

Also Published As

Publication number Publication date
US20090007052A1 (en) 2009-01-01
KR100877105B1 (ko) 2009-01-07
TW200901277A (en) 2009-01-01
CN101334802B (zh) 2011-02-09
KR20080114402A (ko) 2008-12-31
USRE44221E1 (en) 2013-05-14
US7752584B2 (en) 2010-07-06

Similar Documents

Publication Publication Date Title
CN101334802B (zh) 验证半导体装置的图案的方法
JP4068541B2 (ja) 集積回路パターン検証装置と検証方法
JP4976681B2 (ja) パターン形状評価方法およびパターン形状評価プログラム
JP4846635B2 (ja) パターン情報生成方法
JP4644210B2 (ja) パターン欠陥検査方法
US7742162B2 (en) Mask defect inspection data generating method, mask defect inspection method and mask production method
JP5238465B2 (ja) パターン形状の評価方法及びこれを利用したパターン形状の評価装置
JP2011101004A (ja) ウエハ検査方法およびシステム
JP2005037367A (ja) 寸法測定方法と寸法測定システム及び寸法測定プログラム
JP5917337B2 (ja) パターンデータ作成方法
JP4854319B2 (ja) レイアウト対レイアウト検査方法を用いた光学近接効果補正の検証方法
JP5082902B2 (ja) フォトマスクの製造方法、フォトマスク製造装置及びフォトマスク
JP2008066666A (ja) キャリブレーション方法、検査方法、及び半導体装置の製造方法
US11686998B2 (en) Method for manufacturing a semiconductor device
US9983154B2 (en) Method for inspecting a pattern of features on a semiconductor die
US8930011B2 (en) Method of measuring an overlay of an object
JP2007298856A (ja) 半導体マスク修正装置及び半導体マスク修正方法
JPWO2009025015A1 (ja) フォトマスクの形成方法および半導体装置の製造方法
US8555211B2 (en) Mask making with error recognition
JP2009236697A (ja) フォトマスクの検査方法及び検査装置
CN101526731A (zh) 掩模版的修复方法
JP2002323749A (ja) フォトマスクの欠陥部ないし修正後の欠陥部の判定方法
US7987057B1 (en) Intelligent stitching boundary defect inspection
JPS63942B2 (zh)
JP2007333783A (ja) 露光用マスクの検査装置、検査方法、製造方法および露光用マスク

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110209

Termination date: 20160410