CN101300913A - 带间隔、带凸块部件结构 - Google Patents

带间隔、带凸块部件结构 Download PDF

Info

Publication number
CN101300913A
CN101300913A CNA2005800387140A CN200580038714A CN101300913A CN 101300913 A CN101300913 A CN 101300913A CN A2005800387140 A CNA2005800387140 A CN A2005800387140A CN 200580038714 A CN200580038714 A CN 200580038714A CN 101300913 A CN101300913 A CN 101300913A
Authority
CN
China
Prior art keywords
modular construction
gap
plate
band projection
interband
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800387140A
Other languages
English (en)
Other versions
CN101300913B (zh
Inventor
奥里沃·吉尔斯
约翰·奥多德
约翰·温
威廉·亨特
伊蒙·海茵斯
比德·米翰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN101300913A publication Critical patent/CN101300913A/zh
Application granted granted Critical
Publication of CN101300913B publication Critical patent/CN101300913B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0035—Constitution or structural means for controlling the movement of the flexible or deformable elements
    • B81B3/0059—Constitution or structural means for controlling the movement not provided for in groups B81B3/0037 - B81B3/0056
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0264—Pressure sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Pressure Sensors (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Micromachines (AREA)

Abstract

本发明涉及带间隔、带凸块部件结构。提供一种带间隔、带凸块部件结构，该带间隔、带凸块部件结构包括：第一板；与第一板隔开第一间隙的第二板；使各个板互连并限定第一间隙的多个焊料凸块；这些板中的至少一个具有包含用于限定尺寸与第一间隙不同的第二间隙的升高平台和凹槽中的一个的不规则部分。

Description

带间隔、带凸块部件结构
(相关申请)
本申请要求在2004年11月12日提交的美国临时申请No.60/627,249的益处，在此加入该文件作为参考。
技术领域
本发明涉及用于使间隙尺寸不依赖于焊料凸块(solder bump)尺寸的带间隔、带凸块(spaced，bumped)部件结构。
背景技术
在带间隔、带凸块部件结构的制造中，常常必须以不依赖于焊球尺寸的方式控制间隙尺寸。例如，在一个压力传感器应用中，集成电路芯片是键合在衬底上的倒装芯片(flip-chip)凸块。芯片和衬底的相对的表面一般会被金属化。衬底的另一侧的孔或凹槽在金属化的表面下面产生隔膜结构，使得可以通过由于金属化表面之间的间隙的尺寸的变化导致的两者之间的电容的变化，感测隔膜由于气体或流体压力产生的移动。还能够在不使用所述孔或凹槽的情况下提供隔膜层。在这种应用中，希望具有相对较小的间隙，使得隔膜的非常小的移动可以很容易地被检测到。但间隙尺寸一般由焊料凸块的尺寸或直径限定，并且凸块一般不小于80～120μm。这是因为，芯片和衬底一般具有不同的热膨胀系数(CTE)，例如芯片是硅(3～5ppm/℃)；衬底是氧化铝(6～8ppm/℃)。在温度循环中产生的应力一般要求焊料凸块尺寸大于约80～120μm。这只是需要以不依赖于凸块尺寸的方式控制间隙尺寸的一个例子。在其它情况下，CTE可能没有差异，但所希望的间隙尺寸可比凸块尺寸大或小。控制间隙尺寸的另一问题涉及公差。即，80～120μm的焊料凸块例如一般具有±15μm的制造公差；这例如在使用间隙尺寸和间隙尺寸的较小的变化以感测隔膜移动时是不可接受的条件。
发明内容
因此，本发明的目的是提供改进的带间隔、带凸块部件结构。
本发明的另一目的是，提供使得间隙不依赖于焊料凸块尺寸的这种改进的带间隔、带凸块部件结构。
本发明的另一目的是，提供其中间隙可比凸块尺寸大或小的这种改进的带间隔、带凸块部件结构。
本发明的另一目的是，提供减少制造公差对间隙的影响的这种改进的带间隔、带凸块部件结构。
本发明的另一目的是，提供减少凸块和支撑结构公差对间隙公差的影响的这种改进的带间隔、带凸块部件结构。
本发明的另一目的是，提供使得能够容易地配准(registration)部件的这种改进的带间隔、带凸块部件结构。
本发明的另一目的是，提供使得能够容易地对部件定方向的这种改进的带间隔、带凸块部件结构。
本发明源自这样一种实现，即，可以通过向具有由凸块限定的第一间隙的两个隔开的板中的至少一个提供包含用于限定尺寸与第一间隙不同的第二间隙的升高平台或凹槽中的一个的不规则部分，实现间隙不依赖于凸块尺寸的改进的带间隔、带凸块部件结构。并且，实现包含使用用于固定第二间隙的柱状构件和用于容纳诸如焊料凸块的凸块以设定比焊料凸块小的第一间隙的沟道。一般地，可以代替焊料凸块使用诸如印刷导电聚合物的高度可被控制的任何导电互连。
但是，其它实施例中的主题发明不需要实现所有这些目的，并且其权利要求不应限于能够实现这些目的的结构或方法。
本发明的特征是一种带间隔、带凸块部件结构，该带间隔、带凸块部件结构包括：第一板；与第一板隔开第一间隙的第二板；和使这些板互连并限定第一间隙的多个焊料凸块。这些板中的至少一个具有包含用于限定尺寸与第一间隙不同的第二间隙的升高平台和凹槽中的一个的不规则部分。
在优选的实施例中，这些板中的一个可包含具有升高平台的不规则部分，并且第二间隙比第一间隙小。这些板中的一个可包含具有凹槽的不规则部分，并且第二间隙可比第一间隙大。这些板中的每一个可具有升高平台或凹槽。这些板中的一个可具有升高平台，其它的具有凹槽。凸块可在不规则部分外面。凸块可在不规则部分里面。凸块可围绕不规则部分。这些板中的至少一个可包含用于部分容纳凸块的凹陷部分。这些板可包含导电板和衬底，并且，导电板和衬底可包含氧化铝。这些板可包含集成电路芯片和衬底。集成电路芯片可包含硅，并且衬底可包含氧化铝。第二间隙中的板的面对的表面可被金属化。这些板可包含构成隔膜的接近第二间隙的阱部分。第二间隙中的金属化的面对的表面可实现电容传感器。第二间隙中的金属化的面对的表面可被构图为实现一对耦合的电感器。可在不规则部分上的板之间具有用于固定第二间隙的尺寸的多个柱状构件。
本发明的另一特征是一种带间隔、带凸块部件结构，该带间隔、带凸块部件结构包括：第一板；与第一板隔开第一间隙的第二板；这些板中的至少一个中的沟道；和被设置在沟道中的多个焊料凸块，用于使板互连并限定比凸块小的第一间隙。
在优选实施例中，这些板中的至少一个可具有包含用于限定尺寸与第一间隙不同的第二间隙的升高平台和凹槽中的一个的不规则部分。这些板中的一个可包含具有升高平台的不规则部分，并且第二间隙可比第一间隙小。这些板中的一个可包含具有凹槽的不规则部分，并且第二间隙可比第一间隙大。这些板中的每一个可具有升高平台。这些板中的每一个可具有凹槽。这些板中的一个可具有升高平台，另一个可具有凹槽。凸块可在不规则部分外面。凸块可在不规则部分里面。凸块可围绕不规则部分。这些板中的至少一个可包含用于部分容纳凸块的凹陷部分。这些板可包含导电板和衬底，并且导电板和衬底可包含氧化铝。这些板可包含集成电路芯片和衬底。集成电路芯片可包含硅，并且衬底可包含氧化铝。第二间隙中的板的面对的表面可被金属化。这些板可包含构成隔膜的接近第二间隙的阱部分。第二间隙中的金属化的面对的表面可实现电容传感器。第二间隙中的金属化的面对的表面可被构图为实现一对耦合的电感器。可在不规则部分上的板之间具有用于固定第二间隙的尺寸的多个柱状构件。
附图说明
通过优选实施例的以下说明和附图，本领域技术人员很容易想到其它的目的、特征和优点，在这些附图中，
图1是根据本发明的带间隔、带凸块部件结构的示意性侧面截面正视图；
图1A是表示被构图为形成耦合的导体的金属化的顶视平面示意图；
图2是与图1类似的在不规则部分内具有焊料凸块的视图；
图3是与图1类似的在沟道或沟壕(moat)内具有焊料凸块的视图；
图4是具有环形沟道或沟壕的根据本发明的带间隔、带凸块部件结构的示意性顶视平面图；
图5是具有两个分开的隔开的沟道或沟壕的、根据本发明的带间隔、带凸块部件结构的示意性顶视平面图；
图6是具有用于产生隔膜的不规则凹槽的、根据本发明的带间隔、带凸块部件结构的示意性侧视截面图；
图7是具有用于产生隔膜的接近不规则平台的阱的、根据本发明的带间隔、带凸块部件结构的示意性侧视剖面图；
图8是具有用于部分容纳焊料凸块的板中的一个中的凹陷部分的、根据本发明的带间隔、带凸块部件结构的示意性侧视截面图。
具体实施方式
除了优选实施例或以下公开的实施例，本发明能够为其它的实施例，并能够以各种方式被实践或实施。因此，应当理解，本发明不限于其对于在以下说明中阐述或在附图中示出的部件的结构和配置的细节的应用。如果这里仅说明了一个实施例，那么其权利要求不限于该实施例。并且，除非有清楚和令人信服的证据表明某种排除、限制或放弃，其权利要求不应被限制性地阅读。
图1示出包含第一板12和与第一板隔开第一间隙16的第二板14和多个焊球或凸块18的带间隔、带凸块部件结构10。作为板12和14中的一个，在这种情况下，板12具有可以是升高的平台或凹槽的不规则部分22。在这种情况下，不规则部分22体现为升高的平台24。这限定具有与第一间隙16不同的尺寸的第二间隙26，由此第二板14的下表面28和平台24的上表面30之间的第二间隙26不是被焊球18而是被平台24的高度23限定和控制。为了保证尺寸保持稳定，可以使用柱形构件32。柱形构件的意图是当它们被搁在平台24上时用作用于控制间隙26的控制机构。平台24的高度23对于这一点来说是次要的。第一和第二板可包含导电板和衬底，这两者均可包含氧化铝。
在一个实施例中，例如，第一板12可以是氧化铝的衬底，第二板14可以是由硅制成的集成电路芯片。表面28和30可分别在34和36上被金属化，以在间隙26中产生工作的电容器。金属化可被构图以形成耦合的电感器，在图1A中示出其一个例子。图1中的阱38可完全通过板12产生，从而基本上使平台24为隔膜，或者阱38可仅仅部分穿过，从而使板12的一部分与平台24组合形成隔膜。
从一般要求焊料凸块18为80～120微米、公差为±15微米而可在10微米那样低的高度上制造柱状构件的事实可以看到使用柱状构件32的功效。柱状构件的主要功能是用作间隔器件。它们可通过使用几种方法被制造，但一般是公差在1微米内的镀铜柱。在实践中，柱状构件可被镀铜到晶片上，然后凸块通过丝网印刷或球滴被施加到晶片上。晶片然后被锯以形成各单个IC，例如IC板14。它们被倒装到氧化铝衬底板12上。凸块可然后例如通过干法(dry)或用熔接剂或焊膏被固定到衬底上。衬底板12然后在烤炉中软熔以熔化焊料凸块而不熔化柱状构件，并形成焊点。此时，焊料凸块塌缩，使得平台24上的柱状构件实际设定间隙26。虽然在图1中焊料凸块被示为在不规则部分22的外面，但这不是对本发明的必要限制，这是因为，如图2所示，可存在多于一个的可为升高的平台或凹槽的不规则部分22a和22aa。在这种情况下，它们被示为升高的平台24a和24aa。并且，焊料凸块18a可以在不规则部分或多个不规则部分的里面而非外面。
在图3中的根据本发明的带间隔、带凸块部件结构的另一结构10b中，沟道或多个沟道42可被设置在在本特定情况下为第一板12b的任一板中，以容纳尺寸20比希望的间隙16b大的焊料凸块18b。通过在该沟道或这些沟道中设置焊料凸块18b，间隙16b的尺寸可被减小到小得多的尺寸，而焊料凸块保持较大并更能够耐受它们会经受的应力。图3还示出在与下面的金属化精修面(metallized finish)36b相对的阱38b的顶侧使用金属板44。这是用于平衡可由于金属化精修面36b的存在在板12b的阱38b之上的剩余部分46中出现的任何应力。
图4表示沟道42或多个沟道的一个配置的平面图，该配置实际形成为与图3类似的圆形升高平台24c周围的沟壕50。在这种情况下，带缆(tether)从升高平台24c延伸到主板12c的剩余部分。在这三个带缆52、54和56内，存在产生的用于容纳焊料凸块18c的三个区域58、60和62。有了靠着带缆52、54和56被定位的这些焊料球或凸块18c，可以防止板14c由于冲击或振动而旋转。另外，如果带缆52、54和56不是例如如图4所示隔开120°那样被对称放置，而是其中一个例如52被移动到52′的位置，那么圆对称性的缺失可保证结构可仅以一种取向被组装并由此帮助配准(registration)。
虽然在图4中沟道42被示为完全包围平台24c的沟壕50，但这不是对本发明的必要限制。如图5所示可存在一个或更多个分开的沟道42d、42dd。在这种情况下，阱38d可稍稍延伸到集成电路芯片即板14d外面。
在一些情况下，如图6所示，会希望通过使不规则部分22e为凹槽24e相对于间隙16e的尺寸增加间隙26e的尺寸。在集成电路芯片上的气体分析***的情况下会希望这一点。它会要求允许气体在IC感测表面前面的沟道中流动。可以通过使用图6所示的配置实现这一点。
在另一实施例中，如图7所示，不规则部分22f的升高平台24f用于在阱38f被设置在衬底板12f中使得平台24f实际变为使得前面示出的适当的金属化可在间隙26f中供给电容传感器的隔膜时控制间隙26f。
在另一结构中，如图8所示，板12g、14g中的一个可具有一个或更多个用于容纳焊料凸块18g的凹陷部分(relieved section)70，使得焊料凸块18g的直径、凹陷70的深度和平台24g的高度的结合导致希望的间隙26g。该方法还允许间隙26g比焊料凸块18g的高度小。其优点在于，通过使用一般的制造工艺，更容易控制硅板14g上的凹陷70的硅蚀刻深度。
虽然本发明的特定特征在一些附图中被示出而没在其它附图中被示出，但是，由于各个特征可与根据本发明的任何或全部其它特征组合，因此这仅仅是为了方便。这里使用的词语“包括”、“包含”、“具有”和“带有”应被宽泛地解释，并且不限于任何物理互连。并且，在主题申请中公开的任何实施例均不应被视为仅有的可能的实施例。
另外，在对本专利进行专利申请的过程中提出的任何修改都不是在提交的申请中给出的任何权利要求要素的放弃：本领域技术人员不能被合理地期望起草在文字上包含所有可能的等同物的权利要求，许多等同物在修改时是不可预见的并且超出对于所要被放弃的(如果有的话)的合理解释，在修改下面的基本原理对许多等同物只不过可承载稍有关联的关系，并且/或者，存在许多其它的原因使得不能期望申请人描述修改的任何权利要求要素的某些无实质的替代方案。
其它实施例能够被本领域技术人员想到并且在以下的权利要求中。
以下是权利要求。

Claims (39)

1.一种带间隔、带凸块部件结构，包括：
第一板；
与所述第一板隔开第一间隙的第二板；
使所述板互连并限定所述第一间隙的多个焊料凸块；所述板中的至少一个具有包含用于限定尺寸与所述第一间隙不同的第二间隙的升高平台和凹槽中的一个的不规则部分。
2.根据权利要求1所述的带间隔、带凸块部件结构，其中，所述板中的所述一个包含具有升高平台的不规则部分，并且所述第二间隙比所述第一间隙小。
3.根据权利要求1所述的带间隔、带凸块部件结构，其中，所述板中的所述一个包含具有凹槽的不规则部分，并且所述第二间隙比所述第一间隙大。
4.根据权利要求1所述的带间隔、带凸块部件结构，其中，所述板中的每一个具有升高平台。
5.根据权利要求1所述的带间隔、带凸块部件结构，其中，所述板中的每一个具有凹槽。
6.根据权利要求1所述的带间隔、带凸块部件结构，其中，所述板中的一个具有升高平台，其它的具有凹槽。
7.根据权利要求1所述的带间隔、带凸块部件结构，其中，所述凸块在所述不规则部分外面。
8.根据权利要求1所述的带间隔、带凸块部件结构，其中，所述凸块在所述不规则部分里面。
9.根据权利要求1所述的带间隔、带凸块部件结构，其中，所述凸块围绕所述不规则部分。
10.根据权利要求1所述的带间隔、带凸块部件结构，其中，所述板中的所述至少一个包含用于部分容纳所述凸块的凹陷部分。
11.根据权利要求1所述的带间隔、带凸块部件结构，其中，所述板包含导电板和衬底。
12.根据权利要求11所述的带间隔、带凸块部件结构，其中，所述导电板和所述衬底包含氧化铝。
13.根据权利要求1所述的带间隔、带凸块部件结构，其中，所述板包含集成电路芯片和衬底。
14.根据权利要求13所述的带间隔、带凸块部件结构，其中，所述集成电路芯片包含硅，并且所述衬底包含氧化铝。
15.根据权利要求1所述的带间隔、带凸块部件结构，其中，所述第二间隙中的所述板的面对的表面被金属化。
16.根据权利要求15所述的带间隔、带凸块部件结构，其中，所述板中的一个包含构成隔膜的接近所述第二间隙的阱部分。
17.根据权利要求15所述的带间隔、带凸块部件结构，其中，所述第二间隙中的所述金属化的面对的表面实现电容传感器。
18.根据权利要求15所述的带间隔、带凸块部件结构，其中，所述第二间隙中的所述金属化的面对的表面被构图为实现一对耦合的电感器。
19.根据权利要求1所述的带间隔、带凸块部件结构，还在所述不规则部分上的所述板之间包含用于固定所述第二间隙的尺寸的多个柱状构件。
20.一种带间隔、带凸块部件结构，包括：
第一板；
与所述第一板隔开第一间隙的第二板；
所述板中的至少一个中的沟道；
被设置在所述沟道中的多个焊料凸块，用于使所述板互连并限定比所述凸块小的所述第一间隙。
21.根据权利要求20所述的带间隔、带凸块部件结构，其中，所述板中的至少一个具有包含用于限定尺寸与所述第一间隙不同的第二间隙的升高平台和凹槽中的一个的不规则部分。
22.根据权利要求20所述的带间隔、带凸块部件结构，其中，所述板中的所述一个包含具有升高平台的不规则部分，并且所述第二间隙比所述第一间隙小。
23.根据权利要求20所述的带间隔、带凸块部件结构，其中，所述板中的所述一个包含具有凹槽的不规则部分，并且所述第二间隙比所述第一间隙大。
24.根据权利要求20所述的带间隔、带凸块部件结构，其中，所述板中的每一个具有升高平台。
25.根据权利要求20所述的带间隔、带凸块部件结构，其中，所述板中的每一个具有凹槽。
26.根据权利要求20所述的带间隔、带凸块部件结构，其中，所述板中的一个具有升高平台，其它的具有凹槽。
27.根据权利要求20所述的带间隔、带凸块部件结构，其中，所述凸块在所述不规则部分外面。
28.根据权利要求20所述的带间隔、带凸块部件结构，其中，所述凸块在所述不规则部分里面。
29.根据权利要求20所述的带间隔、带凸块部件结构，其中，所述凸块围绕所述不规则部分。
30.根据权利要求20所述的带间隔、带凸块部件结构，其中，所述板中的所述至少一个包含用于部分容纳所述凸块的凹陷部分。
31.根据权利要求20所述的带间隔、带凸块部件结构，其中，所述板包含导电板和衬底。
32.根据权利要求31所述的带间隔、带凸块部件结构，其中，所述导电板和所述衬底包含氧化铝。
33.根据权利要求20所述的带间隔、带凸块部件结构，其中，所述板包含集成电路芯片和衬底。
34.根据权利要求33所述的带间隔、带凸块部件结构，其中，所述集成电路芯片包含硅，并且所述衬底包含氧化铝。
35.根据权利要求20所述的带间隔、带凸块部件结构，其中，所述第二间隙中的所述板的面对的表面被金属化。
36.根据权利要求35所述的带间隔、带凸块部件结构，其中，所述板中的一个包含构成隔膜的接近所述第二间隙的阱部分。
37.根据权利要求35所述的带间隔、带凸块部件结构，其中，所述第二间隙中的所述金属化的面对的表面实现电容传感器。
38.根据权利要求35所述的带间隔、带凸块部件结构，其中，所述第二间隙中的所述金属化的面对的表面被构图为实现一对耦合的电感器。
39.根据权利要求20所述的带间隔、带凸块部件结构，其中，还在所述不规则部分上的所述板之间包含用于固定所述第二间隙的尺寸的多个柱状构件。
CN2005800387140A 2004-11-12 2005-11-10 带间隔、带凸块部件结构 Expired - Fee Related CN101300913B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US62724904P 2004-11-12 2004-11-12
US60/627,249 2004-11-12
PCT/US2005/040721 WO2006053118A2 (en) 2004-11-12 2005-11-10 Spaced, bumped component structure

Publications (2)

Publication Number Publication Date
CN101300913A true CN101300913A (zh) 2008-11-05
CN101300913B CN101300913B (zh) 2012-01-25

Family

ID=36337210

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800387140A Expired - Fee Related CN101300913B (zh) 2004-11-12 2005-11-10 带间隔、带凸块部件结构

Country Status (5)

Country Link
US (1) US7667323B2 (zh)
JP (1) JP4808729B2 (zh)
CN (1) CN101300913B (zh)
DE (1) DE112005002762T5 (zh)
WO (1) WO2006053118A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105281737A (zh) * 2014-06-25 2016-01-27 福特全球技术公司 在相邻的接近传感器之间具有槽的接近开关总成

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060191351A1 (en) * 2005-02-25 2006-08-31 Meehan Peter G Sealed capacitive sensor
US7401523B2 (en) * 2005-02-25 2008-07-22 Analog Devices, Inc. Capacitive sensor and method of fabricating
KR101247138B1 (ko) * 2005-09-14 2013-03-29 하테체 베타일리궁스 게엠베하 플립-칩 모듈 및 플립-칩 모듈의 제조 방법
JP2009246006A (ja) * 2008-03-28 2009-10-22 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法ならびに半導体装置の実装構造
TWI380413B (en) * 2008-06-19 2012-12-21 Unimicron Technology Corp Pressure sensing device package and manufacturing method thereof
JP5445001B2 (ja) * 2009-09-29 2014-03-19 沖電気工業株式会社 半導体素子内蔵基板及び半導体素子内蔵基板の製造方法

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3310643C2 (de) * 1983-03-24 1986-04-10 Karlheinz Dr. 7801 Schallstadt Ziegler Drucksensor
US4807021A (en) * 1986-03-10 1989-02-21 Kabushiki Kaisha Toshiba Semiconductor device having stacking structure
US5222014A (en) * 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
FR2710741B1 (fr) * 1993-09-30 1995-10-27 Commissariat Energie Atomique Capteur électronique destiné à la caractérisation de grandeurs physiques et procédé de réalisation d'un tel capteur.
US5436795A (en) * 1994-03-28 1995-07-25 Texas Instruments Incorporated Pressure transducer apparatus and method for making same
JPH07283334A (ja) * 1994-04-11 1995-10-27 Murata Mfg Co Ltd 気密封止電子部品
JP3233535B2 (ja) * 1994-08-15 2001-11-26 株式会社東芝 半導体装置及びその製造方法
DE9417734U1 (de) 1994-11-08 1995-03-16 Zentrum Mikroelektronik Dresden GmbH, 01109 Dresden Halbleiteranordnung für Chip-Module
US5561085A (en) * 1994-12-19 1996-10-01 Martin Marietta Corporation Structure for protecting air bridges on semiconductor chips from damage
JPH08236577A (ja) * 1995-02-28 1996-09-13 Nec Corp フェイスダウン実装方法
US6075711A (en) 1996-10-21 2000-06-13 Alpine Microsystems, Inc. System and method for routing connections of integrated circuits
JPH10256310A (ja) * 1997-03-12 1998-09-25 Toshiba Corp 半導体装置及び半導体装置の製造方法
US6175161B1 (en) * 1998-05-22 2001-01-16 Alpine Microsystems, Inc. System and method for packaging integrated circuits
DE19729785C2 (de) * 1997-07-11 1999-08-19 Micronas Semiconductor Holding Kondensatoranordnung und ihr Herstellungsverfahren
US6114221A (en) * 1998-03-16 2000-09-05 International Business Machines Corporation Method and apparatus for interconnecting multiple circuit chips
US6278379B1 (en) * 1998-04-02 2001-08-21 Georgia Tech Research Corporation System, method, and sensors for sensing physical properties
JP3792445B2 (ja) * 1999-03-30 2006-07-05 日本特殊陶業株式会社 コンデンサ付属配線基板
US6219254B1 (en) * 1999-04-05 2001-04-17 Trw Inc. Chip-to-board connection assembly and method therefor
DE19930308B4 (de) * 1999-07-01 2006-01-12 Infineon Technologies Ag Multichipmodul mit Silicium-Trägersubstrat
US6465786B1 (en) * 1999-09-01 2002-10-15 Micron Technology, Inc. Deep infrared photodiode for a CMOS imager
JP2001091544A (ja) * 1999-09-27 2001-04-06 Hitachi Ltd 半導体検査装置の製造方法
KR100413789B1 (ko) * 1999-11-01 2003-12-31 삼성전자주식회사 고진공 패키징 마이크로자이로스코프 및 그 제조방법
US6472247B1 (en) * 2000-06-26 2002-10-29 Ricoh Company, Ltd. Solid-state imaging device and method of production of the same
JP3716165B2 (ja) 2000-07-25 2005-11-16 京セラ株式会社 圧力検出装置用パッケージおよび圧力検出装置
US6312974B1 (en) * 2000-10-26 2001-11-06 Industrial Technology Research Institute Simultaneous bumping/bonding process utilizing edge-type conductive pads and device fabricated
US6885090B2 (en) * 2001-11-28 2005-04-26 North Carolina State University Inductively coupled electrical connectors
DE10164494B9 (de) * 2001-12-28 2014-08-21 Epcos Ag Verkapseltes Bauelement mit geringer Bauhöhe sowie Verfahren zur Herstellung
SG104293A1 (en) * 2002-01-09 2004-06-21 Micron Technology Inc Elimination of rdl using tape base flip chip on flex for die stacking
US6844606B2 (en) * 2002-02-04 2005-01-18 Delphi Technologies, Inc. Surface-mount package for an optical sensing device and method of manufacture
US6659512B1 (en) * 2002-07-18 2003-12-09 Hewlett-Packard Development Company, L.P. Integrated circuit package employing flip-chip technology and method of assembly
US6800930B2 (en) 2002-07-31 2004-10-05 Micron Technology, Inc. Semiconductor dice having back side redistribution layer accessed using through-silicon vias, and assemblies
JP2004214249A (ja) * 2002-12-27 2004-07-29 Renesas Technology Corp 半導体モジュール
US7095111B2 (en) * 2003-03-31 2006-08-22 Intel Corporation Package with integrated wick layer and method for heat removal
US20040245624A1 (en) * 2003-06-03 2004-12-09 Swanson Leland S. Using solder balls of multiple sizes to couple one or more semiconductor structures to an electrical device
JP4489393B2 (ja) * 2003-08-21 2010-06-23 オリンパス株式会社 半導体装置
US20050104187A1 (en) 2003-10-31 2005-05-19 Polsky Cynthia H. Redistribution of substrate interconnects
US6992382B2 (en) * 2003-12-29 2006-01-31 Intel Corporation Integrated micro channels and manifold/plenum using separate silicon or low-cost polycrystalline silicon
TWI333249B (en) * 2004-08-24 2010-11-11 Himax Tech Inc Sensor package
JP2006084327A (ja) * 2004-09-16 2006-03-30 Denso Corp 容量式力学量センサ装置
JP4535825B2 (ja) * 2004-09-29 2010-09-01 京セラ株式会社 圧力検出装置用パッケージおよび圧力検出装置
US7326932B2 (en) 2005-01-26 2008-02-05 Analog Devices, Inc. Sensor and cap arrangement
US7329871B2 (en) * 2005-02-04 2008-02-12 Stc.Unm Plasmonic enhanced infrared detector element
US20070108635A1 (en) 2005-04-28 2007-05-17 Stats Chippac Ltd. Integrated circuit package system
US7723146B2 (en) 2006-01-04 2010-05-25 Stats Chippac Ltd. Integrated circuit package system with image sensor system
US7982307B2 (en) * 2006-11-22 2011-07-19 Agere Systems Inc. Integrated circuit chip assembly having array of thermally conductive features arranged in aperture of circuit substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105281737A (zh) * 2014-06-25 2016-01-27 福特全球技术公司 在相邻的接近传感器之间具有槽的接近开关总成

Also Published As

Publication number Publication date
US7667323B2 (en) 2010-02-23
JP2008519702A (ja) 2008-06-12
US20060163726A1 (en) 2006-07-27
CN101300913B (zh) 2012-01-25
WO2006053118A2 (en) 2006-05-18
DE112005002762T5 (de) 2007-08-30
WO2006053118A3 (en) 2007-05-24
JP4808729B2 (ja) 2011-11-02

Similar Documents

Publication Publication Date Title
CN101300913B (zh) 带间隔、带凸块部件结构
US20200152598A1 (en) Structures And Methods For Low Temperature Bonding Using Nanoparticles
US4545610A (en) Method for forming elongated solder connections between a semiconductor device and a supporting substrate
CN100583425C (zh) 制造通孔和电子器件的方法
US20160379940A1 (en) Semiconductor device and methods of manufacturing semiconductor devices
KR101286379B1 (ko) 범프-온-리드 플립 칩 인터커넥션
US6559527B2 (en) Process for forming cone shaped solder for chip interconnection
US9379081B2 (en) Semiconductor device package and method of the same
KR100730255B1 (ko) 반도체 장치 및 반도체 장치의 조립 방법
CN108476585B (zh) Pcb混合重分布层
US20160242292A1 (en) Electronic device
US20210202425A1 (en) Semiconductor package using flip-chip technology
KR20050031364A (ko) 전자 부품 내장 기판 및 그 제조 방법
JP4967537B2 (ja) センサーユニットおよびその製造方法
JP2009246367A (ja) ウェーハ・スケール・パッケージを形成するシステム及び方法
US10916507B2 (en) Multiple chip carrier for bridge assembly
US20060211171A1 (en) Underfill on substrate process and ultra-fine pitch, low standoff chip-to-package interconnections produced thereby
US20060231863A1 (en) Manufacturing process of a chip package structure
JP2001007473A (ja) 集積回路素子の実装構造および方法
EP0191434B1 (en) Improved solder connection between microelectronic chip and substrate and method of manufacture
US6407927B1 (en) Method and structure to increase reliability of input/output connections in electrical devices
JPH02105548A (ja) フリップチップ搭載用回路基板
US6846701B2 (en) Traceless flip chip assembly and method
JP3078516B2 (ja) 中継基板、ｉｃ搭載基板と中継基板の接続体、ｉｃ搭載基板と中継基板と取付基板とからなる構造体
JPS61203648A (ja) はんだ接続体を有する回路装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120125