DE9417734U1 - Halbleiteranordnung für Chip-Module - Google Patents

Halbleiteranordnung für Chip-Module

Info

Publication number
DE9417734U1
DE9417734U1 DE9417734U DE9417734U DE9417734U1 DE 9417734 U1 DE9417734 U1 DE 9417734U1 DE 9417734 U DE9417734 U DE 9417734U DE 9417734 U DE9417734 U DE 9417734U DE 9417734 U1 DE9417734 U1 DE 9417734U1
Authority
DE
Germany
Prior art keywords
intermediate carrier
arrangement according
semiconductor
semiconductor arrangement
contact surfaces
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE9417734U
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IDT Europe GmbH
Original Assignee
Zentrum Mikroelektronik Dresden GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zentrum Mikroelektronik Dresden GmbH filed Critical Zentrum Mikroelektronik Dresden GmbH
Priority to DE9417734U priority Critical patent/DE9417734U1/de
Publication of DE9417734U1 publication Critical patent/DE9417734U1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

Lippert, Stachow, Schmidt 8· November 1994
& Partner
Patentanwälte
Krenkebtraße 6
D-Ol 309 Dresden
Zentrum Mikroelektronik Dresden GmbH
01109 Dresden
Halbleiteranordnung für Chip-Module
Die Erfindung betrifft eine Halbleiteranordnung für Chip-Module, bei der Halbleiterchips auf einem Zwischenträger befestigt sind, wobei der Zwischenträger Leitbahnzüge aufweist, deren Kontaktflächen mit Bondinseln der Halbleiterchips durch Drahtbrücken verbunden sind.
Halbleiterbauelemente mit drahtgebondeten Halbleiterchips bestehen in der Regel aus einem Trägerelement, auf dem die Halbleiterchips befestigt sind, wobei die Bondinseln auf der Oberseite des Halbleiterchips mit den Kontaktinseln auf den Leitbahnzügen des Trägerelementes durch Drahtbrücken miteinander verbunden sind. Da damit die Drahtbrücken frei zugänglich sind, ist es erforderlich, diese gegen Beschädigung oder Verbiegen zu schützen. Das geschieht üblicherweise durch eine geeignete Umhüllung, entweder durch Fixieren der Bonddrähte mit einer Vergußmasse, oder durch das Montieren eines Gehäuses, welches zumindest das Halbleiterchip und die Drahtbrücken abdeckt. In der Regel werden jedoch zwei Gehäusehälften verwendet, die das Halbleiterchip beidseitig umschließen, wobei die Außenkontakte des Trägerelementes seitlich hervorstehen.
Dieser Aufbau der Halbleiterbauelemente führt durch die zu verwendenden Gehäuse dazu, daß das Halbleiterbauelement relativ viel Platz beansprucht, so daß das Erreichen großer Packungsdichten zumindest erheblich erschwert wird. Da derartige Halbleiterbauelemente üblicherweise auf Substraten, beispielsweise Leiterplatten montiert werden, muß zwischen
«f
· »■ ♦ *
benachbarten Leiterplatten zumindest soviel Platz frei gehalten werden, daß die auf einer Leiterplatte befindlichen Halbleiterbauelemente nicht die Rückseite der benachbarten Leiterplatte berühren. Der Abstand zwischen den Leiterplatten wird folglich durch die Bauhöhe des jeweils größten Bauelementes, in der Regel das Halbleiterbauelement, auf der Leiterplatte bestimmt.
Ein weiterer Nachteil solcher Halbleiterbauelemente ist darin zu sehen, daß durch die erforderlichen Gehäuse und die notwendigen Montagevorgänge ein nicht unerheblicher Kostenfaktor zu verzeichnen ist, der sich auf die Herstellungskosten des Halbleiterbauelementes negativ auswirkt.
Um diese Probleme zu umgehen, wurden die sogenannte COB-Technologie (Chip-On-Board) entwickelt, bei der die Halbleiterchips mit Ihrer Rückseite auf einem Substrat, wie einer Leiterplatte befestigt werden und Drahtbrücken von den Bondinseln auf den Halbleiterchips zu den Kontaktstellen auf dem Substrat gezogen werden. Da bisher die Bondinseln üblicherweise an der Peripherie der Halbleiterchips angeordnet wurden, lassen sich die Drahtbrücken relativ problemlos ziehen, wobei möglichst kurze Drahtlängen anzustreben sind. Die Verkürzung der Drahtlängen und der Höhe der Drahtbrücken ist beispielsweise dadurch möglich, daß diese nicht auf der Oberfläche des Substrates montiert werden, sondern in Vertiefungen, so daß die Oberfläche der Halbleiterchips etwa mit der Oberfläche der Trägerelemente übereinstimmt.
Bei neueren Bauelementen, insbesondere höher integrierten Speicherschaltkreisen sind die Bondinseln nicht mehr an der Peripherie angeordnet, sondern in der Mitte des Schaltkreises entlang oder parallel zu einer Symmetrieachse. Derartige Schaltkreise sind jedoch für die COB-Technologie nicht geeignet, da dann die nötige Länge der Drahtbrücken die zulässige Länge weit überschreiten würde. Außerdem können derartig lange Drahtbrücken durch induktive- oder kapazitive Kopplungen zu erheblichen elektrischen Problemen führen.
Der Erfindung liegt deshalb die Aufgabe zugrunde, eine Halbleiteranordnung für Chip-Module zu schaffen, die eine kostengünstigere Montage sowohl des Halbleiterchips, als auch des Chip-Modules auf Substarten erlaubt, wobei gleichzeitig die Drahtbrückenlänge auf ein Minimum reduziert wird.
Die der Erfindung zugrundeliegende Aufgabenstellung wird bei einer Halbleiteranordnung der eingangs genannten Art dadurch gelöst, daß der Zwischenträger mit wenigstens einer Öffnung versehen ist, deren Fläche geringfügig größer ist, als die durch die Bondinseln auf dem Halbleiterchip eingeschlossene Fläche, daß das Halbleiterchip mit den Bondinseln zur Öffnung weisend, auf der Rückseite des Zwischenträgers montiert ist, daß sich die Leitbahnen des Zwischenträgers bis an den Rand der Öffnung erstrecken, und daß sich die Drahtbrücken von den Bondinseln des Halbleiterchips zu den Kontaktflächen der Leitbahnzüge durch die Öffnung erstrecken.
Mit dieser Halbleiteranordnung wird einerseits ein sehr platzsparender gehäuseloser Aufbau erreicht, wobei außerdem durch die Drahtbrücken verursachte elektrische Probleme vermieden werden. Darüberhinaus ist die gegen mechanische Beschädigung besonders gefährdete Seite des Halbleiterchips mit den Drahtbrücken sehr gut geschützt.
25
Der Zwischenträger besteht vorzugsweise aus mehreren Schichten, wobei die mit den Leitbahnen versehene metallische Leitbahnebene zwischen einer Isolierschicht und einer Abdeckschicht angeordnet ist. Dabei befindet sich die Öffnung in der Isolierschicht und die Abdeckschicht ist derart ausgebildet, daß zumindest die Öffnung und die Kontaktflächen der Leitbahnen freigehalten werden.
In einer weiteren Ausgestaltung der Erfindung münden die von den Kontaktflächen wegführenden Leitbahnen in Kontaktierflächen, wobei diese auf der dem Halbleiterchip gegenüberliegenden Seite des Zwischenträgers angeordnet sind. Es ist auch möglich, die Kontaktierflächen auf der Seite des
»♦* *· &Lgr; ♦«» ♦♦♦' »t f
Zwischenträgers anzuordnen, auf der das Halbleiterchip befestigt ist und die Kontaktierflächen über Durchkontaktierungen mit den zugehörigen Leitbahnen zu verbinden.
Um den Zwischenträger auf herkömmliche Art und Weise durch Löten auf Leiterplatten montieren zu können, sind die Kontaktierflächen zweckmäßigerweise im Randbereich des Zwischenträgers angeordnet.
In einer Variante der Erfindung überragen die Kontaktierflächen die Isolierschicht seitlich, wodurch es möglich ist, die Kontaktierflächen abzubiegen bzw. bis auf die Oberfläche eines Substrates auf dem der Zwischenträger montiert werden soll, abzusenken.
Zur Vermeidung einer Beschädigung der Drahtbrücken oder der empfindlichen Halbleiteroberfläche während der Handhabung der Halbleiteranordnung oder bei deren Transport können die Drahtbrücken durch eine Vergußmasse fixiert werden.
Um eine bedeutende Verbesserung der Wärmeableitung zu erreichen, kann auf der Rückseite des Halbleiterchips ein Kühlkörper montiert werden.
In einer weiteren Fortbildung der Erfindung ist der Zwischenträger wenigstens mit einem Justageelement versehen, welches als Einkerbung in einer der Schmalseiten des Zwischenträgers ausgebildet sein kann.
Der erfindungsgemäße Zwischenträger ist zur Aufnahme von zwei oder mehr Halbleiterchips zu einem Submodul geeignet, wobei lediglich eine entsprechende Anordnung der Öffnungen mit zugehörigen Leitbahnen vorzusehen ist. Ebenso können auf dem Zwischenträger Halbleiterchips und zusätzlich passive Bauelemente, wie Chipkondensatoren oder Widerstände, angeordnet werden.
•&iacgr; : : *&iacgr; ·: &igr; : &iacgr;
Eine besondere Ausgestaltung der Erfindung ist dadurch gekennzeichnet, daß der Zwischenträger auf einem Substrat montierbar ist, die im Bereich der Drahtbrücken mit einer Aussparung versehen ist, deren Abmessungen größer sind, als die Abmessungen der Öffnung im Zwischenträger und insbesondere eine größere Tiefe aufweist, als die maximale Höhe der mit einer Vergußmasse versehenen Drahtbrücken.
Eine weitere Variante der Erfindung ist dadurch gekennzeichnet, daß der Zwischenträger mit seitlich hervorstehenden Kontaktierflächen auf einem flächigen Substrat montiert ist, indem die Kontaktierflächen bis auf die Ebene des Substrates herabgezogen sind.
Damit wird durch die Erfindung eine Halbleiteranordnung geschaffen, die eine besonders geringe Bauhöhe aufweist, bei der aber andererseits ein ausreichender mechanischer Schutz des Halbleiterbauelementes auf der Seite der Drahtbrücken und die insbesondere für die Anwendung der COB-Technologie geeignet ist.
Da die verwendete Vergußmasse lediglich zum Schutz der Drahtbrücken während der Handhabung des Zwischenträgers dient, also vor dessen Montage auf einer Leiterplatte, muß diese keine besondere mechanische Festigkeit aufweisen, wie dies bei kunststoffumhüllten Halbleiterbauelementen der Fall ist.
Die Erfindung soll nachstehend an einem Ausführungsbeispiel näher erläutert werden. In der zugehörigen Zeichnung zeigen:
30
Fig. 1 eine Draufsicht auf die erfindungsgemäße Halbleiteranordnung ;
Fig. 2 einen Querschnitt durch den auf einer Leiterplatte montierten Zwischenträger nach Fig. 1.
Fig. 3 eine andere Ausführungsform der Halbleiteranordnung mit seitlich überstehenden Kontaktierflächen; und
Fig. 4 eine Querschnittsdarstellung eines Zwischenträgers nach Fig. 3 mit einen dreischichtigen Aufbau.
Die Halbleiteranordnung nach Fig. 1 besteht aus einem Zwischenträger 1 mit auf einer seiner Seiten angeordneten Leitbahnzügen 2, die sich zu gegenüberliegenden Randbereichen erstrecken und dort in Kontaktierflächen 3 münden, um den Zwischenträger 1 beispielsweise auf einem Substrat 4 durch Löten montieren zu können. Je nach de beabsichtigten Montageart des Zwischenträgers 1 können die Kontaktierflächen 3 über Durchkontaktieren auch auf der Seite des Halbleiterchips 6 ausgebildet sein. In dem Zwischenträger 1 befindet sich eine zu einer Symmetrieachse symmetrisch angeordnete Öffnung 5. Auf der den Leitbahnzügen 2 gegenüberliegenden Seite des Zwischenträgers 1 ist ein Halbleiterchip 6 beispielsweise durch Kleben in der Weise montiert, daß dessen Bondinseln 7 sich innerhalb der Fläche der Öffnung 5 befinden.
Es versteht sich, daß die hierfür verwendeten Halbleiterchips 6 Bondinseln 7 aufweisen müssen, die im zentralen Bereich des Halbleiterchips 6 angeordnet sind, wie dies insbesondere bei höher integrierten Speicherschaltkreisen der Fall ist.
Außerdem sollten die Leitbahnzüge 2 möglichst nahe der Öffnung 5 in Kontaktflächen 8 enden, aber einen schmalen Bereich unmittelbar an der Öffnung 5 freihalten. Die Verbindung der Bondinseln 7 mit den Kontaktflächen 8 kann auf übliche Weise durch Drahtbonden durch das Ziehen von Drahtbrücken 9 erfolgen, wobei diese sich durch die Öffnung 5 erstrecken.
30
Um die Drahtbrücken 9 zumindest bis zur Montage des Zwischenträgers 1 auf einem Substrat 4 gegen mechanische Beschädigung zu schützen, ist es zweckmäßig, den unmittelbaren Bereich der Drahtbrücken mit einer Abdeckung oder einer Vergußmasse zu versehen.
Zur Erleichterung der Montage und der genauen Positionierung des Zwischenträgers 1 auf einem Substrat 4 ist dieser mit
einem Justageelement 11 an einer seiner Schmalseiten 12 versehen. Die Montage des Zwischenträgers 1 auf einem Substrat 4 kann entsprechend Fig. 2 dadurch erfolgen, daß das Substrat 4 am vorgesehenen Montageort beispielsweise durch Fräsen zunächst mit einer Aussparung 13 versehen wird und der Zwischenträger 1 so plaziert wird, daß die mit der Vergußmasse 10 fixierten Drahtbrücken 9 in die Aussparung 13 hineinragen. Die Abmessungen der Aussparung sollten größer sein, als die Abmessungen der mit der Vergußmasse 10 versehenen Drahtbrücken
9. Insbesondere sollte die Tiefe der Aussparung geringer sein, als die Dicke des Substrates. Damit kann das Substrat 4 nach der Montage des Zwischenträgers die Funktion eines einer Gehäusehälfte übernehmen, da diese den Bereich, in dem sich die Drahtbrücken befinden, sicher umschließt.
Der beschriebene Zwischenträger 1 kann in entsprechender Weise auch zur Aufnahme weiterer Halbleiterbauelemente oder weiterer passiver Bauelemente ausgebildet werden. In diesem Fall sind lediglich weitere Öffnungen 5 und entsprechende Leitbahn2üge 2 vorzusehen. Zur Montage eines solchen Zwischenträgers 1 auf einem Substrat 4 ist diese ebenfalls mit mehreren Aussparungen 13 zu versehen, deren Lage den Öffnungen 5 auf dem Zwischenträger 1 entspricht.
Eine andere Ausfühungsform der Erfindung geht aus Fig. 3 und 4 hervor, bei der die Bondinseln 8 auf dem Halbleiterchip 6 parallel zur quer verlaufenden Symmetrieachse angeordnet sind. Die Verbindung der Bondinseln 8 mit den Kontaktflächen 3 erfolgt hier ebenso wie bei der Ausführung nach den Fig. 1 und 2 durch Drahtbrücken 8, die sich durch die öffnung 5 erstrecken. Der Zwischenträger 1 ist hier jedoch dreischichtig aufgebaut, indem das Halbleiterchip 6 auf einer Isolierschicht 14 montiert ist. Unter dieser Isolierschicht 14 befindet sich eine Leitbahnebene 15 mit den Leitbahnen 2, die ihrerseits durch eine Abdeckschicht 16 abgedeckt ist. Diese Abdeckschicht 16 ist so ausgebildet, daß sie zumindest die Öffnung 5 und den Bereich der Kontaktflächen 8 frei hält.
• *» · · SS &rgr;
Wie insbesondere aus Fig. 4 ersichtlich ist, ist dieser Zwischenträger 1 auf einem Substrat 4, beispielsweise durch Löten, montiert. Zu diesem Zweck ragen die Kontaktierflächen 3 seitlich aus dem Zwischenträger 1 hervor und sind bis auf die Ebene des Substrates 4 abgesenkt.
Da die Rückseiten der Halbleiterchips 6 bei beiden Varianten frei liegen, besteht damit die Möglichkeit, auf den Halbleiterchips 6 zusätzlich Kühlkörper zu montieren.
Es versteht sich, daß der aus Fig. 4 ersichtliche Zwischenträger 1, bzw. das Chip-Modul auch so auf einem Substrat 4 montiert werden kann, daß das Halbleiterchip 6 auf der Seite des Substrates 4 positioniert ist. In diesem Fall wären die Kontaktierflächen 3 lediglich anders herum abzubiegen und ggf. auf der Seite des Halbleiterchips 6 eine zusätzliche Abdeckschicht vorzusehen, bei der der Bereich des Halbleiterchips 6 ausgespart ist, um eine flächige Auflage auf dem Substrat 4 zu erreichen.
Uppert, SrachOW, Schmidt 8· November 1994
& Partner
Patentanwälte KrenkebtraBe &oacgr;
D-01309 Dresden
Zentrum Mikroelektronik Dresden GmbH 01109 Dresden
Bezugszeichenliste
1 Zwischenträger
2 Leitbahnzug
3 Kontaktierfläche
4 Leiterplatte 5 Öffnung
6 Halbleiterchip
7 Bondinsel
8 Kontaktfläche
9 Drahtbrücke 10 Vergußmasse
11 Justageelement
12 Schmalseite
13 Aussparung
14 Isolierschicht 15 Leitbahnebene
16 Abdeckschicht

Claims (18)

Lippert, Stachow, Schmidt 8· November 1994 & Partner Patentanwälte KrenketetraBe &oacgr; D-01309 Dresden Zentrum Mikroelektronik Dresden GmbH 01109 Dresden Schutzansprüche
1. Halbleiteranordnung für Chip-Module, bei der Halbleiterchips auf einem Zwischenträger befestigt sind, wobei der Zwischenträger Leitbahnzüge aufweist, deren Kontaktflächen mit Bondinseln der Halbleiterchips durch Drahtbrücken verbunden sind, dadurch gekennzeichnet,
daß der Zwischenträger (1) mit wenigstens einer Öffnung (5) versehen ist, deren Fläche geringfügig größer ist, als die durch die Bondinseln (7) auf dem Halb
leiterchip (6) eingeschlossene Fläche,
daß das Halbleiterchip (6) mit den Bondinseln (7) zur Öffnung (5) weisend, auf der Rückseite des Zwischenträgers (1) montiert ist,
- daß sich die Leitbahnen (2) des Zwischenträgers (1) bis an den Rand der Öffnung (5) erstrecken, und
daß sich die Drahtbrücken (9) von den Bondinseln (7) des Halbleiterchips (6) zu den Kontaktflächen (8) der Leitbahnzüge (2) durch die Öffnung (5) erstrecken.
2. Halbleiteranordnung nach Anspruch 1,dadurch gekennzeichnet , daß der Zwischenträger (1) aus mehreren Schichten besteht.
3. Halbleiteranordnung nach Anspruch 1 und 2, dadurch gekennzeichnet , daß der Zwischenträger (1) aus einer Isolierschicht (14) und einer Abdeckschicht (16) besteht, zwischen denen eine Leitbahnzüge (2) aufweisende
metallische Leitbahnebene (15) angeordnet ist.
4. Halbleiteranordnung nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß sich die Öffnung (5) in der Isolierschicht (14) befindet.
5. Halbleiteranordnung nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß die Abdeckschicht (16) zumindest die Öffnung (5) und die Kontaktflächen (8) der Leitbahnen (2) freihaltend ausgebildet ist.
6. Halbleiteranordnung nach den Ansprüchen l bis 5, dadurch gekennzeichnet, daß die von den Kontaktflächen (8) wegführenden Leitbahnen (2) in Kontaktierflächen (3) münden.
7. Halbleiteranordnung nach Anspruch 6,dadurch gekennzeichnet , daß die Kontaktierflächen (3) auf der dem Halbleiterchip (6) gegenüberliegenden Seite des Zwischenträgers (1) angeordnet sind.
8. Halbleiteranordnung nach Anspruch 6,dadurch gekennzeichnet , daß die Kontaktierflächen (3) auf der Seite des Zwischenträgers (1) angeordnet sind, auf der das Halbleiterchip (6) angeordnet ist und über Durchkontakt ierungen mit den zugehörigen Leitbahnen verbunden sind.
9. Halbleiteranordnung nach Anspruch 6,dadurch gekennzeichnet , daß die Kontaktierflächen (3) im Randbereich des Zwischenträgers (1) angeordnet sind.
10. Halbleiteranordnung nach Anspruch 6,dadurch gekennzeichnet, daß die Kontaktierflächen (3) die Isolierschicht (14) seitlich überragen.
11. Halbleiteranordnung nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß die Drahtbrücken (9) durch eine Vergußmasse (10) geschützt sind.
12. Halbleiteranordnung nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß auf der freiliegenden Rückseite des Halbleiterchips (6) ein Kühlkörper angeordnet ist.
13. Halbleiteranordnung nach den Ansprüchen 1 bis 12, dadurch gekennzeichnet, daß der Zwischenträger (1) wenigstens mit einem Justageelement (11) versehen ist.
14. Halbleiteranordnung nach Anspruch 13, dadurch gekennzeichnet , daß das Justageelement (11) als eine Einkerbung in einer der Schmalseiten (12) des Zwischenträgers (1) ausgebildet ist.
15. Halbleiteranordnung nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, daß auf dem Zwischenträger (1) zwei oder mehr Halbleiterchips zu einem Submodul angeordnet sind.
16. Halbleiteranordnung nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, daß auf dem Zwischenträger (1) Halbleiterchips und passive Bauelemente angeordnet sind.
17. Halbleiteranordnung nach Anspruch 1,dadurch gekennzeichnet , daß der Zwischenträger (1) auf einem Substrat (4) montierbar ist, die im Bereich der Drahtbrücken mit einer Aussparung (13) versehen ist, deren 5 Abmessungen größer sind, als die Abmessungen der Öffnung (5) im Zwischenträger (1) und insbesondere eine größere Tiefe aufweist, als die maximale Höhe der mit einer Vergußmasse (10) versehenen Drahtbrücken (9).
18. Halbleiteranordnung nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet, daß der Zwischenträger (1) mit seitlich hervorstehenden Kontaktierflächen (3) auf einem flächigen Substrat (4) montiert ist, indem die Kontaktierflächen (3) bis auf die Ebene des Substrates (4) herabgezogen sind.
DE9417734U 1994-11-08 1994-11-08 Halbleiteranordnung für Chip-Module Expired - Lifetime DE9417734U1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE9417734U DE9417734U1 (de) 1994-11-08 1994-11-08 Halbleiteranordnung für Chip-Module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE9417734U DE9417734U1 (de) 1994-11-08 1994-11-08 Halbleiteranordnung für Chip-Module

Publications (1)

Publication Number Publication Date
DE9417734U1 true DE9417734U1 (de) 1995-03-16

Family

ID=6915726

Family Applications (1)

Application Number Title Priority Date Filing Date
DE9417734U Expired - Lifetime DE9417734U1 (de) 1994-11-08 1994-11-08 Halbleiteranordnung für Chip-Module

Country Status (1)

Country Link
DE (1) DE9417734U1 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0810655A2 (de) * 1996-05-29 1997-12-03 Texas Instruments Incorporated Eine Packung für eine Halbleiteranordnung
EP0859411A2 (de) * 1997-02-12 1998-08-19 Oki Electric Industry Co., Ltd. Oberflächenmontierbare Halbleitervorrichtung, Leiterplatte mit einer derartigen Halbleitervorrichtung, und Verfahren zum Herstellen einer derartigen Halbleitervorrichtung
WO2001037335A2 (de) * 1999-11-15 2001-05-25 Infineon Technologies Ag Verpackung für einen halbleiterchip
US7667323B2 (en) 2004-11-12 2010-02-23 Analog Devices, Inc. Spaced, bumped component structure
US8476591B2 (en) 2005-09-21 2013-07-02 Analog Devices, Inc. Radiation sensor device and method

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0810655A2 (de) * 1996-05-29 1997-12-03 Texas Instruments Incorporated Eine Packung für eine Halbleiteranordnung
EP0810655A3 (de) * 1996-05-29 1999-10-06 Texas Instruments Incorporated Eine Packung für eine Halbleiteranordnung
US6667560B2 (en) 1996-05-29 2003-12-23 Texas Instruments Incorporated Board on chip ball grid array
EP0859411A2 (de) * 1997-02-12 1998-08-19 Oki Electric Industry Co., Ltd. Oberflächenmontierbare Halbleitervorrichtung, Leiterplatte mit einer derartigen Halbleitervorrichtung, und Verfahren zum Herstellen einer derartigen Halbleitervorrichtung
EP0859411A3 (de) * 1997-02-12 1999-03-17 Oki Electric Industry Co., Ltd. Oberflächenmontierbare Halbleitervorrichtung, Leiterplatte mit einer derartigen Halbleitervorrichtung, und Verfahren zum Herstellen einer derartigen Halbleitervorrichtung
US6198160B1 (en) 1997-02-12 2001-03-06 Oki Electric Industry Co., Ltd. Surface mounted type semiconductor device with wrap-around external leads
WO2001037335A2 (de) * 1999-11-15 2001-05-25 Infineon Technologies Ag Verpackung für einen halbleiterchip
WO2001037335A3 (de) * 1999-11-15 2001-12-13 Infineon Technologies Ag Verpackung für einen halbleiterchip
US6724076B1 (en) 1999-11-15 2004-04-20 Infineon Technologies Ag Package for a semiconductor chip
US7667323B2 (en) 2004-11-12 2010-02-23 Analog Devices, Inc. Spaced, bumped component structure
US8476591B2 (en) 2005-09-21 2013-07-02 Analog Devices, Inc. Radiation sensor device and method

Similar Documents

Publication Publication Date Title
DE2554965C2 (de)
DE68928320T2 (de) Randmontierte Packung vom Oberflächen-Montierungstyp, für integrierte Halbleiterschaltungsanordnungen
DE4301915C2 (de) Mehrfachchip-Halbleitervorrichtung
DE19928075B4 (de) Speichermodul mit Wärmeableiter
DE69225896T2 (de) Träger für Halbleitergehäuse
EP0162149B1 (de) Elektrischer Kondensator als Chip-Bauelement
EP0558712B1 (de) Elektrisches gerät, insbesondere schalt- und steuergerät für kraftfahrzeuge
DE68920469T2 (de) Elektronische Packung.
DE19801312A1 (de) Halbleiterbauelement mit mehreren Substratlagen und zumindest einem Halbleiterchip und einem Verfahren zum Herstellen eines solchen Halbleiterbauelementes
DE69422463T2 (de) Halbleiteranordnung mit einem Halbleiterchip mit Rückseitenelektrode
DE19634202C2 (de) Halbleitervorrichtung
DE19940633A1 (de) IC-Gehäuse
WO2005091366A2 (de) Halbleitermodul mit einem kopplungssubstrat und verfahren zur herstellung desselben
DE10002852A1 (de) Abschirmeinrichtung und elektrisches Bauteil mit einer Abschirmeinrichtung
DE10162749A1 (de) Schaltungsanordnung
DE4335946C2 (de) Anordnung bestehend aus einer Leiterplatte
DE3535923A1 (de) Substrathaltender aufbau
DE4130899C2 (de) Halbleitervorrichtung
DE19725424A1 (de) Leiterplatte mit in der Fläche montierten Bauteilen
EP0531984A1 (de) Elektronische Schaltung für Leistungshalbleiterbauelemente
DE69514053T2 (de) Leiterplatte mit bimetallischer Wärmesenke
DE9417734U1 (de) Halbleiteranordnung für Chip-Module
DE19805492C2 (de) Leiterplatte
DE102006045415A1 (de) Bauelementanordnung mit einem Träger
DE10139985B4 (de) Elektronisches Bauteil mit einem Halbleiterchip sowie Verfahren zu seiner Herstellung