CN101299348A - 半导体装置、静态存储单元、半导体存储电路 - Google Patents

半导体装置、静态存储单元、半导体存储电路 Download PDF

Info

Publication number
CN101299348A
CN101299348A CNA2008100962063A CN200810096206A CN101299348A CN 101299348 A CN101299348 A CN 101299348A CN A2008100962063 A CNA2008100962063 A CN A2008100962063A CN 200810096206 A CN200810096206 A CN 200810096206A CN 101299348 A CN101299348 A CN 101299348A
Authority
CN
China
Prior art keywords
transistor
gate transistor
couple
active area
pull
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008100962063A
Other languages
English (en)
Inventor
王屏薇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101299348A publication Critical patent/CN101299348A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/903—FET configuration adapted for use as static memory cell
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/906—Dram with capacitor electrodes used for accessing, e.g. bit line is capacitor plate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)

Abstract

提供半导体装置、静态存储单元、半导体存储电路。由八个晶体管组成的虚拟6T SRAM单元设计包括一对交叉连接的反相器及一对通过栅晶体管，其通过衬底电性连接到各个反相器。同一对晶体管中，各通过栅晶体管分别有彼此不同的β值，其中β值较小的作为读取端口，而β值较大的作为写入端口。两对位线电性连接到通过栅晶体管，多种字线也电性连接到这些通过栅晶体管。在某一实施例中，所有通过栅晶体管电性连接到同一条字线，而在另一实施例中，所有通过栅晶体管电性连接到一对字线。在其他实施例中，个别通过晶体管电性连接到个别的字线。本发明能提升读取边限和写入边限，同时不会导致单元的面积增加，由此降低此单元的最小操作电压。

Description

半导体装置、静态存储单元、半导体存储电路
技术领域
本发明涉及一种半导体装置，特别涉及一种存储单元结构的***。
背景技术
互补金属氧化物半导体(Complementary Metal-Oxide-Semiconductor，CMOS)是制作静态随机存取存储器(SRAM，以下以此简称)最主要的技术。由于SRAM单元的体积减少，使得速度、效能、电路密度和SRAM单元成本获得大大的改善。然而，随着存储单元的体积减少，写入和读取边限(margin)的增加和最小操作电压(Vcc，min)的下降对于高效操作就变得格外的重要。
图1显示一种八个(8T)晶体管SRAM存储单元100，这个8T存储单元100分别有第一通过栅晶体管(first pass-gate transistor)101、第二通过栅晶体管(second pass-gate transistor)103、第三通过栅晶体管(third pass-gatetransistor)115、第四通过栅晶体管(forth pass-gate transistor)117、第一上拉晶体管(first pull-up transistor)105、第二上拉晶体管(second pull-uptransistor)107、第一下拉晶体管(first pull-down transistor)109和第二下拉晶体管(second pull-down transistor)111。在这个8T存储单元100中，通过栅晶体管101和通过栅晶体管115的栅极113由第一字线WL-1控制。而通过栅晶体管103和通过栅晶体管117的栅极121由第二字线WL-2控制，由此决定是否选择这个8T存储单元100。由上拉晶体管105、107及下拉晶体管109、111组成的闩锁(latch)储存状态，这个储存的状态可以通过位线组合ABL/ABLB或BBL/BBLB来读取。
在此结构中，当第一字线WL-1上为低电压而第二字线WL-2上为高电压时，此8T存储单元100为写入状态。当第二字线WL-2上为高电压时，则位线BBL和互补位线BBLB上为高电压，而位线ABL和互补位线ABLB上为低电压。要从此存储装置执行读取，则第一位线WL-1上为高电压而第二位线WL-2上为低电压。当WL-1上为高电压，则位线ABL和其互补位线ABLB为高电压，而BBL和其互补位线BBLB为低电压。
图2显示8T存储单元100的设计的重叠图，这显示8T存储单元100与生俱来的缺点——它的尺寸。8T存储单元100远比6T存储单元占据更多空间，典型的6T存储单元大约使用0.35μm2，而8T存储单元100大约使用0.65μm2。
因此，需要一种八个晶体管的存储单元，其拥有良好的读取、写入边限，以及降低的最小操作电压(Vcc，min)和尺寸。
发明内容
本应用于SRAM存储单元的发明的优选实施例通常可以解决或规避这些和其他问题，并达到技术上的优势。
本发明一方面包括由衬底、电性连接到第一下拉晶体管的第一上拉晶体管和电性连接到第二下拉晶体管的第二上拉晶体管所构成的半体体装置。这些晶体管交叉电性连接，故第一下拉晶体管和第一上拉晶体管的输出电性连接到第二上拉晶体管和第二下拉晶体管的栅极，而第二下拉晶体管和第二上拉晶体管的输出电性连接到第一上拉晶体管和第一下拉晶体管的栅极。此外还有四个通过栅晶体管，其中两个通过栅晶体管通过衬底平行地电性连接到第一下拉晶体管的漏极，而其他两个通过栅晶体管通过衬底平行地电性连接到第二下拉晶体管的漏极。电性连接到第一下拉晶体管的两个通过栅晶体管，其有不同的β比值，而电性连接到第二下拉晶体管的两个通过栅晶体管，其也有不同的β比值。
上述半导体装置中，上述第一β值可小于上述第三β值，上述第二β值可小于上述第四β值。
上述半导体装置还可包括：第一字线，上述第一字线耦接到上述第一通过栅晶体管的栅极、上述第二通过栅晶体管的栅极、上述第三通过栅晶体管的栅极和上述第四通过栅晶体管的栅极。
上述半导体装置还可包括：耦接到上述第一通过栅晶体管和上述第二通过栅晶体管的第一字线，和耦接到上述第三通过栅晶体管和上述第四通过栅晶体管的第二字线，且上述第一有源区具有第一宽广区及从上述第一宽广区延伸出来的两个突出区，从上述第一宽广区延伸出来的上述两个突出区大体上与上述第二有源区的长轴平行，而上述第四有源区具有第二宽广区及从上述第二宽广区延伸出来的两个突出区，从上述第二宽广区延伸出来的上述两个突出区大体上与上述第三有源区的长轴平行。
本发明另一方面包括了由衬底、一对交叉连接的反相器、第一和第二读取端口和第一和第二写入端口所构成的SRAM单元。衬底之上有四个有源区，其内的第一和第三有源区分别有一个宽广区和从宽广区延伸出来的两个突出区，其延伸方向分别与第二和第四有源区的长轴(longitudinal axis)大致平行。第一读取端口通过一个插塞(plug)电性连接到第一位线，而且还通过衬底电性连接到第一反相器。而第二读取端口通过一个插塞电性连接到第一互补位线，而且还通过衬底电性连接到第二反相器。第一写入端口通过一个插塞电性连接到第二位线，而且还通过衬底电性连接到第一反相器。而第二写入端口通过一个插塞电性连接到第二互补位线，而且还通过衬底电性连接到第二反相器。第一写入端口和第二写入端口的β比值分别比第一读取端口和第二读取端口的β比值大。
本发明还有一方面为一种静态存储单元，包括：第一有源区，上述第一有源区包括第一宽广区和从上述第一宽广区延伸出来的两个突出区；第二有源区，上述第二有源区的长轴大体上和上述第一宽广区所延伸出来的上述两个突出区的长轴平行；第三有源区，上述第三有源区包括第二宽广区和从上述第二宽广区延伸出来的两个突出区；第四有源区，上述第四有源区的长轴大体上与上述第二宽广区延伸出来的上述两个突出区的长轴平行；第一上拉晶体管，位于上述第二有源区内，上述第一上拉晶体管具有耦接到电压源的源极、漏极和栅极；第一下拉晶体管，位于上述第一有源区内，上述第一下拉晶体管具有耦接到接地点的源极、漏极和栅极；第二上拉晶体管，位于上述第四有源区内，上述第二上拉晶体管具有耦接到上述电压源的源极、漏极和栅极；第二下拉晶体管，位于上述第三有源区内，上述第二下拉晶体管具有耦接到上述接地点的源极、漏极和栅极，其中上述第一上拉晶体管的漏极和上述第一下拉晶体管耦接到上述第二上拉晶体管和上述第二下拉晶体管的栅极，而上述第二上拉晶体管的漏极和上述第二下拉晶体管耦接到上述第一上拉晶体管的栅极和上述第一下拉晶体管来形成一对交叉耦接的反相器；第一通过栅晶体管，位于上述第一有源区内，上述第一通过栅晶体管包括源极、栅极和漏极，上述第一通过栅晶体管具有第一β值，而上述第一通过栅晶体管的漏极通过上述第一有源区耦接到上述第一下拉晶体管的漏极；第二通过栅晶体管，位于上述第三有源区内，上述第二通过栅晶体管包括源极、栅极和漏极，上述第二通过栅晶体管具有第二β值，而上述第二通过栅晶体管的漏极通过上述第三有源区耦接到上述第二下拉晶体管的漏极；第三通过栅晶体管，位于上述第一有源区内，上述第三通过栅晶体管包括源极、栅极和漏极，上述第三通过栅晶体管的漏极通过上述第一有源区耦接到上述第一下拉晶体管的漏极，上述第三通过栅晶体管具有比上述第一β值还大的第三β值；第四通过栅晶体管，位于上述第三有源区内，上述第四通过栅晶体管包括源极、栅极和漏极，上述第四通过栅晶体管的漏极通过上述第三有源区耦接到上述第二下拉晶体管的漏极，上述第四通过栅晶体管具有比上述第二β值还大的第四β值；第一位线，上述第一位线耦接到上述第一通过栅晶体管的源极；第一互补位线，上述第一互补位线耦接到上述第二通过栅晶体管的源极；第二位线，上述第二位线耦接到上述第三通过栅晶体管的源极；以及第二互补位线，上述第二互补位线耦接到上述第四通过栅晶体管的源极，其中上述第一通过栅晶体管和上述第三通过栅晶体管具有较大β值者作为写入端口，而另一者则作为读取端口，其中上述第二通过栅晶体管和上述第四通过栅晶体管具有较大β值者作为写入端口，而另一者则作为读取端口。
上述静态存储器单元还可包括：第一字线，上述第一字线耦接到上述第一通过栅晶体管的栅极、上述第二通过栅晶体管的栅极、上述第三通过栅晶体管的栅极和上述第四通过栅晶体管的栅极。
上述静态存储器单元还可包括：耦接到上述第一通过栅晶体管和上述第二通过栅晶体管的第一字线，和耦接到上述第三通过栅晶体管和上述第四通过栅晶体管的第二字线。
本发明另一方面包括了由多个存储单元组成的半导体存储电路，每一存储单元有一个衬底和一对交叉连接的反相器。四个通过栅晶体管成对电性连接到反相器，故通过栅晶体管通过衬底电性连接到反相器。不同的字线也分别电性连接到这些通过栅晶体管。第一位线电性连接到与第一反相器电性连接的其中一个通过栅晶体管，第二位线电性连接到与第一反相器电性连接的另一个通过栅晶体管，第一互补位线电性连接到与第二反相器电性连接的其中一个通过栅晶体管，第二互补位线电性连接到与第二反相器电性连接的另一个通过栅晶体管。
上述半导体存储电路还可包括：第一写入晶体管，其中上述第一写入晶体管耦接到上述第二位线和上述第二互补位线，上述第一通过栅晶体管的栅极和上述第三通过栅晶体管的栅极耦接在一起。
上述半导体存储电路中，上述第一有源区可具有第一宽广区和从上述第一宽广区延伸出来的两个突出区，从上述第一宽广区延伸出来的上述两个突出区与上述第二有源区的长轴大致平行，而其中上述第四有源区具有第二宽广区和从上述第二宽广区延伸出来的两个突出区，从上述第二宽广区延伸出来的上述两个突出区与上述第三有源区的长轴大致平行。
如本领域技术人员所知，本发明将会使得读取边限和写入边限提升，而同时不会导致单元的面积增加。因此这也将降低此单元的最小操作电压Vcc，min。
附图说明
图1显示8T SRAM存储单元现有技术的电路图。
图2显示图1中所描述的8T SRAM存储单元现有技术的布线图。
图3显示依照本发明的一个实施例虚拟6T SRAM单元的电路图，其所有的通过栅晶体管都被电性连接到同一字线。
图4显示图3根据本发明的一个实施例所描述的虚拟6T SRAM单元的布线图，
图5显示根据本发明的一个实施例虚拟6T SRAM单元的电路图，其第一通过栅晶体管和第二通过栅晶体管电性连接到第一字线，第三通过栅晶体管和第四通过栅晶体管电性连接到第二字线。
图6显示图5根据本发明的一个实施例所描述的虚拟6T SRAM的布线图。
图7显示根据本发明的一个实施例虚拟6T SRAM的电路图，其第一通过栅晶体管和第三通过栅晶体管电性连接到第一字线，第二通过栅晶体管和第四通过栅晶体管电性连接到第二字线。
图8显示根据本发明的一个实施例虚拟6T SRAM的电路图，其第一通过栅晶体管、第二通过栅晶体管、第三通过栅晶体管和第四通过栅晶体管均电性连接到个别的字线。
除非特别指示，在不同的图中相同的数字和符号均指相同的零件。这些图示用来清楚地说明实施方式的相关观点，但不一定依照比例画制。
其中，附图标记说明如下：
101、103、115、117、301、303、315、317～通过栅晶体管
105、107、305、307～上拉晶体管
109、111、309、311～下拉晶体管
113、119、121、123、441、443、445、447、605、607～栅极
319～写入晶体管
407、409、413、415、417、421、423、425、427、429、430、431、433、435、437、439、601、603插塞
402、406～NMOS有源区
403、404～PMOS有源区
405～N型阱
411、419～单元内连线
ABL、ABLB、BBL、BBLB、RBL、RBLB、WBL、WBLB～位线
WL、WL-1、WL-2、WL-3、WL-4、WL-5、WL-6～字线
Vcc～电压源
Vss～接地点
具体实施方式
实施例：
以下详细讨论本优选实施例的制作与使用。然而，必须知道的是，本发明提供许多可以在多样特定情境下实现的应用发明观念。在此讨论的特定实施例只是说明本发明的特定制作和使用方式，并非用以限制此发明的范围。
本发明将会以一个特定的实施例来描述，特别是虚拟的6T SRAM存储单元。然而，本发明的实施方式也可以用来组成其他形式的存储单元。
图3显示根据本发明一个实施例所述的存储器装置300的电路图。将第一上拉晶体管305、第一下拉晶体管309以及第二上拉晶体管307和第二下拉晶体管311电性连接以形成两个交叉连接(cross-coupled)的反相器。第一下拉晶体管309和第一上拉晶体管305的漏极电性连接到第二上拉晶体管307和第二下拉晶体管311的栅极，第二上拉晶体管307和第二下拉晶体管311的漏极电性连接到第一上拉晶体管305和第一下拉晶体管309的栅极。
存储装置300还由第一通过栅晶体管301、第二通过栅晶体管315、第三通过栅晶体管303和第四通过栅晶体管317共四颗通过栅晶体管所组成。所有通过栅晶体管的栅极均电性连接到单一一个控制存储单元300读写的字线WL(这些功能于以下描述)。第一通过栅晶体管301电性连接到读位线(RBL)，第二通过栅晶体管315电性连接到互补读位线(RBLB)，第三通过栅晶体管303电性连接到写位线(WBL)，第四通过栅晶体管317电性连接到互补写位线(WBLB)。第一通过栅晶体管301和第二通过栅晶体管303电性连接到第一下拉晶体管309和第一上拉晶体管305电性连接的共同接点。第二通过栅晶体管315和第四通过栅晶体管317电性连接到第二下拉晶体管311和第二上拉晶体管307电性连接的共同接点。
第一写入晶体管319可选择性地电性连接到写位线WBL及互补写位线WBLB。在存储单元300的读写操作期间，第一写入晶体管319可用来控制写位线WBL及互补写位线WBLB。
图4显示图3中根据本发明一个实施例所述的存储装置300的重叠图。虚线400所围绕的晶体管源极和栅极插塞孔代表图3中所述的一个单位单元或单一一存储单元300的边界。要注意的是，在成品中此边界可能是不明显的，更确切地说，单位单元400定义了设计存储器阵列的基本建构区块。此单位单元400可以复制无限倍(如千、百万、十亿或更多)来建立可以储存各种数据量的存储器。
单位单元形成于衬底401之上，衬底401可能包括绝缘层上硅(silicon oninsulator，SOI)衬底的有源层，或者是传统硅晶圆，不论是否有掺杂。一般而言，SOI衬底包括半导体材料层，例如硅、锗、硅锗、SOI、绝缘层上硅锗(silicon germanium on insulator，SGOI)或这些的组合。其他的衬底例如多层衬底、梯度衬底或混合定位衬底都可以使用。优选的是，虽然衬底401是P型衬底，但在其他实施方式也可以是N型衬底。
如图4所示，N型阱405位于P型衬底401内部，两者恰好在相反的边上。举例来说，N型阱405也可以深N型阱(deep N-well)代替。本领域技术人员均知，在衬底401上的N型阱405是借着注入例如磷的离子而形成的。然而，其他N离子例如氮、砷或锑灯也可替代使用。
第一PMOS有源区403和第二PMOS有源区404于N型阱405内形成，而且N型阱405也包括了上拉晶体管305和第二上拉晶体管307的源极和漏极区。任何本领域技术人员均知有源区被绝缘区隔离，例如浅沟槽隔离(Shallow Trench Isolations，STI)。一般而言，如本领域技术人员所知，浅沟槽隔离是借着在有源区周围蚀刻衬底401形成沟槽，并于其内填满介质而形成的。此沟槽最好能填入本领域熟知的传统方法组成的介质，诸如氧化物材料、高密度等离子体氧化物或同性质之类。然而，其他形式的隔离架构也可替代使用来隔离有源区。
如图4所示，第一NMOS有源区402及第二NMOS有源区406位于衬底401内N型阱405的两边。NMOS的有源区402在下拉晶体管309形成的地方形成宽广区域，对于下拉晶体管309来说，此区域的宽度可能会介于0.1μm至1μm，以宽度0.4μm为佳。而长度可能会介于0.04μm至0.08μm，以长度0.05μm为佳。从NMOS有源区402的宽广区延伸出来的是两个突出区，其与PMOS有源区403的长轴大致平行。通过栅晶体管301形成于一个突出区之上，而通过栅晶体管303形成于另一突出区之上。这两个突出区的长度可能介于0.04μm至0.1μm之间，以长度0.065μm为佳。宽度以介于0.06μm至0.5μm之间为佳。通过栅晶体管301和303的沟道区域的长和宽经过设计，可以用来控制晶体管的β值(以下对分别通过栅晶体管讨论)。
NMOS有源区406也在下拉晶体管311将会形成的地方形成宽广区域，对于下拉晶体管311而言，此宽广区域的宽度可能类似下拉晶体管309，介于0.1μm至1μm之间，以宽度0.4μm为佳。而长度可能会介于0.04μm至0.08μm，以长度0.05μm为佳。从NMOS有源区406的宽广区延伸出来的是两个突出区，其与PMOS有源区404的长轴大致平行，但是与NMOS有源区402的突出区的方向大致相反。通过栅晶体管315形成于一个突出区之上，而通过栅晶体管317形成于另一NMOS有源区406的突出区之上。这些突出区的长度可能介于0.04μm至0.1μm之间，以长度0.065μm为佳。宽度以介于0.06μm至0.5μm之间为佳。通过栅晶体管315和317的长和宽经过设计，可以用来控制晶体管的β值(以下分别通过栅晶体管讨论)。
任何本领域技术人员都知道，以上所描述的尺寸只不过是用来说明本发明的一个特定实施例。更明确地说，以上所提到的尺寸涉及45纳米世代晶体管。然而，以上的描述并非用来限制本发明。视其他世代的晶体管，其他的尺寸也可使用，特别是晶体管的尺寸随着未来晶体管世代的来临而减小。
从NMOS有源区402的宽广区所延伸出来的突出区，其相关宽度可使得通过栅晶体管301和303在衬底401上通过NMOS有源区402而电性连接到下拉晶体管309。同样地，从NMOS有源区406的宽广区所延伸出来的突出区，其相关宽度可使得通过栅晶体管315和通过栅晶体管317在衬底401上通过NMOS有源区406而电性连接到下拉晶体管309。借着通过电性连接衬底401，就不需要再通过另外的金属层和内部接线。
栅极441形成于NMOS有源区402的突出区的部分区域之上，用以形成通过栅晶体管301和303的栅极，栅极443形成于NMOS有源区402的宽广区和PMOS有源区403的部分区域之上来形成下拉晶体管309和上拉晶体管305的栅极。栅极445形成于NMOS有源区406的宽广区域和PMOS有源区404的部分区域之上来形成上拉晶体管307和下拉晶体管311的栅极，栅极447形成于NMOS有源区406的突出区的部分区域之上来形成通过栅晶体管315和通过栅晶体管317的栅极。
第一实施例的栅极441、443、445和447由一个或多个导体层所组成，例如杂质多晶硅、金属、金属合金、其同类物和其组合。此栅极厚度小于若小于
Figure A20081009620600152
则更好。栅极的长度(栅极下方沟道的长度)最好介于大约10nm至110nm之间，以长度约25nm至65nm之间为佳。然而，如果使用例如鳍式场效晶体管(Fin-type FET，FinFET)的非传统晶体管，那么栅极的长度可能会大大的减少，例如介于大约5nm～45nm之间，就理想长度为大约10nm至40nm来说。
栅极441、443、445、447和衬底401之间有注入栅极介质(图中未示)，此栅极介质的厚度以少于
Figure A20081009620600153
左右为佳，若少于
Figure A20081009620600154
则更好。此栅极介质可能是单层或由多重介质材料组成的多数层，以至少有一层能包括二氧化硅、氮化氧化物、含氮的氧化物、氮氧化硅、金属氧化物、高介电材料、其同类物或其组合为较佳。
如图4所示，上拉晶体管305的源极通过插塞407电性连接到电压源Vcc，而上拉晶体管307的源极通过插塞409电性连接到电压源Vcc。下拉晶体管309的源极通过两个插塞427电性连接到接地点Vss，而下拉晶体管309的漏极通过衬底401内的NMOS有源区402电性连接到通过栅晶体管301和通过栅晶体管303的漏极。下拉晶体管311的源极通过两个插塞429电性连接到接地点Vss，而下拉晶体管311的漏极通过衬底401内的NMOS有源区406电性连接到通过栅晶体管315和通过栅晶体管317的漏极。
通过栅晶体管301的源极通过插塞430电性连接到读位线RBL，此通过栅晶体管301通过衬底401内的NMOS有源区402电性连接读位线RBL至下拉晶体管309的漏极。通过栅晶体管301的栅极441通过插塞431电性连接到字线。
通过栅晶体管301沟道的尺寸受到控制，以使得通过栅晶体管301的β比值β1小于通过栅晶体管303的β比值β3。通过栅晶体管301的β比值β1是下拉晶体管309对通过栅晶体管301的导电性比值，而通过栅晶体管303的β比值β3是下拉晶体管309对通过栅晶体管303的导电性比值。装置的导电性可通过以移动率(μeff)乘以沟道的长宽比来近似估计，也为μeff(L/W)。如果通过栅晶体管301的长宽是变化的，那么晶体管301的β比值β1将会随其变化。在此实施方式，通过栅晶体管301的β比值β1是受控制的，故它小于通过栅晶体管303的β比值β3。基于较小的β比值，通过栅晶体管301在读取操作期间可以用来当存储单元300的读取端口。
更进一步参考图4所示第一实施例的电子接线，通过栅晶体管315的源极通过插塞433电性连接到互补读位线RBLB，通过栅晶体管315通过衬底401内NMOS有源区406电性连接读位线RBLB至下拉晶体管311的漏极，通过栅晶体管315的栅极447通过插塞437电性连接到字线。参照如上所述通过栅晶体管301，通过栅晶体管315沟道的尺寸可变化来建立β值比β2，其为下拉晶体管311对通过栅晶体管315的导线性比值。在此实施例中，通过栅晶体管315的β比值β2小于通过栅晶体管317的β比值β4。基于较小的β比值，通过栅晶体管315在读取操作期间可以用来当存储单元300的读取端口。
更进一步参考图4所示的第一实施例的电子接线，通过栅晶体管303的源极通过插塞435电性连接到写位线WBL，通过栅晶体管303通过衬底401内NMOS有源区402电性连接写位线WBL至下拉晶体管309的漏极，通过栅晶体管303的栅极441通过插塞431电性连接到字线。依照如上所述的通过栅晶体管301，通过栅晶体管303沟道的尺寸可变化来建立β比值β3，其比通过栅晶体管301的β比值β1还大。基于较大的β比值，通过栅晶体管303在写入操作期间可以用来当存储单元300的写入端口。
更进一步参考图4所示第一实施例的电子接线，通过栅晶体管317的源极通过插塞439电性连接到互补写位线WBLB，通过栅晶体管317通过衬底401内的NMOS有源区406电性连接互补写位线WBLB至下拉晶体管311的漏极，通过栅晶体管317的栅极447通过插塞437电性连接到字线。依照如上所述的通过栅晶体管301，通过栅晶体管317沟道的尺寸可变化来建立β值比β4，其比通过栅晶体管317的β比值β2为大。基于较大的β比值，通过栅晶体管317在写入操作期间可以用来当存储单元300的写入端口。
上拉晶体管305和上拉晶体管307的源极分别通过插塞407和409电性连接到电压源Vcc。上拉晶体管305、下拉晶体管309、通过栅晶体管301及303等的漏极与上拉晶体管307和下拉晶体管311的栅极445电性连接在一起，其间通过单元内连线411和插塞413、415及417。同样地，上拉晶体管307、下拉晶体管311、通过栅晶体管315及317等的漏极与上拉晶体管305和下拉晶体管309的栅极443电性连接在一起，其间通过单元内连线419和插塞421、423及425。此单元内连线以铜组成为佳，但也可是钨、铝/铜合金、铝、耐熔金属或金属化合物、金属硅化物、以上同类物质和其组合。
在图3和图4所说明的实施例，借着在字线WL上加上高电压导通通过栅晶体管301、303、315和317，可使得此存储装置300处于写入状态。在所有的通过栅晶体管均导通的情况下，写位线WBL、互补写位线WBLB、读位线RBL和互补读位线WRBL都可以用来写入存储装置300。
以此实施例执行读取动作时，字线WL上要加高压来导通通过栅晶体管301、303、315和317。在所有的通过栅晶体管导通的情况下，读位线RBL、互补读位线RBLB可用来读取存储装置300。在此实施方式中，可选择使用写位线WBL和互补写位线WBLB来读取此存储装置300。
图5说明根据本发明的第二实施例虚拟6T存储装置500的电路图。在此实施例中，通过栅晶体管301和通过栅晶体管315的栅极电性连接到同一字线WL-1，而通过栅晶体管303和通过栅晶体管317的栅极电性连接到同一字线WL-2。
图6说明了图5根据本发明实施例所描述的第二实施例的重叠图，此实施例的整体布局和形成与以上参照图3和图4中所描述的实施例的布局很相近。然而，在此实施例中，通过栅晶体管301和通过栅晶体管303的栅极并没有电性连接到同一接点，而通过栅晶体管315和通过栅晶体管317的栅极并没有电性连接到同一接点。反而是通过栅晶体管301、通过栅晶体管315、通过栅晶体管303和通过栅晶体管317分别有不同的栅极441、607、605和437。通过栅晶体管301的栅极441通过插塞431电性连接到字线WL-1，而通过栅晶体管315的栅极607通过插塞601电性连接到同一字线WL-1。此外，通过栅晶体管303的栅极605通过插塞603电性连接到字线WL-2，而通过栅晶体管317的栅极447通过插塞437电性连接到同一字线WL-2。
图7显示根据本发明的第三实施例虚拟6T SRAM存储单元700的电路图。在此实施例中，通过栅晶体管301和通过栅晶体管303电性连接到同一字线WL-3。通过栅晶体管315和通过栅晶体管317电性连接到同一字线WL-4(与WL-3不同的字线)。
此存储单元700的重叠图与图4类似，不同之处在于，在此实施例中通过栅晶体管301的栅极441和通过栅晶体管303的栅极441通过插塞431电性连接到字线WL-1，而通过栅晶体管315的栅极447和通过栅晶体管317的栅极447通过插塞437电性连接到同一字线WL-2。
图8显示根据本发明的第四实施例所述的虚拟6T SRAM存储单元800的电路图。在此实施例中，所有通过栅晶体管的栅极都电性连接到不同的字线。通过栅晶体管301的栅极电性连接到第三字线WL-3，通过栅晶体管315的栅极电性连接到第四字线WL-4，通过栅晶体管303的栅极电性连接到第五字线WL-5，而通过栅晶体管317的栅极电性连接到第六字线WL-6。
此存储单元800的重叠图与以上参照图6描述的实施例很相近，不同之处在于，在存储单元800中通过栅晶体管的栅极441通过插塞431电性连接到第三字线WL-3，通过栅晶体管315的栅极607通过插塞601电性连接到第四字线WL-4，通过栅晶体管303的栅极605通过插塞603电性连接到第五字线WL-5，而通过栅晶体管317的栅极447通过插塞437电性连接到第六字线WL-6。
在此实施例中，借着在字线WL-3、WL-4、WL-5和WL-6上加上高电压来分别导通通过栅晶体管301、通过栅晶体管315、通过栅晶体管303和通过栅晶体管317，可使此存储装置800处于写入状态。另外，当在第四字线WL-4和第六字线WL-6上加低电压时，第三字线WL-3和第五字线WL-5上只可以加上高电压。让选定的晶体管开启，则写位线WBL、互补写位线WBLB、读位线RBL和互补读位线WRBL都可用来写入存储装置800。
以此实施例执行读取动作时，字线WL-3、WL-4、WL-5和WL-6上要加高压来导通通过栅晶体管301、通过栅晶体管315、通过栅晶体管303和通过栅晶体管317。另外，当在第四字线WL-4和第六字线WL-6上加低电压时，第三字线WL-3和第五字线WL-5上只可以加上高电压。让选定的晶体管开启，则读位线RBL、互补读位线RBLB可用来读取存储装置800。当不需要读取此装置时，写位线WBL和互补写位线WBLB在此实施例中也可以用来读取此存储装置800。
如同本领域技术人员所知，本发明第一实施例中的读取边限为约280(比现有技术6T和8T结构进步约27％)。而本发明的写入边限也是约450，比现有技术进步18％。这些因素综合，使得Vcc，min从现有技术的0.85Vcc降低至0.78Vcc。此外，这些改良没有造成存储单元空间上的成本，因为这些单元仍然维持大约0.35μm2的空间，与现有技术6T的结构很相似。
本发明虽以优选实施例公开如上，然而其并非用以限定本发明的范围，任何本领域技术人员，在不脱离本发明的精神和范围内，当可做一定的更动与修改，因此本发明的保护范围应以所附权利要求为准。

Claims (10)

1.一种半导体装置，包括：
衬底，具有第一有源区、第二有源区、第三有源区和第四有源区；
第一上拉晶体管，位于所述第二有源区内，所述第一上拉晶体管具有耦接到电压源的源极和漏极；
第一下拉晶体管，位于所述第一有源区内，所述第一下拉晶体管具有耦接到接地点的源极、漏极以及栅极，其中所述第一下拉晶体管的漏极耦接到所述第一上拉晶体管的漏极；
第二上拉晶体管，位于所述第三有源区内，所述第二上拉晶体管具有耦接到所述电压源的源极、漏极和栅极；
第二下拉晶体管，位于所述第四有源区内，所述第二下拉晶体管具有耦接到所述接地点的源极、漏极和栅极，其中所述第二下拉晶体管的漏极耦接到所述第二上拉晶体管的漏极，所述第一上拉晶体管的漏极和所述第一下拉晶体管的漏极耦接到所述第二上拉晶体管的栅极和所述第二下拉晶体管的栅极，而所述第二上拉晶体管的漏极和所述第二下拉晶体管的漏极耦接到所述第一上拉晶体管的栅极和所述第一下拉晶体管的栅极；
第一位线和第一互补位线；
第二位线和第二互补位线；
第一通过栅晶体管，位于所述第一有源区内，所述第一通过栅晶体管具有第一β值、耦接到所述第一位线的源极、漏极和栅极，其中所述第一通过栅晶体管的漏极通过所述第一有源区耦接到所述第一下拉晶体管的漏极；
第二通过栅晶体管，位于所述第四有源区内，所述第二通过栅晶体管具有第二β值、耦接到所述第一互补位线的源极、漏极和栅极，其中所述第二通过栅晶体管的漏极通过所述第四有源区耦接到所述第二下拉晶体管的漏极；
第三通过栅晶体管，位于所述第一有源区内，所述第三通过栅晶体管具有第三β值、耦接到所述第二位线的源极、漏极和栅极，其中所述第三通过栅晶体管的漏极通过所述第一有源区耦接到所述第一下拉晶体管的漏极，所述第三通过栅晶体管的所述第三β值与所述第一β值不同；以及
第四通过栅晶体管，位于所述第四有源区内，所述第四通过栅晶体管具有第四β值、耦接到所述第二互补位线的源极、漏极和栅极，其中所述第四通过栅晶体管的漏极通过所述第四有源区耦接到所述第二下拉晶体管的漏极，所述第四通过栅晶体管的所述第四β值与所述第二β值不同。
2.如权利要求1所述的半导体装置，其中所述第一β值小于所述第三β值，所述第二β值小于所述第四β值。
3.如权利要求1所述的半导体装置，还包括：第一字线，所述第一字线耦接到所述第一通过栅晶体管的栅极、所述第二通过栅晶体管的栅极、所述第三通过栅晶体管的栅极和所述第四通过栅晶体管的栅极。
4.如权利要求1所述的半导体装置，还包括：耦接到所述第一通过栅晶体管和所述第二通过栅晶体管的第一字线，和耦接到所述第三通过栅晶体管和所述第四通过栅晶体管的第二字线，且所述第一有源区具有第一宽广区及从所述第一宽广区延伸出来的两个突出区，从所述第一宽广区延伸出来的所述两个突出区大体上与所述第二有源区的长轴平行，而所述第四有源区具有第二宽广区及从所述第二宽广区延伸出来的两个突出区，从所述第二宽广区延伸出来的所述两个突出区大体上与所述第三有源区的长轴平行。
5.一种静态存储单元，包括：
第一有源区，所述第一有源区包括第一宽广区和从所述第一宽广区延伸出来的两个突出区；
第二有源区，所述第二有源区的长轴大体上和所述第一宽广区所延伸出来的所述两个突出区的长轴平行；
第三有源区，所述第三有源区包括第二宽广区和从所述第二宽广区延伸出来的两个突出区；
第四有源区，所述第四有源区的长轴大体上与所述第二宽广区延伸出来的所述两个突出区的长轴平行；
第一上拉晶体管，位于所述第二有源区内，所述第一上拉晶体管具有耦接到电压源的源极、漏极和栅极；
第一下拉晶体管，位于所述第一有源区内，所述第一下拉晶体管具有耦接到接地点的源极、漏极和栅极；
第二上拉晶体管，位于所述第四有源区内，所述第二上拉晶体管具有耦接到所述电压源的源极、漏极和栅极；
第二下拉晶体管，位于所述第三有源区内，所述第二下拉晶体管具有耦接到所述接地点的源极、漏极和栅极，其中所述第一上拉晶体管的漏极和所述第一下拉晶体管耦接到所述第二上拉晶体管和所述第二下拉晶体管的栅极，而所述第二上拉晶体管的漏极和所述第二下拉晶体管耦接到所述第一上拉晶体管的栅极和所述第一下拉晶体管来形成一对交叉耦接的反相器；
第一通过栅晶体管，位于所述第一有源区内，所述第一通过栅晶体管包括源极、栅极和漏极，所述第一通过栅晶体管具有第一β值，而所述第一通过栅晶体管的漏极通过所述第一有源区耦接到所述第一下拉晶体管的漏极；
第二通过栅晶体管，位于所述第三有源区内，所述第二通过栅晶体管包括源极、栅极和漏极，所述第二通过栅晶体管具有第二β值，而所述第二通过栅晶体管的漏极通过所述第三有源区耦接到所述第二下拉晶体管的漏极；
第三通过栅晶体管，位于所述第一有源区内，所述第三通过栅晶体管包括源极、栅极和漏极，所述第三通过栅晶体管的漏极通过所述第一有源区耦接到所述第一下拉晶体管的漏极，所述第三通过栅晶体管具有比所述第一β值还大的第三β值；
第四通过栅晶体管，位于所述第三有源区内，所述第四通过栅晶体管包括源极、栅极和漏极，所述第四通过栅晶体管的漏极通过所述第三有源区耦接到所述第二下拉晶体管的漏极，所述第四通过栅晶体管具有比所述第二β值还大的第四β值；
第一位线，所述第一位线耦接到所述第一通过栅晶体管的源极；
第一互补位线，所述第一互补位线耦接到所述第二通过栅晶体管的源极；
第二位线，所述第二位线耦接到所述第三通过栅晶体管的源极；以及
第二互补位线，所述第二互补位线耦接到所述第四通过栅晶体管的源极，其中所述第一通过栅晶体管和所述第三通过栅晶体管具有较大β值者作为写入端口，而另一者则作为读取端口，其中所述第二通过栅晶体管和所述第四通过栅晶体管具有较大β值者作为写入端口，而另一者则作为读取端口。
6.如权利要求5所述的静态存储器单元，还包括：第一字线，所述第一字线耦接到所述第一通过栅晶体管的栅极、所述第二通过栅晶体管的栅极、所述第三通过栅晶体管的栅极和所述第四通过栅晶体管的栅极。
7.如权利要求5所述的静态存储器单元，还包括：耦接到所述第一通过栅晶体管和所述第二通过栅晶体管的第一字线，和耦接到所述第三通过栅晶体管和所述第四通过栅晶体管的第二字线。
8.一种半导体存储电路，包括：
多个存储单元，每一存储单元包括：
衬底，所述衬底具有第一有源区、第二有源区、第三有源区和第四有源区；
第一反相器；
第二反相器，所述第二反相器交叉耦接到所述第一反相器；
第一位线和第一互补位线；
第二位线和第二互补位线；
第一字线；
第二字线；
第三字线；
第四字线；
第一通过栅晶体管，位于所述第一有源区内，所述第一通过栅晶体管具有耦接到所述第一位线的源极、漏极和耦接到所述第一字线的栅极，其中所述第一通过栅晶体管的漏极通过所述第一有源区耦接到所述第一反相器；
第二通过栅晶体管，位于所述第四有源区内，所述第二通过栅晶体管具有耦接到所述第一互补位线的源极、漏极和耦接到所述第二字线的栅极，其中所述第二通过栅晶体管的漏极通过所述第四有源区耦接到所述第二下拉晶体管的漏极；
第三通过栅晶体管，位于所述第一有源区内，所述第三通过栅晶体管具有耦接到所述第二位线的源极、漏极和耦接到所述第三字线的栅极，其中所述第三通过栅晶体管的漏极通过所述第一有源区耦接到所述第一下拉晶体管的漏极；以及
第四通过栅晶体管，位于所述第四有源区内，所述第四通过栅晶体管具有耦接到所述第二互补位线的源极、漏极和耦接到所述第四字线的栅极，其中所述第四通过栅晶体管的漏极通过所述第四有源区耦接到所述第二下拉晶体管的漏极。
9.如权利要求8所述的半导体存储电路，还包括：第一写入晶体管，其中所述第一写入晶体管耦接到所述第二位线和所述第二互补位线，所述第一通过栅晶体管的栅极和所述第三通过栅晶体管的栅极耦接在一起。
10.如权利要求8所述的半导体存储电路，其中所述第一有源区具有第一宽广区和从所述第一宽广区延伸出来的两个突出区，从所述第一宽广区延伸出来的所述两个突出区与所述第二有源区的长轴大致平行，而其中所述第四有源区具有第二宽广区和从所述第二宽广区延伸出来的两个突出区，从所述第二宽广区延伸出来的所述两个突出区与所述第三有源区的长轴大致平行。
CNA2008100962063A 2007-05-04 2008-04-30 半导体装置、静态存储单元、半导体存储电路 Pending CN101299348A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US92774007P 2007-05-04 2007-05-04
US60/927,740 2007-05-04
US11/865,950 2007-10-02

Publications (1)

Publication Number Publication Date
CN101299348A true CN101299348A (zh) 2008-11-05

Family

ID=39939395

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008100962063A Pending CN101299348A (zh) 2007-05-04 2008-04-30 半导体装置、静态存储单元、半导体存储电路

Country Status (2)

Country Link
US (1) US7671422B2 (zh)
CN (1) CN101299348A (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102163455A (zh) * 2011-01-28 2011-08-24 中国航天科技集团公司第九研究院第七七一研究所 一种高可靠静态存储单元及其应用方法
CN103295624A (zh) * 2012-02-22 2013-09-11 德克萨斯仪器股份有限公司 采用8t高性能单端口位单元的高性能双端口sarm架构
CN104751876A (zh) * 2013-12-30 2015-07-01 中芯国际集成电路制造(上海)有限公司 双端口sram结构
CN105097014A (zh) * 2014-04-24 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件
CN105097017A (zh) * 2014-05-20 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种sram存储单元、sram存储器及其控制方法
CN105336359A (zh) * 2014-07-29 2016-02-17 中芯国际集成电路制造(上海)有限公司 Sram单元和sram存储器
CN105719687A (zh) * 2014-12-01 2016-06-29 中芯国际集成电路制造(上海)有限公司 一种静态存储电路、静态存储单元及其制作方法
CN106601288A (zh) * 2015-10-19 2017-04-26 台湾积体电路制造股份有限公司 双端口sram单元及具有其的存储器件
CN108074930A (zh) * 2016-11-17 2018-05-25 中芯国际集成电路制造(上海)有限公司 存储器结构及其形成方法、存储器电路及其工作方法
CN108878426A (zh) * 2018-06-04 2018-11-23 中国科学院上海微***与信息技术研究所 静态随机存储单元及其制作方法
CN113764422A (zh) * 2016-12-28 2021-12-07 联华电子股份有限公司 静态随机存取存储元件

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1893084A (zh) * 2005-07-07 2007-01-10 松下电器产业株式会社 半导体装置
US8004042B2 (en) 2009-03-20 2011-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Static random access memory (SRAM) cell and method for forming same
SG166752A1 (en) * 2009-05-22 2010-12-29 Unisantis Electronics Jp Ltd Semiconductor memory device and production method therefor
US8339893B2 (en) * 2009-09-25 2012-12-25 International Business Machines Corporation Dual beta ratio SRAM
WO2012012538A2 (en) * 2010-07-20 2012-01-26 University Of Virginia Patent Foundation Memory cell
US8659072B2 (en) * 2010-09-24 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Series FinFET implementation schemes
KR20120101911A (ko) * 2011-03-07 2012-09-17 삼성전자주식회사 에스램 셀
US8723268B2 (en) 2012-06-13 2014-05-13 Synopsys, Inc. N-channel and P-channel end-to-end finFET cell architecture with relaxed gate pitch
US8901615B2 (en) 2012-06-13 2014-12-02 Synopsys, Inc. N-channel and P-channel end-to-end finfet cell architecture
US9111634B2 (en) * 2012-07-13 2015-08-18 Freescale Semiconductor, Inc. Methods and structures for multiport memory devices
KR20140049356A (ko) * 2012-10-17 2014-04-25 삼성전자주식회사 반도체 소자
US9412742B2 (en) * 2014-06-10 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Layout design for manufacturing a memory cell
US9431066B1 (en) * 2015-03-16 2016-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit having a non-symmetrical layout
KR102309566B1 (ko) * 2015-03-20 2021-10-07 에스케이하이닉스 주식회사 반도체 소자
US9620509B1 (en) * 2015-10-30 2017-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Static random access memory device with vertical FET devices
US9515077B1 (en) 2015-12-18 2016-12-06 Taiwan Semiconductor Manufacturing Co., Ltd. Layout of static random access memory cell
CN109427388B (zh) * 2017-09-04 2020-09-25 华为技术有限公司 一种存储单元和静态随机存储器
CN110310689A (zh) * 2018-03-20 2019-10-08 中芯国际集成电路制造(上海)有限公司 双端口静态随机存取存储器单元及包括其的电子设备
US10446223B1 (en) 2018-08-29 2019-10-15 Bitfury Group Limited Data storage apparatus, and related systems and methods
US10964356B2 (en) * 2019-07-03 2021-03-30 Qualcomm Incorporated Compute-in-memory bit cell
US11170844B1 (en) * 2020-07-07 2021-11-09 Aril Computer Corporation Ultra-low supply-voltage static random-access memory (SRAM) with 8-transistor cell with P and N pass gates to same bit lines

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4623989A (en) * 1983-08-31 1986-11-18 Texas Instruments Incorporated Memory with p-channel cell access transistors
US5710742A (en) 1995-05-12 1998-01-20 International Business Machines Corporation High density two port SRAM cell for low voltage CMOS applications
GB2329281B (en) 1996-03-28 2000-11-15 Intel Corp Memory cell design with vertically stacked crossovers
JP3579205B2 (ja) 1996-08-06 2004-10-20 株式会社ルネサステクノロジ 半導体記憶装置、半導体装置、データ処理装置及びコンピュータシステム
US6285604B1 (en) 2000-01-06 2001-09-04 Taiwan Semiconductor Manufacturing Co., Ltd. Dummy memory cells for high accuracy self-timing circuits in dual-port SRAM
US6411557B2 (en) 2000-02-02 2002-06-25 Broadcom Corporation Memory architecture with single-port cell and dual-port (read and write) functionality
US6341083B1 (en) 2000-11-13 2002-01-22 International Business Machines Corporation CMOS SRAM cell with PFET passgate devices
JP3408525B2 (ja) 2001-02-08 2003-05-19 松下電器産業株式会社 Ｓｒａｍ装置
US6751151B2 (en) 2001-04-05 2004-06-15 International Business Machines Corporation Ultra high-speed DDP-SRAM cache
US6864519B2 (en) * 2002-11-26 2005-03-08 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS SRAM cell configured using multiple-gate transistors
JP4416428B2 (ja) 2003-04-30 2010-02-17 株式会社ルネサステクノロジ 半導体記憶装置
US7023056B2 (en) * 2003-11-26 2006-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell structure
JP2006127737A (ja) 2004-09-30 2006-05-18 Nscore:Kk 不揮発性メモリ回路

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102163455B (zh) * 2011-01-28 2012-10-17 中国航天科技集团公司第九研究院第七七一研究所 一种静态存储单元及其应用方法
CN102163455A (zh) * 2011-01-28 2011-08-24 中国航天科技集团公司第九研究院第七七一研究所 一种高可靠静态存储单元及其应用方法
CN103295624B (zh) * 2012-02-22 2017-09-22 德克萨斯仪器股份有限公司 采用8t高性能单端口位单元的高性能双端口sram架构
CN103295624A (zh) * 2012-02-22 2013-09-11 德克萨斯仪器股份有限公司 采用8t高性能单端口位单元的高性能双端口sarm架构
CN104751876A (zh) * 2013-12-30 2015-07-01 中芯国际集成电路制造(上海)有限公司 双端口sram结构
CN104751876B (zh) * 2013-12-30 2018-02-16 中芯国际集成电路制造(上海)有限公司 双端口sram结构
CN105097014A (zh) * 2014-04-24 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件
CN105097014B (zh) * 2014-04-24 2018-11-16 中芯国际集成电路制造(上海)有限公司 一种半导体器件
CN105097017A (zh) * 2014-05-20 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种sram存储单元、sram存储器及其控制方法
CN105336359B (zh) * 2014-07-29 2018-11-16 中芯国际集成电路制造(上海)有限公司 Sram单元和sram存储器
CN105336359A (zh) * 2014-07-29 2016-02-17 中芯国际集成电路制造(上海)有限公司 Sram单元和sram存储器
CN105719687A (zh) * 2014-12-01 2016-06-29 中芯国际集成电路制造(上海)有限公司 一种静态存储电路、静态存储单元及其制作方法
CN105719687B (zh) * 2014-12-01 2018-12-07 中芯国际集成电路制造(上海)有限公司 一种静态存储电路、静态存储单元及其制作方法
CN106601288A (zh) * 2015-10-19 2017-04-26 台湾积体电路制造股份有限公司 双端口sram单元及具有其的存储器件
CN106601288B (zh) * 2015-10-19 2019-12-20 台湾积体电路制造股份有限公司 双端口sram单元及具有其的存储器件
CN108074930A (zh) * 2016-11-17 2018-05-25 中芯国际集成电路制造(上海)有限公司 存储器结构及其形成方法、存储器电路及其工作方法
CN108074930B (zh) * 2016-11-17 2020-11-27 中芯国际集成电路制造(上海)有限公司 存储器结构及其形成方法、存储器电路及其工作方法
CN113764422A (zh) * 2016-12-28 2021-12-07 联华电子股份有限公司 静态随机存取存储元件
CN108878426A (zh) * 2018-06-04 2018-11-23 中国科学院上海微***与信息技术研究所 静态随机存储单元及其制作方法
CN108878426B (zh) * 2018-06-04 2021-09-14 中国科学院上海微***与信息技术研究所 静态随机存储单元及其制作方法

Also Published As

Publication number Publication date
US20080273382A1 (en) 2008-11-06
US7671422B2 (en) 2010-03-02

Similar Documents

Publication Publication Date Title
CN101299348A (zh) 半导体装置、静态存储单元、半导体存储电路
KR101547445B1 (ko) Ｓｒａｍ 셀과 어레이
CN102194514B (zh) 完全平衡双沟道内存单元
US8830732B2 (en) SRAM cell comprising FinFETs
US8779528B2 (en) SRAM cell comprising FinFETs
CN101840921B (zh) 静态随机存取存储单元及其制造方法
US7982221B2 (en) Semiconductor memory device having three dimensional structure
CN100530429C (zh) 静态随机存取记忆体的记忆胞的结构
US11342340B2 (en) Layout of static random access memory periphery circuit
US20080197419A1 (en) Cell structure for dual port SRAM
US20110317477A1 (en) Cell structure for dual-port sram
CN105336358A (zh) 一种sram存储单元、sram存储器及其控制方法
US20230389259A1 (en) Semiconductor Device Including a Layer Between a Source/Drain Region and a Substrate
US8072833B2 (en) Semiconductor memory device
US9159402B2 (en) SRAM bitcell implemented in double gate technology
US11475952B2 (en) Ternary content addressable memory and two-port static random access memory
TWI732290B (zh) 用於全空乏絕緣體上覆矽工藝的感測放大器讀取技術

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20081105