CN101290751B - 显示装置 - Google Patents
显示装置 Download PDFInfo
- Publication number
- CN101290751B CN101290751B CN2008100915221A CN200810091522A CN101290751B CN 101290751 B CN101290751 B CN 101290751B CN 2008100915221 A CN2008100915221 A CN 2008100915221A CN 200810091522 A CN200810091522 A CN 200810091522A CN 101290751 B CN101290751 B CN 101290751B
- Authority
- CN
- China
- Prior art keywords
- node
- terminal
- transistor
- phase inverter
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 5
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 abstract description 32
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 abstract description 32
- 239000000872 buffer Substances 0.000 abstract description 23
- 239000003990 capacitor Substances 0.000 description 26
- 238000005516 engineering process Methods 0.000 description 10
- 241000220317 Rosa Species 0.000 description 8
- 230000000630 rising effect Effects 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- 238000007599 discharging Methods 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000003137 locomotive effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0408—Integration of the drivers onto the display substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Logic Circuits (AREA)
- Liquid Crystal (AREA)
- Shift Register Type Memory (AREA)
Abstract
本发明提供一种显示装置。通过使用了高电阻负载R的输入倒相器Tr1和由2个晶体管Tr2、Tr3串联而成的输出缓冲器，构成倒相电路302。当输入倒相器的电源电压为VDD1、输出缓冲器的电源电压为VDD2、晶体管的阈值电压为Vth时，供给电源电压以满足不等式VDD1＞VDD2+Vth。通过使用高电阻负载R，使上升、下降变得高速，消耗电流减小。
Description
技术领域
本发明涉及包含倒相电路的驱动电路一体型的液晶显示装置。
背景技术
在像素部设置开关元件的TFT(Thin Film Transistor)方式的液晶显示装置作为个人电脑等的显示装置而被广泛使用，而作为移动电话等小型移动终端的显示装置，其需要也在扩大。在TFT液晶显示器中，在要求高画质、低功率的同时，低成本的要求也很强烈，特别是面向移动电话的小型显示器中，驱动面板的驱动LSI的成本占的比例大，所以要求驱动LSI降低成本。
作为实现驱动LSI的低成本的方法，以往，用与像素部的TFT相同的工艺在玻璃衬底上形成搭载于驱动LSI的电源电路或驱动电路等高耐压电路，即所谓的驱动电路一体型的显示装置正被开发、产品化。在面板一侧内置这些高耐压电路时，留在驱动器一侧的逻辑电路可以不使用高耐压工艺而形成，此外，通过伴随着工艺微细化的收缩(shrink)效果，能削减电路面积。因此，能够降低驱动LSI的成本。
而在面板一侧，用NMOS单沟道工艺形成内置驱动电路，从而能够比CMOS结构更降低工艺成本。通常，要驱动TFT液晶显示器的栅线，需要十几伏左右的振幅的时钟，但是驱动LSI的输出信号是数伏左右的小振幅，所以需要用于增大振幅的电平移动电路。为了使内置驱动电路工作，需要多个时钟，与此对应需要多个电平移动器。
作为能用NMOS单沟道工艺形成的电平移动器，已知美国专利第6788108号(特开2003-179479号公报)中记载的电路。可是，该美国专利第6788108号(特开2003-179479号公报)中记载的电平移动器，需要用于启动输出电压的输入信号和用于停止输出信号的倒相信号，使用这样的电路时，内置驱动电路的控制时钟线数增大。在与栅线的驱动一起进行公共线的驱动时，控制时钟线数进一步增大。内置驱动电路通常形成在除了显示区域的边缘区域中，内置驱动电路的控制时钟的布线也配置在边缘。因此，控制时钟线数大时，具有边缘尺寸增大的问题。此外，驱动LSI的输出管脚数也增大，具有驱动LSI的成本增大的问题。
作为削减内置驱动电路的控制时钟线数的方法，考虑在面板一侧内置倒相电路，使用内置倒相电路生成对电平移动器供给的倒相信号的方法。作为能用NMOS单沟道工艺形成的倒相电路，已知以下的专利文献2中记载的电路。
发明内容
特开平5-224629号公报中记载的倒相电路在输入电路中使用二极管连接，所以具有阈值电压Vth的制造离差的影响大的问题。即存在Vth大时输出波形的上升慢、Vth小时输入电路的消耗电流(贯通电流)大的问题。
在驱动电路一体型的显示装置中，用与像素部的开关元件相同的工艺在玻璃衬底上形成构成驱动电路的薄膜晶体管。这样的薄膜晶体管与在通常的集成电路中使用的晶体管相比阈值电压Vth大，具有Vth的制造离差大的问题。此外，与通常的晶体管相比，具有导通电阻大的问题。在对晶体管施加高电压时，或者流过大的电流时，还存在元件特性容易恶化的问题。
本发明是为了解决使用具有这样的问题的薄膜晶体管在玻璃衬底上形成倒相电路时发现的课题而形成的，其目的在于，提供晶体管的阈值电压Vth的制造离差或导通电阻的影响小、输出波形的上升下降速度快，消耗电流小的NMOS倒相电路。
因此，本发明在同一衬底上设置显示图像的显示区域和驱动显示区域的驱动电路。驱动电路包含用于增大控制时钟的振幅的电平移动电路、用于生成对电平移动电路供给的倒相时钟的倒相电路。
倒相电路由使用高电阻负载的输入倒相器、串联有2个晶体管的输出缓冲器构成。输入倒相器的电源电压为VDD1，输出缓冲器的电源电压VDD2、晶体管的阈值电压为Vth时，供给电源电压以满足不等式VDD1＞VDD2+Vth。
根据本发明，能实现阈值电压Vth的制造离差的影响小、输出波形的上升、下降速度快的NMOS倒相电路。此外，通过使用高电阻负载，能实现消耗电流小、晶体管的导通电阻的影响小的NMOS倒相电路。使用这样的NMOS倒相电路，在面板内生成对NMOS电平移动电路供给的倒相时钟，所以能够减少内置驱动电路的控制时钟线数、减小边缘尺寸、减少驱动器管脚数。
附图说明
图1是本发明的显示装置的结构图。
图2是图1所示的电平移动电路块207的结构图。
图3是图2所示的倒相电路302的结构图。
图4是图3所示的倒相电路302的输入输出波形图。
图5是图2所示的倒相电路302的其他结构图。
图6是图5所示的倒相电路302的输入输出波形图。
图7是图1所示的电平移动电路块207的其他结构图。
图8是图1所示的电平移动电路块207的其他结构图。
图9是图8所示的倒相电路801的结构图。
图10是图9所示的倒相电路801的输入输出波形图。
图11是图1所示的电平移动电路块207的其他结构图。
图12是图11所示的电平移动型倒相电路1101的结构图。
图13是图12所示的电平移动型倒相电路1101的波形图。
具体实施方式
以下，用附图说明本发明的实施例。须指出的是，在全部附图中，具有同一功能的部分付与同一符号，省略重复的说明。此外，对信号线及其信号使用相同的符号进行说明。
[实施例1]
图1表示本实施例的显示装置的结构框图。在图1中，本实施例的显示装置由绝缘衬底212上的液晶面板211和驱动它的驱动LSI(209)构成。在液晶面板211，分别在水平方向、垂直方向配置多个栅线204和漏线205，在栅线204和漏线205的各交点配置由像素电极202、对置电极203、开关元件201构成的像素部，形成显示区域210。在显示区域210的周边部即边缘区域形成电源电路208、电平移动电路块207、栅极驱动电路206。
驱动LSI(209)根据从***一侧供给的控制信号216，生成对电源电路208、电平移动电路块207供给的控制时钟215。电源电路208生成栅线的驱动和内置电路的动作所需要的正负的各种电源电压214，提供给电平移动电路块207和栅极驱动电路206。电平移动电路块207将驱动LSI(209)输出的数伏的振幅的控制时钟215变换为十几伏的振幅的控制时钟213，提供给栅极驱动电路206。栅极驱动电路206根据电平移动电路块207输出的大的振幅的控制时钟213，生成每次1行依次将栅线导通的扫描信号，提供给栅线204。每当各行的栅线导通时，驱动LSI(209)将与各行的显示数据对应的模拟灰度电压通过开关元件201提供给像素电极202，进行图像显示。
图2是图1所示的电平移动电路块207的结构图。在图2中，电平移动电路块207由用于增大图1所示的驱动LSI(209)输出的控制时钟的振幅的电平移动电路301、用于生成使电平移动电路301工作所需要的倒相信号INB的倒相电路302构成。这些电路设置与图1所示的栅极驱动电路206的工作所需要的控制时钟的数量相同的数量，由NMOS单沟道工艺形成。向电平移动电路301供给图1所示的电源电路208输出的正的电源电压VDD(303)和负的电源电压VSS(304)，设定为VDD和VSS的差电压(电压差)VDD-VSS变为十几伏。该电平移动电路301将图1所示的驱动LSI(209)输出的振幅为数伏的控制时钟215变换为将差电压VDD-VSS作为振幅的大振幅的控制时钟，将它提供给栅极驱动电路206。
一般来说，由NMOS单沟道构成的电平移动电路需要用于启动输出的输入信号、用于停止输出的倒相信号。因此，在面板一侧内置这样的电路时，与使用以单一的输入信号工作的CMOS结构的电平移动电路时相比，具有内置电路的布线数增多的问题。
因此，在本实施例中，如图2所示，在面板一侧内置NMOS倒相电路302，使用NMOS倒相电路302生成对NMOS电平移动电路301供给的倒相信号。对NMOS倒相电路302供给图1所示的电源电路208输出的大的电源电压VDD1(305)、驱动LSI(209)输出的比较小的电源电压VDD2(306)，在这些电源电压和GND电平之间，NMOS倒相电路302工作。
图3是图2所示的倒相电路302的结构图。在图3中，倒相电路303包括由高电阻负载R(102)和晶体管Tr1(101)构成的输入倒相器，和由晶体管Tr2、Tr3构成的输出缓冲器。晶体管Tr1、Tr3的源极连接在接地端子GND(105)上。图1所示的电源电路208输出的电源电压VDD1(103)提供给电阻负载R。此外，图1所示的驱动LSI(209)输出的电源电压VDD2(104)提供给晶体管Tr2。供给电源电压，使得在晶体管Tr2的阈值电压为Vth时，电源电压VDD1、VDD2满足不等式VDD1＞VDD2+Vth。
在图3所示的倒相电路302中，在输入倒相器使用高电阻负载，所以与使用以往的二极管连接负载时相比，能减小阈值电压Vth的制造离差的影响。即，使用二极管连接负载时，具有在Vth大时，输出波形的上升延迟，此外在Vth小时，输入倒相器的消耗电流(贯通电流)增大的问题，但是在图3所示的倒相电路302中，能解决这样的问题。
此外，在图3所示的倒相电路302中，在输出一侧设置由晶体管Tr2、Tr3构成的输出缓冲器，使用该输出缓冲器进行负载的充放电，所以不受基于输入倒相器的电阻负载R、输出缓冲器驱动的负载的电容C的CR时间常数的影响，与没有输出缓冲器时相比，能以高速驱动大的电容负载。即电阻负载R、电容负载C大时，也能加速输出波形的上升。
考虑晶体管Tr1的导通电阻，决定电阻负载R的值。即输入时钟IN(106)为高电平时的节点N3的电压VN3成为由电阻负载R和Tr1的导通电阻Ron将电源电压VDD1分压后的值VN1＝VDD1×Ron/(R+Ron)，所以有必要电阻负载R的值比Tr1的导通电阻Ron大很多。在电阻负载R小时，输入时钟IN为高电平时的节点N3的电源VN3不下降到GND电平，构成输出缓冲器的晶体管Tr2、Tr3二者导通，贯通电流流到输出缓冲器。
一般来说，在驱动电路一体型的显示装置中使用的薄膜晶体管与通常的晶体管相比，具有导通电阻大的问题。例如，晶体管Tr1的栅极宽度为数十微米，栅极长度为数微米时，栅极-源极间电压为VGS＝5V时的Tr1的导通电阻Ron为数十千欧(KΩ)。因此，为了减小VN1，需要使电阻负载R为1MΩ以上。
在此，如果对电阻负载R应用多晶硅电阻，就能容易实现数兆欧的电阻值。这时，能充分减小输入时钟IN为高电平时的节点N3的电压VN3，所以能防止贯通电流流到输出缓存器。此外，能减少输入倒相器的消耗电流。
在图3所示的倒相电路302中，输入时钟IN成为低电平时，节点N3的电位上升到VDD1，晶体管Tr2变为导通，输出时钟INB(107)的电位上升。这时，根据晶体管Tr2的阈值电压Vth，输出时钟INB的电位比节点N3的电位低。
可是，在本实施例中，供给电源电压以满足不等式VDD1＞VDD2+Vth，所以输入时钟IN为低电平时的节点N3的电位比VDD2+Vth高，能可靠地使输出时钟INB的电位可靠地上升到输出缓冲器的电源电压VDD2。因此，不受晶体管Tr2的阈值电压Vth引起的电压降的影响，能输出与图1所示的驱动LSI(209)供给的电源电压VDD2振幅相等的倒相信号波形。此外，通过使VDD1大于VDD2，能加速输出波形的上升。
在图3中，第一晶体管Tr1的第一端子连接在第一节点N1上，栅极端子连接在第二节点N2上，第二端子连接在第三节点N3上。此外，第二晶体管Tr2的第一端子连接在第五节点N5上，栅极端子连接在第三节点N3上，第二端子连接在第六节点N6上。此外，第三晶体管Tr3的第一端子连接在第一节点N1上，栅极端子连接在第二节点N2上，第二端子连接在第五节点N5上。
高电阻负载R的第一端子连接在第四节点N4上，第二端子连接在第三节点N3上。此外，对第四节点N4和第一节点N1之间供给第一电源电压VDD1，对第六节点N6和第一节点N1之间供给第二电源电压VDD2。这样，对第二节点N2输入输入时钟IN，从第五节点N5输出倒相的输出时钟INB。
图4是表示倒相电路302的输入输出波形和电平移动电路301的输出波形的图。在此，图1所示的驱动LSI(209)输出高电平为VDD2、低电平为GND的振幅VDD2的控制时钟，将它作为倒相电路302的输入时钟IN供给。
在图4中，首先在时刻t1，如果输入时钟IN上升，图3所示的Tr1就变为导通，电流通过高电阻负载R流到输入倒相器。结果，节点N3的电位几乎下降到GND电平，Tr2变为截止。而Tr3变为导通，通过Tr3将负载放电，所以输出时钟INB几乎下降到GND电平。
接着，如果在时刻t2，输入时钟IN下降，Tr1就变为截止，输入倒相器的电流几乎变为0。因此，节点N3的电位上升到输入倒相器的电源电压VDD1。这时，Tr3也变为截止。如果节点N3上升，Tr2就变为导通。通过Tr2对负载供给电流，所以输出时钟INB的电位上升。在此，由于将电源电压取为VDD1＞VDD2+Vth，因此节点N3的电位上升到VDD1时，输出时钟INB不受Tr2的阈值电压Vth的影响，上升到输出缓冲器的电源电压VDD2。通过反复以上的动作，能取得振幅VDD2的倒相时钟INB。
此外，NMOS电平移动电路301根据图1所示的驱动LSI(209)输出的控制时钟(输入时钟IN)、倒相电路输出的倒相时钟INB工作，进行负载的充放电。即，通过输入时钟IN上升，图4所示的输出OUT从VSS上升到VDD，此外，通过倒相时钟INB上升，输出OUT从VDD下降到VSS。这样，NMOS电平移动电路301的输出波形成为以差电压VDD-VSS为振幅的大振幅的时钟波形。
[实施例2]
本实施例的倒相电路通过设置2级输出缓冲器，减小基于构成倒相电路的电阻负载R和晶体管的寄生电容C的CR时间常数的影响，在增大电阻负载R时，也实现输出波形的快速上升。以下，使用图5和图6，说明本实施例。须指出的是，关于倒相电路以外的结构，与实施例1相同，所以省略说明。
图5是本实施例的倒相电路的结构图。在图5中，倒相电路302包括由高电阻负载R和晶体管Tr1构成的输入倒相器，由晶体管Tr2、Tr3构成的中间缓冲器，以及由晶体管Tr4、Tr5构成的输出缓冲器。晶体管Tr1、Tr3、Tr5的源极连接在接地端子(GND)105上。此外，图1所示的电源电路208输出的电源电压VDD1提供给高电阻负载R和晶体管Tr2，驱动LSI(209)输出的电源电压VDD2提供给晶体管Tr4。在此，设定电源电压，以满足不等式VDD1＞VDD2+2Vth。
即，对高电阻负载R供给的电源电压VDD1比电源电压VDD2和2倍的阈值电压Vth之和大。须指出的是，只要对晶体管Tr2供给的电源电压VDD1比电源电压VDD2与阈值电压Vth之和大即可。
该倒相电路302中，由Tr4、Tr5构成的输出缓冲器驱动负载，由Tr2、Tr3构成的中间缓冲器只驱动Tr4的栅极，所以能使Tr2、Tr3的栅极宽度比Tr4、Tr5的栅极宽度小。这时，与实施例1相比，能减小Tr2的寄生电容C，所以在增大电阻负载R时，也能将基于电阻负载R和Tr2的寄生负载C的CR时间常数抑制在很小。
因此，在输出波形的上升中不产生延迟，能减少输入倒相器的贯通电流(消耗电流)。此外，由于电阻负载R的制造离差，电阻负载R增大时，能防止Tr2的寄生电容C引起的节点N3的上升的延迟。并且，因为电源电压取为VDD1＞VDD2+2Vth，所以输入时钟IN为低电平时，节点N5的电位比VDD2+Vth大，不产生Tr4的阈值电压Vth引起的输出电压的下降，能输出振幅VDD2的倒相时钟波形。
在图5中，第一晶体管Tr1的第一端子连接在第一节点N1上，栅极端子连接在第二节点N2上，第二端子连接在第三节点N3上。此外，第二晶体管Tr2的第一端子连接在第五节点N5上，栅极端子连接在第三节点N3上，第二端子连接在第六节点N6上。此外，第三晶体管Tr3的第一端子连接在第一节点N1上，栅极端子连接在第二节点N2上，第二端子连接在第五节点N5上。此外，第四晶体管Tr4的第一端子连接在第七节点N7上，栅极端子连接在第五节点N5上，第二端子连接在第八节点N8上。此外，第五晶体管Tr5的第一端子连接在第一节点N1上，栅极端子连接在第二节点N2上，第二端子连接在第七节点N7上。
并且，高电阻元件R的第一端子连接在第四节点N4上，第二端子连接在第三节点N3上。此外，向第四节点N4和第一节点N1之间供给第一电源电压VDD1，向第六节点N6和第一节点N1之间供给第二电源电压VDD1，向第八节点N8和第一节点N1之间供给第三电源电压VDD2。这样一来，将输入时钟IN输入到第二节点N2，从第七节点N7输出倒相的输出时钟INB。
图6是表示倒相电路302的输入输出波形和电平移动电路301的输出波形的图。在此，图1所示的驱动LSI(209)输出高电平为VDD2、低电平为GND的振幅VDD2的控制时钟，将它作为倒相电路302的输入时钟IN供给。
在图6中，首先，如果在时刻t1输入时钟IN上升，图5所示的Tr1就变为导通，电流通过高电阻负载R流到输入倒相器。结果，节点N3的电位几乎下降到GND电平，Tr2变为截止。而Tr3、Tr5变为导通，节点N5和输出时钟INB几乎下降到GND电平。
接着，如果在时刻t2，输入时钟IN下降，Tr1就变为截止，输入倒相器的电流几乎变为0。因此，节点N3的电位上升到输入倒相器的电源电压VDD1。这时，Tr3、Tr5也变为截止。如果节点N3上升到VDD1，Tr2就变为导通，节点N5上升到VDD1-Vth。在此，电源电压取为VDD1＞VDD2+2Vth，所以节点N5的电位比VDD2+Vth高。因此，输出时钟INB的电位不受Tr4的阈值电压Vth的影响，上升到输出缓冲器的电源电压VDD2。通过反复以上的动作，能取得振幅VDD2的倒相时钟INB。
此外，NMOS电平移动电路301根据图1所示的驱动LSI(209)输出的控制时钟(输入时钟IN)、倒相电路输出的倒相时钟INB来工作，进行电荷的充放电。即，通过输入时钟IN上升，图6所示的输出OUT从VSS上升到VDD，此外，通过倒相时钟INB上升，输出OUT从VDD下降到VSS。NMOS电平移动电路301的输出波形成为以差电压VDD-VSS为振幅的大振幅时钟波形。
[实施例3]
在本实施例中，通过将倒相电路中使用的高的一方的电源电压VDD1与电平移动电路块207电源电压VDD共用，削减内置电路的动作所需要的电源电压的数量，谋求内置电路的控制时钟线数的削减。
图7是本实施例的电平移动电路块207的结构图。在图7中，电平移动电路块207由用于增大图1所示的驱动LSI(209)输出的控制时钟的振幅的电平移动电路301、用于生成使电平移动电路301工作所需要的倒相时钟INB的倒相电路302构成。该倒相电路302与实施例1、2中使用的倒相电路302相同，关于其电路结构和动作，在实施例1、2中进行了说明，所以这里省略说明。
在本实施例中，为了削减内置电路的工作所需要的电源电压的数量，如图7所示，将图1所示的电源电路208输出的电源电压VDD提供给电平移动电路301的电源端子和倒相电路302的高的一方的电源端子(VDD1)，在这些电路之间共用电源电压。这时，不需要独立设置用于生成倒相电路302的高的一方的电源电压(VDD1)的电源电路，所以与实施例1、2相比，能削减内置电源电路的数量。
通常，电平移动电路301的电源电压VDD开关像素部的TFT，所以需要从数伏到十几伏左右的高电压。将这样的大电源电压施加在如以往那样使用二极管连接负载的倒相电路时，倒相电路的贯通电流(消耗电流)明显增大，所以难以实现。可是，本发明的倒相电路在使用高电阻负载，尤其在使用多晶硅作为高电阻负载时，能容易实现数兆欧的高电阻，所以将这样的大的电压提供给倒相电路时，能将贯通电流抑制在很小。
一般使用半导体元件构成电源电路时，需要使用电荷泵电路将小输入电压变换为大电压来输出的DC/DC变换器。电荷泵电路是在输入电压一旦对电容元件充电后，使用时钟将其升压来取得大输出电压的电路，为了开关的切换或升压，需要很多时钟。因此，当在面板一侧内置这样的电源电路时，内置电路的控制时钟线数增加。
在本实施例中，将倒相电路的高的一方的电源电压VDD1与电平移动电路301的电源电压VDD共用，所以不需要在面板一侧独立设置用于生成VDD1的电源电路，与实施例1、2相比，能削减内置电路的控制时钟线数。
[实施例4]
在本实施例中，对倒相电路使用自举电路，防止阈值电压Vth引起的输出电压的下降，用驱动LSI输出的比较小的单一的电源电压使倒相电路工作。
图8是本实施例的电平移动电路块207的结构图。在图8中，电平移动电路块207由用于增大图1所示的驱动LSI(209)输出的控制时钟的振幅的电平移动电路301、用于生成使电平移动电路301工作所需要的倒相时钟的倒相电路801构成。对电平移动电路301供给图1所示的电源电路208输出的电源电压VDD、VSS。此外，对倒相电路801供给图1所示的驱动LSI(209)输出的比较小的单一的电源电压VDD2。
图9是本实施例的倒相电路801的结构图。在图9中，倒相电路801包括：由高电阻负载R、晶体管Tr1构成的输入倒相器，由晶体管Tr2、Tr3构成的中间缓冲器，以及由晶体管Tr4、Tr5、电容C1构成的输出缓冲器。
在此，电容C1是用于自举的电容，是用于防止由于晶体管Tr4的阈值电压Vth，倒相电路801的输出电压下降而设置的。晶体管Tr1、Tr3、Tr5的源极连接在接地端子GND上，对电阻负载R、晶体管Tr2、Tr4供给图1所示的驱动LSI(209)输出的比较小的电源电压VDD2。
在图9中，在输入时钟IN下降时，节点N3、N5的电位上升，对自举电容C1充入电压VC1。电容C1被充电后，通过充电电压VC1，Tr4变为导通，电容C1保持充电电压VC1，通过Tr4对负载供给电流。结果，节点N5上升到VDD2+VC1，输出时钟INB不产生Tr4的Vth引起的电压降，上升到VDD2。因此，能用比较小的单一的电源电压VDD2输出振幅VDD2的倒相时钟波形。
此外，在图9中，第一晶体管Tr1的第一端子连接在第一节点N1上，栅极端子连接在第二节点N2上，第二端子连接在第三节点N3上。此外，第二晶体管Tr2的第一端子连接在第五节点N5上，栅极端子连接在第三节点N3上，第二端子连接在第六节点N6上。此外，第三晶体管Tr3的第一端子连接在第一节点N1上，栅极端子连接在第二节点N2上，第二端子连接在第五节点N5上。此外，第四晶体管Tr4的第一端子连接在第七节点N7上，栅极端子连接在第五节点N5上，第二端子连接在第八节点N8上。此外，第五晶体管Tr5的第一端子连接在第一节点N1上，栅极端子连接在第二节点N2上，第二端子连接在第七节点N7上。
高电阻负载R的第一端子连接在第四节点N4上，第二端子连接在第三节点N3上。此外，电容元件C1的第一端子连接在第七节点N7上，第二端子连接在第五节点N5上。此外，对第四节点N4和第一节点N1之间供给第一电源电压VDD2，对第六节点N6和第一节点N1之间供给第二电源电压VDD2，对第八节点N8和第一节点N1之间供给第三电源电压VDD2。这样，将输入时钟IN输入到第二节点N2，从第七节点N7输出倒相的输出时钟INB。
在本实施例中，用驱动LSI(209)输出的比较小的单一的电源电压VDD2使倒相电路工作，所以不需要为了使倒相电路工作在面板一侧设置高电压的电源电路，与实施例1、2相比，能削减内置驱动电路的控制时钟线数。此外，与实施例1、2、3相比，能减小倒相电路的电源电压，所以能防止施加高电压引起的薄膜晶体管的特性恶化。
图10是表示倒相电路801的输入输出波形和电平移动电路301的输出波形的图。在此，图1所示的驱动LSI(209)输出高电平为VDD2、低电平为GND的振幅VDD2的控制时钟，将它作为倒相电路801的输入时钟IN供给。
在图10中，首先，在时刻t1输入时钟IN上升时，图9所示的Tr1变为导通，电流通过高电阻负载R流到输入倒相器。结果，节点N3的电压几乎下降到GND电平，Tr2变为截止。而Tr3、Tr5变为导通，节点N5和输出时钟INB几乎下降到GND电平。
接着，在时刻t2输入时钟IN上升时，Tr1变为截止，输入倒相器的电流几乎变为0。因此，节点N3的电位上升到电源电压VDD2。这时，Tr3、Tr5也变为截止。节点N3上升时，Tr2变为导通，通过Tr2将电压VC1充入电容C1。该电容C1被充电后，Tr4变为导通，电容C1保持电压VC1，通过Tr4对负载供给电流。结果，节点N5上升到VDD2+VC1，输出时钟INB不受Tr4的阈值电压Vth的影响，上升到VDD2。这时，节点N5的电位比VDD2高，但是Tr2变为反偏置，所以电容C1的电荷不会通过Tr2泄漏，电容C1能保持充电电压VC1。通过反复以上的动作，能取得振幅VDD2的倒相时钟INB。
此外，NMOS电平移动电路301与实施例1、2、3的情况相同，根据图1所示的驱动LSI(209)输出的控制时钟IN(输入时钟IN)、倒相电路输出的倒相时钟INB来工作，进行负载的充放电。即由于输入时钟IN上升，图10所示的输出OUT从VSS上升到VDD，此外，倒相时钟INB上升，输出OUT从VDD下降到VSS。NMOS电平移动电路301的输出波形变为将差电压VDD-VSS作为振幅的大振幅的时钟波形。
[实施例5]
在本实施例中，使用供给大的电源电压VDD的自举电路，将具有电平移动功能的倒相电路作为用于增大驱动LSI(209)输出的控制时钟的振幅的电平移动电路兼用，从而实现控制时钟线数的削减。
图11是本实施例的电平移动电路块207的结构图。在图11中，电平移动电路块207由具有电平移动功能的倒相电路1101构成，该倒相电路1101设置与使图1所示的栅极驱动电路206工作所需要的控制时钟的数量相同的数量。对电平移动型倒相电路1101供给图1所示的电源电路208输出的电源电压VDD、VSS。该电平移动型倒相电路1101将图1所示的驱动LSI(209)输出的控制时钟变换为振幅大的倒相时钟，将它提供给栅极驱动电路206。
须指出的是，控制时钟通过电平移动型倒相电路1101被倒相，所以在驱动LSI(209)的输出一侧也设置倒相电路，将预先倒相的时钟对电平移动型倒相电路1101输入，不使控制时钟倒相，能变为振幅大的控制时钟。
图12是本实施例的电平移动型倒相电路1101的结构图。在图12中，电平移动型倒相电路1101包括：将输入时钟IN倒相并且变换为大的振幅的倒相电路1206、通过电容元件C2与图1所示的驱动LSI(209)进行连接的DC电平变换电路1207。电平移动型倒相电路1206包括：由高电阻负载R、晶体管Tr1构成的输入倒相器，由晶体管Tr2、Tr3构成的中间缓冲器，以及由晶体管Tr4、Tr5、自举电容C1构成的输出缓冲器。DC电平变换电路1207由晶体管Tr6、DC切断电容C2构成。对这些电路供给图1所示的电源电路208输出的电源电压VDD和VSS。
在图12中，输入时钟IN上升时，通过电容C2，节点N2的电位下降，节点N3、N5的电位上升，将电压VC1对自举电容C1充电。电容C1被充电后，通过充电电压VC1，Tr4变为导通，电容C1保持充电电压VC1，通过Tr4对负载供给电流。结果，节点N5上升到VDD+VC1，输出时钟OUT不产生Tr4的Vth引起的输出电压降，上升到VDD。另一方面，输入时钟IN上升时，通过电容C2而节点N2的电位上升，Tr1、Tr3、Tr5变为导通，输出时钟OUT下降到VSS。通过反复这样的动作，能将图1所示的驱动LSI(209)输出的振幅VDD2的控制时钟变换为栅线的驱动所需要的将差电压VDD-VSS作为振幅的大振幅的倒相时钟而输出。
图1所示的驱动LSI(209)通常将GND电平作为基准工作，而与此不同，倒相电路1206将负电压VSS作为基准工作。因此，为了防止由于成为基准的DC电平不同而产生问题，通过DC切断电容C2连接这些电路。此外，为了防止节点N2的电位变得不稳定，设置晶体管Tr6，在输入时钟IN变为低电平时，通过在节点N3产生的电压VDD，Tr6导通，Tr5导通，节点N5的电位可靠地下降到VSS。
在图12示出使用节点N3的电压控制Tr6的栅极的情况，但只要是对Tr6的栅极供给输入时钟IN的倒相时钟即可，所以Tr6的栅极与节点N5或者输出时钟OUT连接的结构也可以。
在图12中，第一晶体管Tr1的第一端子连接在第一节点N1上，栅极端子连接在第二节点N2上，第二端子连接在第三节点N3上。此外，第二晶体管Tr2的第一端子连接在第五节点N5上，栅极端子连接在第三节点N3上，第二端子连接在第六节点N6上。此外，第三晶体管Tr3的第一端子连接在第一节点N1上，栅极端子连接在第二节点N2上，第二端子连接在第五节点N5上。此外，第四晶体管Tr4的第一端子连接在第七节点N7上，栅极端子连接在第五节点N5上，第二端子连接在第八节点N8上。此外，第五晶体管Tr5的第一端子连接在第一节点N1上，栅极端子连接在第二节点N2上，第二端子连接在第七节点N7上。
并且，高电阻元件R的第一端子连接在第四节点N4上，第二端子连接在第三节点N3上。此外，第一电容元件C1的第一端子连接在第七节点N7上，第二端子连接在第五节点N5上，第二电容元件C2的第一端子连接在第九节点N9上，第二端子连接在第二节点N2上。
此外，第六晶体管Tr6的第一端子连接在第一节点N1上，栅极端子连接在第三节点N3或第五节点N5或第七节点N7上，第二端子连接在第二节点N2上。
并且，对第四节点N4供给第一电源电压VDD，对第六节点N6供给第二电源电压VDD，对第八节点N8供给第三电源电压，对第一节点N1供给第四电源电压VSS。这样，将输入时钟IN对第九节点N9输入，从第七节点N7输出倒相的输出时钟OUT。
图13是表示电平移动型倒相电路1101的输入输出波形的图。在此，图1所示的驱动LSI(209)输出高电平为VDD2、低电平为GND的振幅VDD2的控制时钟，将它作为电平移动型倒相电路1101的输入时钟IN供给。
在图13中，首先，在时刻t1输入时钟IN上升时，通过DC切断电容C2，节点N2的电位上升。节点N2的电位上升时，Tr1变为导通，电流通过高电阻负载R流到输入倒相器。结果，节点N3的电压几乎下降到VSS，Tr2变为截止。而Tr3、Tr5变为导通，节点N5和输出时钟OUT几乎下降到VSS。
接着，在时刻t2输入时钟IN下降时，通过DC切断电容C2，节点N2的电位下降。节点N2的电位下降时，Tr1变为截止，输入倒相器的电流几乎变为0。因此，节点N3的电位上升到电源电压VDD。这时，Tr6变为导通，节点N3的电位下降到VSS。此外，Tr3、Tr5也变为截止。节点N3上升时，Tr2变为导通，通过Tr2将电压VC1对电容C1充电。电容C1被充电后，Tr4变为导通，电容C1保持电压VC1，通过Tr4对负载供给电流。结果，节点N5上升到VDD+VC1，输出时钟OUT不受Tr4的阈值电压Vth的影响，上升到VDD。这时，节点N5的电位比VDD高，但是由于Tr2为反偏置，电容C1的电荷不通过Tr2泄漏，电容C1能保持充电电压VC1。通过反复以上的动作，能取得以差电压VDD-VSS为振幅的大振幅的倒相时钟OUT。
Claims (8)
1.一种显示装置，在绝缘衬底上设置有包含倒相电路的驱动电路，其特征在于：
所述倒相电路具有以多晶硅为半导体层的相同导电类型的第一晶体管、第二晶体管和第三晶体管、以及高电阻元件；
所述第一晶体管的第一端子连接在第一节点上，栅极端子连接在第二节点上，第二端子连接在第三节点上；
所述第二晶体管的第一端子连接在第五节点上，栅极端子连接在所述第三节点上，第二端子连接在第六节点上；
所述第三晶体管的第一端子连接在所述第一节点上，栅极端子连接在所述第二节点上，第二端子连接在所述第五节点上；
所述高电阻元件的第一端子连接在第四节点上，第二端子连接在所述第三节点上；
向所述第四节点和所述第一节点之间供给第一电源电压；
向所述第六节点和所述第一节点之间供给第二电源电压；
将输入时钟输入到所述第二节点，从所述第五节点输出相对于所述输入时钟倒相的输出时钟。
2.根据权利要求1所述的显示装置，其特征在于：
所述第一电源电压大于所述第二电源电压与所述第二晶体管的阈值电压之和。
3.一种显示装置，在绝缘衬底上设置有包含倒相电路的驱动电路，其特征在于：
所述倒相电路具有以多晶硅为半导体层的相同导电类型的第一晶体管、第二晶体管、第三晶体管、第四晶体管和第五晶体管、以及高电阻元件；
所述第一晶体管的第一端子连接在第一节点上，栅极端子连接在第二节点上，第二端子连接在第三节点上；
所述第二晶体管的第一端子连接在第五节点上，栅极端子连接在所述第三节点上，第二端子连接在第六节点上；
所述第三晶体管的第一端子连接在所述第一节点上，栅极端子连接在所述第二节点上，第二端子连接在所述第五节点上；
所述第四晶体管的第一端子连接在第七节点上，栅极端子连接在所述第五节点上，第二端子连接在第八节点上；
所述第五晶体管的第一端子连接在所述第一节点上，栅极端子连接在所述第二节点上，第二端子连接在所述第七节点上；
所述高电阻元件的第一端子连接在第四节点上，第二端子连接在所述第三节点上；
向所述第四节点和所述第一节点之间供给第一电源电压；
向所述第六节点和所述第一节点之间供给第二电源电压；
向所述第八节点和所述第一节点之间供给第三电源电压；
将输入时钟输入到所述第二节点，从所述第七节点输出相对于所述输入时钟倒相的输出时钟。
4.一种显示装置，在绝缘衬底上设置有包含倒相电路的驱动电路，其特征在于：
所述倒相电路具有以多晶硅为半导体层的相同导电类型的第一晶体管、第二晶体管、第三晶体管、第四晶体管和第五晶体管、以及高电阻元件和电容元件；
所述第一晶体管的第一端子连接在第一节点上，栅极端子连接在第二节点上，第二端子连接在第三节点上；
所述第二晶体管的第一端子连接在第五节点上，栅极端子连接在所述第三节点上，第二端子连接在第六节点上；
所述第三晶体管的第一端子连接在所述第一节点上，栅极端子连接在所述第二节点上，第二端子连接在所述第五节点上；
所述第四晶体管的第一端子连接在第七节点上，栅极端子连接在所述第五节点上，第二端子连接在所述第八节点上；
所述第五晶体管的第一端子连接在所述第一节点上，栅极端子连接在所述第二节点上，第二端子连接在所述第七节点上；
所述高电阻元件的第一端子连接在第四节点上，第二端子连接在所述第三节点上；
所述电容元件的第一端子连接在所述第七节点上，第二端子连接在所述第五节点上；
向所述第四节点和所述第一节点之间供给第一电源电压；
向所述第六节点和所述第一节点之间供给第二电源电压；
向所述第八节点和所述第一节点之间供给第三电源电压；
将输入时钟输入到所述第二节点，从所述第七节点输出相对于所述输入时钟倒相的输出时钟。
5.根据权利要求4所述的显示装置，其特征在于：
所述第一电源电压、所述第二电源电压和所述第三电源电压彼此相等。
6.一种显示装置，在绝缘衬底上设置有包含倒相电路的驱动电路，其特征在于：
所述倒相电路具有以多晶硅为半导体层的相同导电类型的第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管、以及高电阻元件、第一电容元件和第二电容元件；
所述第一晶体管的第一端子连接在第一节点上，栅极端子连接在第二节点上，第二端子连接在第三节点上；
所述第二晶体管的第一端子连接在第五节点上，栅极端子连接在所述第三节点上，第二端子连接在第六节点上；
所述第三晶体管的第一端子连接在所述第一节点上，栅极端子连接在所述第二节点上，第二端子连接在所述第五节点上；
所述第四晶体管的第一端子连接在第七节点上，栅极端子连接在所述第五节点上，第二端子连接在第八节点上；
所述第五晶体管的第一端子连接在所述第一节点上，栅极端子连接在所述第二节点上，第二端子连接在所述第七节点上；
所述高电阻元件的第一端子连接在第四节点上，第二端子连接在所述第三节点上；
所述第一电容元件的第一端子连接在所述第七节点上，第二端子连接在所述第五节点上；
所述第二电容元件的第一端子连接在第九节点上，第二端子连接在所述第二节点上；
所述第六晶体管的第一端子连接在所述第一节点上，栅极端子连接在所述第三节点或所述第五节点或所述第七节点上，第二端子连接在所述第二节点上；
向所述第四节点供给第一电源电压；
向所述第六节点供给第二电源电压；
向所述第八节点供给第三电源电压；
向所述第一节点供给第四电源电压；
将输入时钟输入到所述第九节点，从所述第七节点输出相对于所述输入时钟倒相的输出时钟。
7.根据权利要求6所述的显示装置，其特征在于：
所述第三电源电压与所述第四电源电压之差大于所述输入时钟的振幅。
8.根据权利要求6或7所述的显示装置，其特征在于：
所述第一电源电压、所述第二电源电压和所述第三电源电压彼此相等。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007106938A JP5057828B2 (ja) | 2007-04-16 | 2007-04-16 | 表示装置 |
| JP2007-106938 | 2007-04-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101290751A CN101290751A (zh) | 2008-10-22 |
| CN101290751B true CN101290751B (zh) | 2011-04-06 |
Family
ID=39969185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008100915221A Active CN101290751B (zh) | 2007-04-16 | 2008-04-15 | 显示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8102357B2 (zh) |
| JP (1) | JP5057828B2 (zh) |
| CN (1) | CN101290751B (zh) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009188748A (ja) * | 2008-02-06 | 2009-08-20 | Sony Corp | インバータ回路、シフトレジスタ回路、否定論理和回路、否定論理積回路 |
| US7741873B2 (en) * | 2008-04-21 | 2010-06-22 | Micron Technology, Inc. | Receiver circuitry for receiving reduced swing signals from a channel |
| JP2011034871A (ja) * | 2009-08-04 | 2011-02-17 | Nec Lighting Ltd | 面発光装置 |
| JP2011228798A (ja) * | 2010-04-15 | 2011-11-10 | Sony Corp | インバータ回路および表示装置 |
| JP5581263B2 (ja) * | 2010-05-13 | 2014-08-27 | 株式会社半導体エネルギー研究所 | バッファ回路 |
| WO2012029872A1 (ja) | 2010-09-02 | 2012-03-08 | シャープ株式会社 | 信号処理回路、インバータ回路、バッファ回路、レベルシフタ、フリップフロップ、ドライバ回路、表示装置 |
| CN103155412B (zh) * | 2010-09-02 | 2015-12-02 | 夏普株式会社 | 信号处理电路、逆变器电路、缓冲电路、驱动器电路、电平移位器、显示装置 |
| US9030237B2 (en) | 2010-09-02 | 2015-05-12 | Sharp Kabushiki Kaisha | Transistor circuit, flip-flop, signal processing circuit, driver circuit, and display device |
| US8912827B2 (en) * | 2012-07-09 | 2014-12-16 | Finisar Corporation | Driver circuit |
| CN103268749B (zh) * | 2012-11-21 | 2015-04-15 | 上海天马微电子有限公司 | 一种反相器、amoled补偿电路和显示面板 |
| CN104104378B (zh) * | 2013-04-10 | 2018-11-13 | 联华电子股份有限公司 | 输出缓冲器 |
| US9214475B2 (en) | 2013-07-09 | 2015-12-15 | Pixtronix, Inc. | All N-type transistor inverter circuit |
| JP6097653B2 (ja) * | 2013-08-05 | 2017-03-15 | 株式会社ジャパンディスプレイ | 薄膜トランジスタ回路およびそれを用いた表示装置 |
| CN103546144B (zh) * | 2013-10-31 | 2016-06-22 | 矽力杰半导体技术(杭州)有限公司 | 多电压域的高压侧电路及半导体结构、电平移位电路 |
| CN104269137B (zh) * | 2014-10-13 | 2016-08-24 | 上海天马有机发光显示技术有限公司 | 一种反相器、驱动电路和显示面板 |
| CN104517571B (zh) * | 2014-12-16 | 2017-06-16 | 上海天马有机发光显示技术有限公司 | 反相器及驱动电路、显示面板、显示装置 |
| KR102387233B1 (ko) * | 2015-10-20 | 2022-04-19 | 에스케이하이닉스 주식회사 | 버퍼 회로 |
| CN108122529B (zh) * | 2018-01-25 | 2021-08-17 | 京东方科技集团股份有限公司 | 栅极驱动单元及其驱动方法和栅极驱动电路 |
| CN116345891A (zh) * | 2021-12-22 | 2023-06-27 | 群创光电股份有限公司 | 电压转换器电路 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1367476A (zh) * | 2000-10-20 | 2002-09-04 | 株式会社日立制作所 | 有源矩阵显示设备 |
| US6788108B2 (en) * | 2001-07-30 | 2004-09-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| CN1637832A (zh) * | 2001-04-27 | 2005-07-13 | 株式会社东芝 | 显示装置、数字模拟变换电路和数字模拟变换方法 |
| CN1873759A (zh) * | 2005-06-03 | 2006-12-06 | 株式会社日立显示器 | 显示装置及其控制方法 |
| CN1894853A (zh) * | 2003-12-18 | 2007-01-10 | 株式会社尼康 | 电平移动电路以及使用该电路的致动器装置和光开关*** |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05224629A (ja) * | 1992-02-18 | 1993-09-03 | Sharp Corp | アクティブマトリクス表示装置の駆動回路 |
| US6911855B2 (en) * | 1999-06-28 | 2005-06-28 | Broadcom Corporation | Current-controlled CMOS circuit using higher voltage supply in low voltage CMOS process |
| JP4785271B2 (ja) * | 2001-04-27 | 2011-10-05 | 株式会社半導体エネルギー研究所 | 液晶表示装置、電子機器 |
| JP4339103B2 (ja) * | 2002-12-25 | 2009-10-07 | 株式会社半導体エネルギー研究所 | 半導体装置及び表示装置 |
| US8013633B2 (en) * | 2007-06-20 | 2011-09-06 | Hewlett-Packard Development Company, L.P. | Thin film transistor logic |
-
2007
- 2007-04-16 JP JP2007106938A patent/JP5057828B2/ja active Active
-
2008
- 2008-04-10 US US12/100,493 patent/US8102357B2/en active Active
- 2008-04-15 CN CN2008100915221A patent/CN101290751B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1367476A (zh) * | 2000-10-20 | 2002-09-04 | 株式会社日立制作所 | 有源矩阵显示设备 |
| CN1637832A (zh) * | 2001-04-27 | 2005-07-13 | 株式会社东芝 | 显示装置、数字模拟变换电路和数字模拟变换方法 |
| US6788108B2 (en) * | 2001-07-30 | 2004-09-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| CN1894853A (zh) * | 2003-12-18 | 2007-01-10 | 株式会社尼康 | 电平移动电路以及使用该电路的致动器装置和光开关*** |
| CN1873759A (zh) * | 2005-06-03 | 2006-12-06 | 株式会社日立显示器 | 显示装置及其控制方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5057828B2 (ja) | 2012-10-24 |
| US20080278650A1 (en) | 2008-11-13 |
| JP2008268261A (ja) | 2008-11-06 |
| US8102357B2 (en) | 2012-01-24 |
| CN101290751A (zh) | 2008-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101290751B (zh) | 显示装置 | |
| EP3029665B1 (en) | Display panel and method of driving the same | |
| KR100297140B1 (ko) | 저전력소비와 정밀한 전압출력을 갖는 액정 표시용 구동 회로 | |
| CN102034450B (zh) | 液晶显示设备 | |
| US6891916B2 (en) | Shift register with built-in level shifter | |
| CN108122523B (zh) | 栅极驱动电路和使用该栅极驱动电路的显示装置 | |
| KR100405026B1 (ko) | 액정표시장치 | |
| US8558823B2 (en) | Liquid crystal display and gate modulation method thereof | |
| KR100711516B1 (ko) | 저전력 및 소면적의 용량 결합형 레벨 시프트 회로 | |
| KR101809290B1 (ko) | 레벨 시프터, 인버터 회로 및 시프트 레지스터 | |
| JP2004096702A (ja) | 駆動回路 | |
| US7408386B2 (en) | Bootstrap inverter circuit | |
| KR101151609B1 (ko) | 프레임 버퍼 픽셀 회로, 그 구동 방법 및 이를 구비하는 표시 장치 | |
| JP4120409B2 (ja) | 液晶表示装置 | |
| CN102006054B (zh) | 自举电路 | |
| CN101241668A (zh) | 一种具有嵌入式存储器的显示驱动器ic | |
| CN101162568B (zh) | 模拟缓冲器及其补偿操作方法和具有模拟缓冲器的显示器 | |
| JP5540430B2 (ja) | 走査線駆動回路、表示装置及び走査線駆動方法 | |
| US6861889B2 (en) | Amplitude converting circuit | |
| US8779829B2 (en) | Level shift circuit | |
| KR100896404B1 (ko) | 레벨 쉬프터를 갖는 쉬프트 레지스터 | |
| US10747035B2 (en) | Liquid crystal panel | |
| US20040085115A1 (en) | Source-follower circuit having low-loss output statge portion and drive device for liquid-display display device | |
| JP2005311790A (ja) | 信号レベル変換回路および該回路を用いた液晶表示装置 | |
| KR100835518B1 (ko) | 레벨 쉬프트 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee | ||
| CP01 | Change in the name or title of a patent holder |
Address after: Chiba County, Japan Co-patentee after: Panasonic Liquid Crystal Display Co.,Ltd. Patentee after: Hitachi Displays, Ltd. Address before: Chiba County, Japan Co-patentee before: IPS pioneer support society Patentee before: Hitachi Displays, Ltd. Address after: Chiba County, Japan Co-patentee after: IPS Pioneer Support Society Patentee after: Hitachi Displays, Ltd. Address before: Chiba County, Japan Patentee before: Hitachi Displays, Ltd. |
|
| C56 | Change in the name or address of the patentee |
Owner name: JAPAN DISPLAY, INC. Free format text: FORMER NAME: APAN DISPLAY EAST, INC. Owner name: APAN DISPLAY EAST, INC. Free format text: FORMER NAME: HITACHI DISPLAY CO., LTD. |
|
| CP01 | Change in the name or title of a patent holder |
Address after: Chiba County, Japan Patentee after: Japan Display East Inc. Patentee after: Panasonic Liquid Crystal Display Co.,Ltd. Address before: Chiba County, Japan Patentee before: Hitachi Displays, Ltd. Patentee before: Panasonic Liquid Crystal Display Co.,Ltd. |
|
| CP03 | Change of name, title or address |
Address after: Tokyo port xixinqiao Japan three chome 7 No. 1 Patentee after: JAPAN DISPLAY Inc. Patentee after: Panasonic Liquid Crystal Display Co.,Ltd. Address before: Chiba County, Japan Patentee before: Japan Display East Inc. Patentee before: Panasonic Liquid Crystal Display Co.,Ltd. |
|
| EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20081022 Assignee: BOE TECHNOLOGY GROUP Co.,Ltd. Assignor: JAPAN DISPLAY Inc.|Panasonic Liquid Crystal Display Co.,Ltd. Contract record no.: 2013990000688 Denomination of invention: Image display Granted publication date: 20110406 License type: Common License Record date: 20131016 |
|
| LICC | Enforcement, change and cancellation of record of contracts on the licence for exploitation of a patent or utility model | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20231206 Address after: Tokyo, Japan Patentee after: JAPAN DISPLAY Inc. Patentee after: PANASONIC INTELLECTUAL PROPERTY CORPORATION OF AMERICA Address before: Tokyo port xixinqiao Japan three chome 7 No. 1 Patentee before: JAPAN DISPLAY Inc. Patentee before: Panasonic Liquid Crystal Display Co.,Ltd. |