CN101273462A - 带有改进的接触焊盘的半导体器件及其制造方法 - Google Patents

带有改进的接触焊盘的半导体器件及其制造方法 Download PDF

Info

Publication number
CN101273462A
CN101273462A CNA2006800358335A CN200680035833A CN101273462A CN 101273462 A CN101273462 A CN 101273462A CN A2006800358335 A CNA2006800358335 A CN A2006800358335A CN 200680035833 A CN200680035833 A CN 200680035833A CN 101273462 A CN101273462 A CN 101273462A
Authority
CN
China
Prior art keywords
contact
insulating barrier
layer
zone
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006800358335A
Other languages
English (en)
Inventor
亚当·布朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN101273462A publication Critical patent/CN101273462A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

公开了一种半导体器件及其制造方法。该器件包括：半导体有源区(1A)，该区包括一个或多个导电栅极(11)；以及远离有源区(1A)的接触区(1B)，典型地包括场氧化区(3)。绝缘层(17)覆盖在远程接触区(1B)和至少部分有源半导体区(1A)上，所述有源半导体区具有穿过导电栅极(11)之间的位置处形成的一个或多个接触窗口(19a)。在远程接触区(1B)中有金属接触焊盘(23)覆盖在绝缘层(17)上。金属接触焊盘(23)通过多个延伸穿过接触焊盘(23)核心部分的填充接触窗口(19b)形成的导电图案与在绝缘层(17)下的多晶硅接触带(15)相接触。在优选实施例中，所述图案是一系列填充平行沟槽。

Description

带有改进的接触焊盘的半导体器件及其制造方法
技术领域
本发明涉及半导体器件中的金属触点。本发明具体地但不排除地限于提供沟槽栅极和DMOS功率半导体器件中的改进栅极触点。
背景技术
在诸如沟槽MOSFET之类的沟槽栅极功率半导体器件中，与有源硅的接触窗口(即源极触点)的尺寸随着沟槽密度的增加而减小。具体地，当沟槽宽度和沟槽间距减小以提高器件密度时，与源极的接触窗口的尺寸必须相应地减小。由于尺寸的减小，在与有源硅的接触窗口中形成的铝触点的接触阻抗不可避免地增加了。在DMOS功率半导体器件中会出现类似问题。为了解决由增加的接触阻抗带来的问题，在形成铝金属前在接触窗口中沉积一个或多个接触/阻挡层以减小接触阻抗。例如，在覆盖在有源衬底上的绝缘层上用毯式沉积一层钛形成接触层，而在接触窗口中则在形成铝触点前在绝缘层上形成接触窗口。氮化钛阻挡层在钛层上形成。然后执行硅化退火，以把钛接触层转变成为硅化钛，所述氮化钛具有非常低的与有源硅的接触阻抗。
当发现接触/阻挡层的使用改进了源极触点的可靠性时，通过减小铝源极电极与有源硅的接触阻抗发现，在栅极接触焊盘区域中这种接触/阻挡层的存在是有问题的。该问题参考图1描述。
图1示出了沟槽MOSFET器件中典型的现有技术铝栅极触点的示意性截面图，所述沟槽MOSFET器件配置在半导体(比如硅)衬底1上的远离有源硅区的场氧化区。在有源硅区中与沟槽栅极接触的掺杂多晶硅带(未示出)延伸至覆盖在远程栅极接触区中场氧化区3上的多晶硅栅极接触焊盘9，并由覆盖的TEOS(二氧化硅)层17绝缘所述多晶硅栅极接触焊盘9。围绕在限定了栅极接触焊盘边界边缘延伸的接触环延伸通过TEOS(二氧化硅)层17直至多晶硅接触焊盘9。接触环沿着接触/阻挡层18排列，该接触/阻挡层包括硅化钛和氮化钛且被铝填充，接触环在接触/阻挡层18上延伸以形成铝栅极接触焊盘23。通常，栅极触点由刻蚀TEOS 17中的接触环形成，同时在有源区中形成源极接触窗口。随后在栅极接触环和源极接触窗口中的TEOS层17上形成钛/氮化钛层，通过退火将钛转变成为硅化钛以改进源极触点的接触阻抗，如上所述。随后形成并刻蚀铝，以完成栅极接触焊盘，如图1所示。
已经发现：形成一部分栅极触点的氮化钛阻挡层与其下的TEOS层表现出较差的粘接性，并且易于剥离氮化钛，因此可能出现铝栅极接合焊盘与下层的剥离，导致栅极触点损失，导致器件失效。
概括的说，本发明旨在提供一种穿过绝缘层至下层接触带的、具有改进的机械和电接触的金属接触焊盘。
本发明还寻求能够改进金属接触焊盘和/或接触层与一个或多个下层之间粘接性的方法。例如，如果接触焊盘是功率半导体器件(沟槽MOSFET或横向DMOS)的栅极接触焊盘，该功率半导体器件具有包括诸如氮化钛之类的接触层的触点，本发明旨在改进触点(具体地是氮化钛触点)与下层绝缘层和多晶硅接触带之间的粘接性，因此由于接触层的存在而保留了源极触点的改进接触阻抗的优势。
发明内容
根据第一方面，本发明提供了一种半导体器件，包括：包括一个或多个导电栅极的有源半导体区；远离有源区的接触区；覆盖在远程接触区和至少部分有源半导体区上的绝缘层，所述绝缘层具有穿过导电栅极之间的位置形成的一个或多个接触窗口；在远程接触区中覆盖在绝缘层上的金属接触焊盘；其中，金属接触焊盘通过导电图案与绝缘层下的接触带接触，所述导电图案包括接触焊盘核心区域上的沿绝缘层延伸并穿过绝缘层的多个填充接触窗口。
由于导电图案在接触焊盘核心区域上延伸，存在更多的表面与接触带接触，因此，改善了金属接触焊盘和下层之间的机械和电接触。
此外，在包括阻挡层或接触层的导电图案包括与绝缘层粘接性较差的材料(例如氮化钛阻挡层和TEOS绝缘层)的情况下，所述图案增加了阻挡层或接触层与(通常多晶硅)接触带的接触面积，实现了良好的粘接性，从而改善了金属接触焊盘的总粘接性。
优选地，导电图案延伸穿过至少三分之一的金属接触焊盘主要表面，更优选地，所述图案延伸穿过表面的三分之二以上。
在一个实施例中，导电图案延伸穿过金属接触焊盘的几乎全部区域。
在一些实施例中，导电图案包括多个实质上平行的接触沟槽。理想情况下，沟槽的节距和几何尺寸(例如宽度)与有源区中的栅极之间的接触窗口的节距和几何尺寸相对应。这样保证了沟槽形成期间，有源区和接触区中接触窗口的刻蚀是同时完成的，继而保证了刻蚀触点的可靠性。
在另一些实施例中，图案可能配置为同心圆或同心弧、同心矩形或正交排列的沟槽。
优选地，导电图案占据(occupy)的表面面积占金属接触焊盘总面积的5％-50％，更优选地约10％。
通过增加填充接触窗口的导电图案占据接触焊盘面积的比例，与传统的单接触环相比，在用金属材料(例如铝)填充接触窗口前设置在接触窗口中的形成接触/阻挡层的大量材料形成与接触带接触，这提供了与绝缘层相比更好的粘接性。因此，接触/阻挡层(例如氮化钛)的风险降低了，继而由于接触/阻挡层与绝缘层间较差的粘接性而导致的金属材料(例如铝)与下层绝缘层(例如TEOS层)剥离的风险也下降了。
根据第二方面，本发明提供了一种半导体器件，包括：包括一个或多个导电栅极的有源半导体区；远离所述有源区的接触区；覆盖在远程接触区和至少部分有源半导体区上的绝缘层，所述绝缘层具有穿过在导电栅极之间的位置形成的一个或多个接触窗口；在远程接触区中覆盖在绝缘层上的金属接触焊盘；其中，金属接触焊盘通过填充导电窗口的导电图案与绝缘层下的接触带接触，所述接触窗口形成包括多个实质上平行或同心的接触沟槽的导电图案。
理想情况下，图案特征的尺寸和/或节距实质上与所述有源半导体区中一个或多个接触窗口的尺寸和/或节距类似。
根据第三方面，本方面提供一种半导体器件制造方法，包括：在半导体衬底中限定有源区和远离有源区的接触区；在接触区中衬底上形成场氧化区；在有源区和接触区中的场氧化物上设置多晶硅层；对多晶硅层构图以形成有源区中的导电栅极以及从至少一些栅极延伸至接触区的接触带；在已构图的多晶硅层上形成绝缘层；在有源区和接触带上方接触区的多个接触窗口中的至少部分栅极之间形成穿过绝缘层的接触窗口；在接触窗口中和绝缘层上形成导电材料层；对导电层构图以在有源区形成金属触点，以及在接触区形成栅极接触焊盘，其中使栅极接触焊盘与接触带接触的多个填充接触窗口在接触焊盘的核心区域上延伸。
优选地，在接触窗口中和绝缘层上形成导电材料层的步骤包括在接触窗口中和绝缘层上形成接触层或阻挡层，以及在接触层或阻挡层上形成金属材料层。
本发明的其他组合特征和优势将在下面的描述和所附权利要求中体现。
附图说明
本发明的实施例将参考附图作为示例进行描述。
图1是穿过现有技术的沟槽栅极功率半导体器件的栅极触点的截面图；
图2a至图2e示出了根据本发明第一实施例所述的制造沟槽栅极功率半导体器件的步骤；
图3a至图3b示出了根据本发明第二实施例所述的制造沟槽半导体器件的步骤，所述步骤代替了本发明第一实施例中图2e的步骤；
图4a至图4e示出了根据本发明第三实施例所述的制造DMOS功率半导体器件的步骤；
图5a是根据本发明实施例所述的功率半导体器件的栅极接触焊盘的示意性截面图，图5b是该接触焊盘的平面示意图；
图6a至图6b是根据本发明替换实施例所述的栅极接触焊盘的平面示意图。
附图仅为说明目的，并且未按比例绘制。附图中类似的元件使用相似的参考标号。
具体实施方式
图2a到图2e示出了根据本发明第一实施例所述的制造沟槽栅极功率半导体器件的步骤。
如图2a所示，所述器件包括有源半导体区1A、半导体衬底1(例如单晶硅衬底)上的远程接触区1B。有源区1A包括在衬底1上的多个沟槽栅极MOSFET，远程接触区是***场氧化区。
在进行图2a所示的工艺阶段之前，在接触区1B上生长出厚场氧化层3，在有源区1A刻蚀出沟槽5，在沟槽5中形成栅极电介质7(例如通过生长氧化物形成)，同时在沟槽5及场氧化层3上沉积多晶硅9，并用合适的掺杂剂进行掺杂。
接下来，如图2b所示，刻蚀单晶硅9。具体地，对有源区1A中的多晶硅9回蚀至衬底1，留下填充的沟槽5以形成多晶硅栅极11，而在接触区1B中的多晶硅使用合适的刻蚀掩模进行刻蚀以留下相对较大的多晶硅栅极接触焊盘15。应当理解的是，将多晶硅栅极11与多晶硅栅极接触焊盘15相连的多晶硅带(未示出)可与使用刻蚀掩模(未示出)的多晶硅接触焊盘15整体形成。因此，多晶硅接触焊盘15是多晶硅接触带的端部，相应地术语接触焊盘和接触带是同义的。
如图2c所示，在有源区1A和接触区1B上形成绝缘层17。绝缘层17可以包括任何合适的绝缘材料，诸如二氧化硅、TEOS、氮化硅，诸如ONO之类的绝缘叠层以及聚合物绝缘体等。绝缘层17可用任何传统或已知方式进行毯式沉积(blanket deposited)。
绝缘层17随后使用传统技术进行构图和刻蚀以形成接触窗口19a和19b。具体地，如图2d所示，在有源区1A中，按照至少部分沟槽栅极(典型地是全部沟槽栅极11)之间的规则间隔开的间距刻蚀接触通孔，使之穿过绝缘层17，以为下层衬底提供接触窗口19a以形成源极触点。此外，以相应的规则间隔开的间距在接触区1B中的绝缘层17上刻蚀槽状通孔的接触图案，以为所述多晶硅栅极接触焊盘15提供接触窗口19b。如图2d所示，绝缘层17的刻蚀在衬底1的表面处停止。
应当理解的是在实施例中，有源区1A中的接触窗口19a和接触区1B中的接触窗口19b的节距和结构是相同的。由于具有类似的刻蚀特征几何尺寸以及有源区1A和远程区1B中绝缘材料相近的刻蚀比例，这将有利于接触窗口19a刻蚀穿过绝缘层17与接触窗口19b的刻蚀能够同时完成。
在所示实施例中，在绝缘层17、有源区1A中的接触窗口19a以及接触区1B的接触窗口19b中形成阻挡层或接触层18。例如，可以使用包括钛和氮化钛双层的连续接触层。具体地并且根据传统技术，可以将诸如钛之类的金属硅化物连续层形成为栅极接触窗口19b和源极接触窗口19a中的绝缘层17上的接触层，而氮化钛阻挡层形成于在所示钛层上。接下来，加热所述结构，以使在源极接触窗口19a底部的钛层转变成硅化钛(未示出)，从而改善源极触点的接触阻抗。如图2e所示，氮化钛阻挡层18保留在最终的结构中。应当理解的是在其他实施例中，阻挡层或接触层可以由诸如其他金属硅化物、钛、钨、钴、镍、钽、钼、铂等之类的其他材料构成。在某些替代实施例中，可以省略阻挡层或接触层18。
导电材料金属层21随后沉积在整个结构上以形成如图2e所示的触点。典型地，导电材料包括金属，诸如铝。
接下来，对金属21构图以形成具有相对较大表面积的接触焊盘23，如图5所示，其他导电金属结构也是如此。有利地，由于接触焊盘23通过具有多个具有相对较大表面积的多晶硅机械和电接触与下层多晶硅栅极接触焊盘15接触，且接触图案在相当大比例的接触焊盘表面延伸，因为较差的粘接性而使金属材料和/或任何接触层或阻挡层从TEOS上剥离的风险将至最低。
在替代实施例中，在刻蚀绝缘层17至衬底的步骤后，如图2d所示，如本领域众所周知的，进一步刻蚀有源区1A的硅以形成如图3a所示的源极沟堑触点(source moat contact)19a’。形成沟堑触点的额外刻蚀步骤也可以刻蚀接触区1B的多晶硅接触焊盘15。因此，可以形成接触窗口19b’，延伸进多晶硅15，直到但没有进入场氧化层3。此后，接触层或阻挡层以及用于金属23的导电层在如图2e所示的结构上形成，如图3b所示。接触区1B中的沟堑触点19’还增加了接触层18与多晶硅15的接触面积，从而进一步地有助于粘接。
普通技术人员应当理解，本发明也可以用于构造不同于沟槽MOSFET器件的其他半导体器件上。例如，本发明可用于横向功率DMOS器件，如以下图4a至图4e所述，与图2a到图2e类似，相同的参考标号指定给相似的特征。
在图4a至图4e所示的器件中，有源区1A包括多个在衬底100上形成的DMOS栅极111，并且远程接触区1B是***场氧化区。
在图4a所示的工艺步骤之前，先在有源区1A上形成薄的栅极电介层107，在接触区1B中生长厚的场氧化层103。然后，如图4a所示，将多晶硅层109毯式沉积在有源区1A和接触区1B上，且对其进行掺杂。
接下来，如图4b所示，刻蚀多晶硅109。具体地，多晶硅层109使用诸如光刻工艺之类的传统构图技术构图和刻蚀以在有源区1A形成多晶硅DMOS栅极111，在接触区1B中形成相对较大的多晶硅栅极接触焊盘115。应当理解的是，连接多晶硅栅极111与多晶硅栅极接触焊盘115的多晶硅带(未示出)可在这一步骤中整体形成，且该接触焊盘115形成这种接触带的端部。
如图4c所示，在有源区1A和接触区1B上形成绝缘层117。绝缘层117可以包括任何合适的绝缘材料，诸如二氧化硅、TEOS、氮化硅，诸如ONO之类的绝缘叠层以及聚合物绝缘体等。绝缘层可用任何传统或已知的方式进行毯式沉积。
绝缘层117随后用传统技术进行构图和刻蚀以形成接触参考19a和19b。具体地，如图4d所示，在有源区1A中，按照至少部分DMOS栅极(典型地是全部DMOS栅极)111之间的规则间隔开的间距刻蚀接触通孔，使之穿过绝缘层17，以为下层衬底提供接触窗口119a以形成源极触点。此外，以相应的规则间隔开的间距在接触区1B中的绝缘层117上刻蚀槽状通孔的接触图案，以为多晶硅栅极接触焊盘115提供接触窗口119b。如图4d所示，绝缘层117的刻蚀在衬底100的表面处停止。
应当理解在这些实施例中，有源区1A中的接触窗口19a和接触区1B中的接触窗口19b的节距和结构实质上是相同的。
在示例实施例中，在绝缘层117、有源区1A的接触窗口119a以及接触区1B的接触窗口119b中形成阻挡或接触层118。例如，根据传统技术，可以将诸如钛之类的金属硅化物层形成为栅极接触窗口119b和源极接触窗口119a中在绝缘层117上的接触层，而氮化钛阻挡层形成于钛层上。接下来，加热所述结构，使在源极接触窗口119a底部的钛层转变成硅化钛(未示出)，从而改善源极触点的接触阻抗，留下氮化钛阻挡层118。应当理解的是在其他实施例中，阻挡层或接触层可以由其他材料构成，或者实际上可以省略阻挡层或接触层118。
导电材料金属层121随后沉积在整个结构上以形成如图4e所示的触点。典型地，导电材料包括金属，诸如铝。
图5a和图5b示出了根据本发明实施例所述的栅极触点。在示例中，氮化钛阻挡层18设置在TEOS绝缘层17上以及栅极接触窗口19b中，形成具有与源极接触窗口19a相同形状和节距的一系列平行沟槽。应当理解的是，图5a和图5b所示的沟槽节距和几何尺寸未按比例绘制。因此，铝接触焊盘23通过延伸穿过接触焊盘23(参见图5b)整个区域的氮化钛内衬、铝填充的导电接触图案与下层多晶硅栅极接触焊盘15形成电接触和机械接触。如上所述，氮化钛对TEOS体现较差的粘接性。然而，由于氮化钛增大了与多晶硅的接触表面积，与图1所示的现有接触环相比具有更好的粘接性，因而接触焊盘23的粘接性能提高，从而降低了氮化钛和覆盖铝接触焊盘剥离的风险，继而降低了器件失效的可能。
应当理解的是，接触图案不一定是平行填充沟槽，而可能是一系列同心环、同心弧、同心矩形，正交沟槽图案或者其他等效图案。此外，接触图案不一定在整个接触焊盘区域上延伸。例如，图6a示出了一种排列成行的正交矩形导电沟槽图案，而图6b示出了一种同心矩形沟槽，同样排列成行并且用导电材料填充。参考图6a，导电图案不一定消耗金属接触焊盘23的全部区域A。典型地，导电接触图案延伸穿过至少占全部面积三分之一的区域B，优选地超过区域A的三分之二。同时，最优化图案特征的大小、几何尺寸以及节距以保证与源区接触窗口的同步刻蚀。通过选择至少消耗三分之一接触焊盘面积的接触图案，能够实现与下层多晶硅栅极接触带的较好粘接性以及机械和电接触。
在实施例中，通过如上所述刻蚀绝缘材料形成的接触图案的特征为区域C(图6b中阴影部分)，占限定的接触焊盘23主要表面的绝缘材料全部面积A的5％到50％。在典型实施例如沟槽MOSFET中，即接触图案特征(如沟槽)的几何尺寸与源区接触窗口中特征的几何尺寸类似，区域C可以是限定金属接触焊盘23总面积A的10％的区域。
普通技术人员应当理解，本发明可以应用于除了沟槽MOSFET或DMOS器件中栅极接触焊盘的其他接触焊盘上。例如，它可以与TOPFET器件接触焊盘结合起来使用。
通过阅读本公开发明，普通技术人员应当知道其他变化和改进。这些变化和改进可能涉及业界已知的等同和其他特征，并且可用于替换或者另外在此处已经描述的特征。
尽管所述权利要求书针对特定的特征组合，但是可以理解本发明公开的范围还包括任何这里明确或不明确指出的或概述性的新颖特征或特征组合，无论它是否与在任何权利要求书中相同的发明有关，无论它是否和本发明一样缓解了相同的技术问题。
在独立实施例中描述的特征可以组合在单个实施例中。反之，为了简洁，许多在单个实施例中描述的特征也可以在独立的或任何适合的次级组合。因此，在本发明受理过程或任何后续申请期间，申请人请注意新的权利要求书有可能涉及这些特征和或特征组合。

Claims (19)

1.一种半导体器件，包括：
包括一个或多个导电栅极(11)的有源半导体区(1A)；
远离有源区(1A)的接触区(1B)；
覆盖在远程接触区(1B)和至少部分有源半导体区(1A)上的绝缘层(17；117)，所述绝缘层(17；117)具有穿过导电栅极(11；111)之间的位置处形成的一个或多个接触窗口(19a)；
在远程接触区(1B)中覆盖在绝缘层(17；117)上的导电接触焊盘(23；123)；
其中，所述接触焊盘(23；123)通过包括多个填充接触窗口(19b)的导电图案与绝缘层(17；117)下的接触带(15；115)相接触，所述图案在接触焊盘(23；123)核心部分上延伸。
2.根据权利要求1所述的半导体器件，其中形成所述导电构图的所述接触窗口包括多个实质上平行或同心的接触沟槽(19b)。
3.一种半导体器件，包括：
包括一个或多个导电栅极(11)的有源半导体区(1A)；
远离所述有源区(1A)的接触区(1B)；
覆盖在远程接触区(1B)和至少部分有源半导体区(1A)上的绝缘层(17；117)，所述绝缘层(17；117)具有穿过在导电栅极(11；111)之间的位置处形成的一个或多个接触窗口(19a)；
在远程接触区(1B)中覆盖在绝缘层(17；117)上的导电接触焊盘(23；123)；
其中，接触焊盘(23；123)通过填充接触窗口(19b)的导电图案与在绝缘层(17；117)下的接触带(15；115)相接触，所述接触窗口(19b)形成包括多个实质上平行或同心的接触沟槽(19b)的导电图案。
4.根据权利要求2或3所述的半导体器件，其中所述沟槽(19b)的节距与有源区(1A)中栅极(11；111)之间的接触窗口的节距相对应。
5.根据权利要求2、3或4所述的半导体器件，其中所述沟槽(19b)的形式实质上与有源区中栅极(11；111)之间的接触窗口的形式相对应。
6.根据权利要求1至5中任一项所述的半导体器件，还包括覆盖在绝缘层(17；117)上以及接触窗口(19a，19b)中的接触层或阻挡层。
7.根据权利要求6所述的半导体器件，其中所述接触层或阻挡层包括从由下列材料组成的组中选出的材料：钛、钨、钴、镍、钽、钼、铂和钴及其氮化物。
8.根据权利要求1至7中任一项所述的半导体器件，其中所述绝缘层包括从由下列材料组成的组中选出的材料：TEOS、二氧化硅、氮化硅和聚合物绝缘体。
9.根据权利要求1至8中任一项所述的半导体器件，其中所述接触带(15)包括在有源区(1A)中与至少部分导电栅极(11；111)接触的掺杂多晶硅带。
10.根据权利要求1至9中任一项所述的半导体器件，包括功率沟槽MOSFET、横向功率DMOS或TOPFET。
11.根据权利要求1至10中任一项所述的半导体器件，其中所述导电图案消耗接触焊盘(23；123)总面积(A)的至少三分之一的区域(B)。
12.根据权利要求1至11中任一项所述的半导体器件，其中所述形成导电图案的接触窗口(19a)消耗接触焊盘(23；123)总面积(A)的5％到50％的区域(C)。
13.一种半导体器件制造方法，包括：
在半导体衬底(1；100)中限定有源区(1A)和远离有源区的接触区(1B)；
在接触区中衬底(1；100)上形成场氧化区(3；103)；
在有源区和接触区中的场氧化物上设置多晶硅层(9；109)；
对多晶硅层(9；109)构图以形成有源区(1A)中的导电栅极(11；111)，以及从至少部分栅极(11；111)延伸至接触区的接触带(15；115)；
在构图的多晶硅层上形成绝缘层(17，117)；
在有源区(1A)的至少部分栅极(11；111)之间形成穿过绝缘层(17；117)的接触窗口(19a，19b)，在接触带(15；115)上方的接触区(1B)中形成多个接触窗口(19b)；
在接触窗口(19a，19b)中和绝缘层(17；117)上形成导电材料层(21)；
对导电层(21)进行构图以在有源区(1A)中形成金属触点，在接触区(1B)中形成栅极接触焊盘(23；123)，其中使栅极接触焊盘(23；123)与接触带(15；115)接触的多个填充接触窗口(19b)在接触焊盘(23；123)的核心区域上延伸。
14.根据权利要求13所述的方法，其中在所述接触窗口(19a，19b)中和绝缘层(17；117)上形成导电材料层(21)的步骤包括：
在接触窗口(19a，19b)中和绝缘层(17；117)上形成接触层(18)；以及
在接触层(18)上形成金属材料层。
15.根据权利要求14所述的方法，其中所述半导体衬底(1；100)包括硅，以及所述接触层(18)包括金属硅化物，其中所述方法还包括：
在形成接触层(18)的步骤之后，对接触层退火以在有源区(1A)中接触窗口(19a)的底部处形成硅化物。
16.根据权利要求14或权利要求15所述的方法，其中所述接触层(18)包括表现出与绝缘层(17；117)材料较差粘接性的材料。
17.根据权利要求13至16任一项所述的方法，其中所述形成接触窗口(19a，19b)的步骤包括在接触区(1B)中刻蚀通孔图案，其中优选地所述图案消耗限定接触焊盘(23；123)总面积(A)至少三分之一的区域(B)。
18.根据权利要求13至17任一项所述的方法，其中所述形成接触窗口(19a，19b)的步骤包括在接触区(1B)上刻蚀通孔图案，其中所述通孔图案消耗限定接触焊盘(23；123)的面积(A)5％到50％的区域(C)。
19.根据权利要求17或18所述的方法，其中所述刻蚀通孔图案的步骤包括将按照平行或同心沟槽的形式刻蚀通孔。
CNA2006800358335A 2005-09-29 2006-09-28 带有改进的接触焊盘的半导体器件及其制造方法 Pending CN101273462A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP05109031.4 2005-09-29
EP05109031 2005-09-29

Publications (1)

Publication Number Publication Date
CN101273462A true CN101273462A (zh) 2008-09-24

Family

ID=37810338

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006800358335A Pending CN101273462A (zh) 2005-09-29 2006-09-28 带有改进的接触焊盘的半导体器件及其制造方法

Country Status (5)

Country Link
US (1) US20080251857A1 (zh)
EP (1) EP1932182A2 (zh)
JP (1) JP2009510758A (zh)
CN (1) CN101273462A (zh)
WO (1) WO2007036898A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103515425A (zh) * 2012-06-27 2014-01-15 三星电子株式会社 半导体器件、晶体管和集成电路器件
CN110008490A (zh) * 2015-03-17 2019-07-12 英飞凌科技奥地利有限公司 用于双重区域分割的***和方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100655444B1 (ko) * 2005-09-26 2006-12-08 삼성전자주식회사 반도체 장치의 트랜지스터 구조체 및 그 제조 방법
US8299455B2 (en) * 2007-10-15 2012-10-30 International Business Machines Corporation Semiconductor structures having improved contact resistance
JP6528594B2 (ja) 2015-08-18 2019-06-12 富士電機株式会社 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2944840B2 (ja) * 1993-03-12 1999-09-06 株式会社日立製作所 電力用半導体装置
JP2002208702A (ja) * 2001-01-10 2002-07-26 Mitsubishi Electric Corp パワー半導体装置
JP3551947B2 (ja) * 2001-08-29 2004-08-11 サンケン電気株式会社 半導体装置及びその製造方法
JP3673231B2 (ja) * 2002-03-07 2005-07-20 三菱電機株式会社 絶縁ゲート型半導体装置及びゲート配線構造の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103515425A (zh) * 2012-06-27 2014-01-15 三星电子株式会社 半导体器件、晶体管和集成电路器件
CN103515425B (zh) * 2012-06-27 2017-12-15 三星电子株式会社 半导体器件、晶体管和集成电路器件
CN110008490A (zh) * 2015-03-17 2019-07-12 英飞凌科技奥地利有限公司 用于双重区域分割的***和方法
CN110008490B (zh) * 2015-03-17 2022-11-25 英飞凌科技奥地利有限公司 用于双重区域分割的***和方法

Also Published As

Publication number Publication date
WO2007036898A3 (en) 2007-09-07
JP2009510758A (ja) 2009-03-12
EP1932182A2 (en) 2008-06-18
US20080251857A1 (en) 2008-10-16
WO2007036898A2 (en) 2007-04-05

Similar Documents

Publication Publication Date Title
JP4188234B2 (ja) トレンチ・ゲート半導体デバイス及びその製造
US6815769B2 (en) Power semiconductor component, IGBT and field-effect transistor
JPH07183302A (ja) 金属層の形成及びボンディング方法
US20210028299A1 (en) LDMOS Device And Method For Forming The Same
CN100459070C (zh) 在用于半导体器件的硅或碳化硅上形成厚氧化物的工艺
JPH07235676A (ja) 半導体装置及びその製造方法
JP3906213B2 (ja) 半導体装置
CN101273462A (zh) 带有改进的接触焊盘的半导体器件及其制造方法
CN111508963B (zh) 一种***电路、三维存储器及其制备方法
US10340147B2 (en) Semiconductor device with equipotential ring contact at curved portion of equipotential ring electrode and method of manufacturing the same
JP2016171150A (ja) 半導体装置
CN202307900U (zh) 肖特基二极管结构
US5592026A (en) Integrated structure pad assembly for lead bonding
CN106558580B (zh) 具有静电释放保护结构的半导体器件
JP2018152514A (ja) 半導体装置の製造方法および半導体装置
JP2022508206A (ja) ファストリカバリーダイオード及びその製造方法
JP3665453B2 (ja) Ｇｔｏサイリスタのための陰極装置
CN110112069A (zh) 一种功率器件及其制作方法
JP2011108797A (ja) トレンチ型パワーｍｏｓトランジスタおよびその製造方法
US7732848B2 (en) Power semiconductor device with improved heat dissipation
CN115101476B (zh) 一种提高电流能力的对称碳化硅mosfet的制造方法
CN102938414B (zh) 沟槽式功率半导体元件及其制造方法
CN113066861B (zh) 沟槽栅功率半导体器件及其制作方法
CN102867848A (zh) 沟槽式功率半导体元件及其制造方法
JP2018064026A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080924