CN101253618B - 薄膜元件、使用其的显示装置和存储单元、以及它们的制造方法 - Google Patents

薄膜元件、使用其的显示装置和存储单元、以及它们的制造方法 Download PDF

Info

Publication number
CN101253618B
CN101253618B CN2006800317763A CN200680031776A CN101253618B CN 101253618 B CN101253618 B CN 101253618B CN 2006800317763 A CN2006800317763 A CN 2006800317763A CN 200680031776 A CN200680031776 A CN 200680031776A CN 101253618 B CN101253618 B CN 101253618B
Authority
CN
China
Prior art keywords
electrode
insulating barrier
thin
downside
lateral electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800317763A
Other languages
English (en)
Other versions
CN101253618A (zh
Inventor
森胁弘幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN101253618A publication Critical patent/CN101253618A/zh
Application granted granted Critical
Publication of CN101253618B publication Critical patent/CN101253618B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G02F1/133555—Transflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种薄膜元件、使用该薄膜元件的显示装置和存储单元、以及它们的制造方法。作为多个薄膜元件的像素辅助电容部(10)和像素TFT在基板上按下侧电极(Si)(3)、绝缘膜、上侧电极(GE)(5)的顺序构成。与各下侧电极(Si)(3)相对的各上侧电极(GE)(5)在平面上被全部包围在下侧电极(Si)(3)的外形内。由此，能够提供一种不受下侧电极(Si)(3)的端部影响的薄膜元件、使用该薄膜元件的显示装置和存储单元、以及它们的制造方法。

Description

薄膜元件、使用其的显示装置和存储单元、以及它们的制造方法
技术领域
本发明涉及由在基板上形成的下侧电极、绝缘层和上侧电极构成的多个薄膜元件、使用其的显示装置和存储单元、以及它们的制造方法。
背景技术
直到现在，在液晶显示装置中，如图11(a)和图11(b)所示那样，将在基板上形成的由下侧电极101、绝缘层102和上侧电极103构成的多个薄膜元件作为像素辅助电容110使用，并且如图11(a)和图11(c)所示那样，即使在像素TFT(Thin Film Transistor：薄膜晶体管)120中，也由下侧电极101、绝缘层102和上侧电极103构成薄膜元件。
不仅在液晶显示装置中，而且在数据保持用的存储单元中也同样形成这样的薄膜元件。例如在日本公开专利公报“特开平4-274359号公报(1992年9月30日公开)”(以下称为“专利文献1”)中，如图12所示那样，具有在基板上形成的作为下侧电极的下侧电容器电极151、未图示的绝缘层、和作为上侧电极的上侧电容器电极152。
但是，例如，在形成由图11(a)和图11(b)所示的下侧电极101、绝缘层102和上侧电极103构成的薄膜元件的情况下，当将上侧电极103在同一层中引绕形成时，必定采取跨越下侧电极101的端部的结构。
其结果是产生以下问题：在下侧电极101的端部101a产生台阶，在该台阶部分基于绝缘层102的下侧电极101的覆盖(coverage)变坏，耐压下降，在施加高电压的电容部中产生绝缘破坏而导致上侧电极103和下侧电极101漏电。
关于该问题，例如在日本公开专利公报“特开昭61-264740号公报(1986年11月22日公开)”(以下称为“专利文献2”)中，也有具体的公开。图13(a)～图13(h)是专利文献2公开的现有的制造工序图。
即，如图13(e)所示，记载了在被垂直蚀刻的第一层多晶硅栅电极201和通过热氧化在其上形成的第二栅极氧化膜202上，由于热应力(stress)而引起的内部应变等的影响，存在它们的周边部***(B部)，甚至第二栅极氧化膜202在第一栅极氧化膜203的附近变得非常薄(B’部)的倾向。
另外，如该图(f)所示那样，利用LPCVD法在第二栅极氧化膜202·202’上形成3000A左右的第二层多晶硅膜，接着，进行磷的扩散形成第二层多晶硅栅电极204。这时，由于该图(f)所示的周边部的***(B部)和变薄的(B’部)形成等的影响，第二层多晶硅栅电极204的端部被形成为突出状(C部)。其结果是产生以下问题：该图(e)的B·B’部的第一层多晶硅栅电极201和第二层多晶硅栅电极204之间的耐压不够充分，因耐压破坏而导致在第一层多晶硅栅电极201和第二层多晶硅栅电极204之间发生漏电。
在专利文献2中，为了解决该问题，如图14(a)～图14(h)所示那样，在第一层多晶硅栅电极201的端部加斜度(taper)进行蚀刻。由此，第二栅极氧化膜202不会成为突出状，光滑地形成表面，覆盖优良，因此能够充分地获得在第一层多晶硅棚电极201和第二层多晶硅栅电极204之间的耐压。
但是，在上述现有的薄膜元件中，如专利文献2那样，在作为下侧电极的第一层多晶硅栅电极201的端部加斜度而制作TFT的情况下，由于在下侧电极的中央与端部之间电极的厚度不同而产生电极内的掺杂浓度的差。其结果是有以下问题点：由于在端部和中央TFT的阈值特性不同，端部作为寄生晶体管而工作，所以发生特性的恶化。
发明内容
本发明是鉴于上述问题点而完成的，其目的在于提供一种不受下侧电极的端部的影响的薄膜元件、使用其的显示装置和存储单元、以及它们的制造方法。
为了解决上述问题，本发明的薄膜元件，在基板上按下侧电极、第一绝缘层、和上侧电极的顺序构成的多个薄膜元件中，与上述各下侧电极相对的上述各上侧电极在平面上被全部包围在上述下侧电极的外形内。
为了解决上述问题，本发明的薄膜元件的制造方法包括：在基板上形成下侧电极的工序；在上述下侧电极的上侧形成第一绝缘层的工序；和在上述第一绝缘层的上侧，以在平面内被全部包围在上述各下侧电极的外形内的方式形成各上侧电极的工序。
根据上述发明，与各下侧电极相对的各上侧电极在平面上被全部包围在下侧电极的外形内。因此，因为没有上侧电极跨越下侧电极的情况，所以不会受到边缘的影响。其结果是不会在下侧电极的端部发生因耐压破坏而引起的漏电的情况。另外，即使在将该薄膜元件作为TFT(Thin Film Transistor：薄膜晶体管)使用的情况下，也不会产生寄生晶体管，阈值特性也不会不同。
因此，能够提供不受下侧电极的端部的影响的薄膜元件及其制造方法。
另外，本发明的薄膜元件设置有在上述上侧电极的上侧形成的第二绝缘层、和在上述第二绝缘层的上侧形成的配线层，并且，优选上述上侧电极和配线层通过穿设在上述第二绝缘层中的接触孔而电连接。
另外，本发明的薄膜元件的制造方法优选包括：在上述上侧电极的上侧形成第二绝缘层的工序；在上述第二绝缘层形成接触孔的工序；和形成通过上述接触孔与上述上侧电极连接的配线层的工序。
根据上述发明，能够将配线从上侧电极经通过接触孔连接的配线层引向外部。因此，在后述的像素辅助电容中能够使各上侧电极彼此导通，另一方面，在后述的像素薄膜晶体管中，能够将作为栅电极的上侧电极连接在例如作为栅极配线的配线层上。
另外，以往各薄膜元件彼此连接形成上侧电极，由此，在制造工序中，在上侧电极蓄积大量的电荷，当电荷在局部集中时，上侧电极和下侧电极之间的绝缘层内的电场强度变大，从而发生薄膜元件静电破坏的情况。
但是，在本发明中，因为各上侧电极以岛状独立存在，所以在各岛状的上侧电极与下侧电极之间蓄积的电荷较小。因此，在上侧电极和配线层难以蓄积电荷，成为应付静电的方法。
另外，为了解决上述问题，本发明的显示装置将上述记载的薄膜元件作为像素辅助电容使用。
另外，为了解决上述问题，本发明的显示装置的制造方法将上述记载的薄膜元件的制造方法应用于像素辅助电容的制造。
因此，能够提供不受下侧电极的端部影响的显示装置及其制造方法。
另外，为了解决上述问题，本发明的显示装置将上述记载的薄膜元件应用于薄膜晶体管。
另外，为了解决上述问题，本发明的显示装置的制造方法将上述记载的薄膜元件的制造方法应用于薄膜晶体管的制造。
因此，能够提供不受下侧电极的端部影响的显示装置及其制造方法。
另外，为了解决上述问题，本发明的显示装置将上述记载的薄膜元件应用于像素辅助电容和薄膜晶体管。
另外，为了解决上述问题，本发明的显示装置的制造方法将上述记载的薄膜元件的制造方法应用于像素辅助电容的制造和薄膜晶体管的制造。
因此，能够提供不受下侧电极的端部影响的显示装置及其制造方法。
另外，在本发明的显示装置中，上述配线层优选为源极配线层。
由此，能够通过与现有技术同样的工艺进行制造，所以不会增加工序。
另外，为了解决上述问题，本发明的存储单元将上述记载的薄膜元件应用于数据保持用电容。
另外，为了解决上述问题，本发明的存储单元的制造方法将上述记载的薄膜元件的制造方法应用于数据保持用电容的制造。
因此，能够提供不受下侧电极的端部影响的存储单元及其制造方法。
本发明的其他的目的、特征和优点通过以下所示的记载能够充分理解。另外，本发明的好处通过参照了附图的以下说明变得很明白。
附图说明
图1(a)是表示本发明的液晶显示装置的实施方式的图，是表示包含液晶面板基板中的像素辅助电容部和TFT的周边电路配置的平面图。
图1(b)是表示上述液晶面板基板中的像素辅助电容部的结构的图，是图1(a)的A-A线截面图。
图1(c)是表示上述液晶面板基板中的TFT的结构的图，是图1(a)的B-B线截面图。
图2是表示上述液晶显示装置的液晶面板基板中的TFT的结构的图，是图1(a)的C-C线截面图。
图3(a)是表示上述液晶显示装置的制造工序的图，是表示像素辅助电容部的下侧电极(Si)的形成工序的截面图。
图3(b)是表示像素TFT的下侧电极(Si)的形成工序的截面图。
图4(a)是表示上述液晶显示装置的制造工序的图，是表示像素辅助电容部的绝缘膜(GI)的形成工序的截面图。
图4(b)是表示像素TFT的绝缘膜(GI)的形成工序的截面图。
图5(a)是表示上述液晶显示装置的制造工序的图，是表示像素辅助电容部的沟道掺杂(dope)工序的截面图。
图5(b)是表示像素TFT的沟道掺杂工序的截面图。
图6(a)是表示上述液晶显示装置的制造工序的图，是表示像素辅助电容部的上侧电极(GE)的形成工序的截面图。
图6(b)是表示像素TFT的上侧电极(GE)的形成工序的截面图。
图7(a)是表示上述液晶显示装置的制造工序的图，是表示像素辅助电容部的源极漏极区域的形成工序的截面图。
图7(b)是表示像素TFT的源极漏极区域的形成工序的截面图。
图8(a)是表示上述液晶显示装置的制造工序的图，是表示像素辅助电容部的层间绝缘膜的形成工序的截面图。
图8(b)是表示像素TFT的层间绝缘膜的形成工序的截面图。
图9(a)是表示上述液晶显示装置的制造工序的图，是表示像素辅助电容部的接触孔的形成工序的截面图。
图9(b)是表示像素TFT的接触孔的形成工序的截面图。
图10(a)是表示上述液晶显示装置的制造工序的图，是表示像素辅助电容部的源极金属配线的形成工序的截面图。
图10(b)是表示像素TFT的源极金属配线的形成工序的截面图。
图11(a)是表示现有的液晶显示装置的图，是表示包含液晶面板基板中的像素辅助电容部和TFT的周边电路配置的平面图。
图11(b)是表示上述液晶面板基板中的像素辅助电容部的结构的图，是图11(a)的X-X线截面图。
图11(c)是表示上述液晶面板基板中的TFT的结构的图，是图11(a)的Y-Y线截面图。
图12是表示现有的存储单元的结构的平面图。
图13(a)是表示现有的半导体装置的制造工序的截面图。
图13(b)是表示现有的半导体装置的制造工序的截面图，是表示图13(a)的后续的制造工序的截面图。
图13(c)是表示现有的半导体装置的制造工序的截面图，是表示图13(b)的后续的制造工序的截面图。
图13(d)是表示现有的半导体装置的制造工序的截面图，是表示图13(c)的后续的制造工序的截面图。
图13(e)是表示现有的半导体装置的制造工序的截面图，是表示图13(d)的后续的制造工序的截面图。
图13(f)是表示现有的半导体装置的制造工序的截面图，是表示图13(e)的后续的制造工序的截面图。
图13(g)是表示现有的半导体装置的制造工序的截面图，是表示图13(f)的后续的制造工序的截面图。
图13(h)是表示现有的半导体装置的制造工序的截面图，是表示图13(g)的后续的制造工序的截面图。
图14(a)是表示现有的其他的半导体装置的制造工序的截面图。
图14(b)是表示现有的其他的半导体装置的制造工序的截面图，是表示图14(a)的后续的制造工序的截面图。
图14(c)是表示现有的其他的半导体装置的制造工序的截面图，是表示图14(b)的后续的制造工序的截面图。
图14(d)是表示现有的其他的半导体装置的制造工序的截面图，是表示图14(c)的后续的制造工序的截面图。
图14(e)是表示现有的其他的半导体装置的制造工序的截面图，是表示图14(d)的后续的制造工序的截面图。
图14(f)是表示现有的其他的半导体装置的制造工序的截面图，是表示图14(e)的后续的制造工序的截面图。
图14(g)是表示现有的其他的半导体装置的制造工序的截面图，是表示图14(f)的后续的制造工序的截面图。
图14(h)是表示现有的其他的半导体装置的制造工序的截面图，是表示图14(g)的后续的制造工序的截面图。
符号说明
1玻璃基板(基板)
3下侧电极(Si)
4绝缘膜(GI)(第一绝缘膜)
5上侧电极(GE)
6层间绝缘膜(第二绝缘膜)
7接触孔
8金属配线(配线层)
10像素辅助电容部
11源极金属配线
12栅极金属配线(配线层)
20像素TFT(像素薄膜晶体管)
具体实施方式
根据图1～图10对本发明的一个实施方式进行如下说明。在此，图1(a)是表示包含液晶面板基板中的像素辅助电容部和TFT(ThinFilm Transistor：薄膜晶体管)的周边电路配置的平面图。图1(b)是表示上述液晶面板基板中的像素辅助电容部的结构的图，是图1(a)的A-A线截面图。图1(c)是表示上述液晶面板基板中的TFT的结构的图，是图1(a)的B-B线截面图。图2是表示上述液晶面板基板中的TFT的结构的图，是图1(a)的C-C线截面图。
在作为本实施方式的显示装置的液晶显示装置中，如图1(a)和图1(b)所示，在作为薄膜元件的像素辅助电容部10处为以下结构：在下侧电极(Si)3的上侧隔着作为第一绝缘膜的绝缘膜(GI)4上侧电极(GE)5被全部包围在下侧电极(Si)3的区域的内侧。另外，在本实施方式中，虽然对作为显示装置的液晶装置进行说明，但不是一定限定于此，也可以是其他的例如使用发光元件的显示装置。
在上述像素辅助电容部10中，如图1(a)所示，在连接上侧电极(GE)5的配线中使用作为与源极金属配线11相同层的配线层的金属配线8。具体而言，如图1(b)所示，上侧电极(GE)5通过在作为第一绝缘膜的层间绝缘膜6中形成的接触孔7利用在该层间绝缘膜6的表面形成的金属配线8直接将上侧电极(GE)5·5彼此连接，该金属配线8为与源极金属配线11相同层的配线。
这样，为了隔着层间绝缘膜6使上侧电极(GE)5·5彼此跳线连接(jumper)，通常，还需要进一步的工序。但是在本实施方式中，因为使用以往存在的与源极金属配线11共通的工序制作金属配线8，所以不会产生工序的增加，成本不会增加。
另外，如上所述，通过将上侧电极(GE)5和金属配线8的形成工序分成2次，历来通过上侧电极(GE)5的图案形成(pattering)时的干蚀刻，能够将在整个连接的上侧电极(GE)中蓄积的电荷，在本实施方式中分别分割蓄积在上侧电极(GE)5中。并且，在该形成工序期间，因为蓄积在各上侧电极(GE)5中的电荷会被暂时放电，所以当将上侧电极(GE)5彼此连接时，蓄积在上侧电极(GE)5中的最大电荷量比蓄积在现有的上侧电极(GE)全体中的电荷小。其结果是能够防止上侧电极(GE)5在制造中被静电破坏。此外，如果以湿蚀刻进行与源极金属配线11相同层的形成工序中的蚀刻工艺，则难以发生因等离子体导致的电荷向配线的蓄积，能够更加有效地防止电路元件在制造中被静电破坏。
另一方面，在本实施方式中，作为薄膜元件的像素TFT20，如图1(c)和图2所示那样，使用上部栅极(top gate)型的N型LDD(lightlydoped drain：轻掺杂漏极)结构的薄膜晶体管。即，上侧电极(GE)5成为栅电极，下侧电极(Si)3成为源电极和漏电极。另外，在本实施方式中，采用N型LDD结构，作为源极区域和漏极区域存在注入有为高浓度的杂质的N+的区域，并且在源极区域和漏极区域的沟道区域附近存在注入有为低浓度的杂质的N-或不注入该低浓度的杂质的N-的Si层的区域。由此，在漏极区域附近的杂质的浓度分布的变化变得缓和，从而能够降低在漏极区域附近的电场强度，成为能够对增强可靠性起作用的元件。
接着，关于具备上述结构的像素辅助电容部10和像素TFT20的液晶基板的制造方法，根据图3(a)和图3(b)～图10(a)以及图10(b)进行说明。此外，在各图中，图(a)表示像素辅助电容部10，图(b)表示被同时形成的像素TFT20。
最初，如图3(a)和图3(b)所示，对作为形成像素辅助电容部10和像素TFT20的基板的玻璃基板1，作为前处理，进行洗净和预退火。接着，进行以下的工序。
(1)下侧电极(硅(Si)层)的形成工序
如图3(a)和图3(b)所示，通过等离子体化学气相沉积法
(PECVD)，在玻璃基板1上形成内涂层(under coat)(TEOS/SiNO)2和下侧电极(Si)3的非晶硅(a-Si)层。接着，通过大约600℃的热处理进行使结晶变化的固相晶化法(SPC：solid phase crystallization)。作为内涂层材料，也能够使用其他材料，例如SiNX、SiON、SiH4+N2O等。
另外，在该固相晶化法(SPC)的处理前，也可以涂敷金属催化剂，进行用于CG-硅化的前处理。
但是，如果仅进行固相晶化法(SPC)，则由于结晶粒径较小，或结晶粒径虽然大但在粒内包含大量的结晶缺陷等原因，在移动度低等的像素TFT20的特性中发生问题。
因此，接着，使用准分子激光器·退火法提高结晶粒的质量。
最后，利用光刻法进行图案形成，进一步通过进行蚀刻，以所希望的形状形成硅(Si)层，形成下侧电极(Si)3。
(2)栅极绝缘膜的形成工序
接着，如图4(a)和图4(b)所示那样，作为原料气体使用正硅酸乙酯(TEOS：tetra ethyl ortho silicate)气体，形成绝缘膜(GI：GateInsulator)4。作为绝缘膜(GI)4的材料，能够使用其他材料例如SiNx或SiON、SiH4+N2O等。
(3)沟道掺杂(channel doping)工序
接着，对为了使像素晶体管和其他的液晶面板的电路驱动而必要的晶体管的阈值进行控制，如图5(a)和图5(b)所示那样，或者在整个基板面掺杂硼，或者利用光刻法仅对想掺杂的部分进行图案形成，沟道掺杂规定量的硼。
对于晶体管，在需要重叠结构的情况下，利用光刻法进行所希望的图案形成，掺杂规定量的磷。其中，该沟道掺杂也能够在绝缘膜(GI)4的形成前进行。
通过上述的掺杂处理，由图5(a)所示的像素辅助电容部10中的硅(Si)层构成的下侧电极(Si)3成为作为导体的电极。
(4)上侧电极(GE：栅极金属)5的形成工序
接着，如图6(a)和图6(b)所示，利用溅射法等形成钨(W)膜/氮化钽(TaN)膜。作为用于栅极金属的金属，能够使用其他金属例如MoW、Al等低电阻金属，以及表面平坦且特性稳定的高熔点金属等。
接着，在利用光刻法进行所希望的图案形成后，进行将作为原料气体的Ar、SF6、CF4、O2、C12等混合气体的分量调整过的干蚀刻，形成2层结构的上侧电极(GE)5。
(5)源极·漏极区域的形成工序
接着，如图7(a)和图7(b)所示，为了形成晶体管的源极·漏极区域，进行所希望的光刻法，之后，在晶体管的源极·漏极区域在Nch(N沟道)进行磷的离子掺杂，在Pch(P沟道)进行硼的离子掺杂。根据需要，利用光刻法进行图案形成，如图7(b)所示那样形成LDD结构。当在晶体管中使用CG-硅时，作为吸取位(gettering site)也同时进行掺杂。接着，为了使通过注入离子存在于p-Si薄膜表面附近的离子进入p-Si层内并使其活性化，进行约600℃的热活性化处理。另外，除此之外，作为活性化，还有照射准分子激光的方法。该活性化处理的结果是能够提高电导性。
通过上述处理，在图7(b)所示的像素TFT20中，下侧电极(Si)3具有作为导体的源·漏电极。
(6)层间绝缘膜的形成工序
接着，如图8(a)和图8(b)所示，通过PECVD形成层间绝缘膜6。作为层间绝缘膜6的材料，能够使用SiNx、SiON、TEOS等。
(7)接触部的形成工序
接着，如图9(a)和图9(b)所示，在进行所希望的光刻法之后，使用氟酸类的湿蚀刻液形成接触孔7。
(8)退火处理工序
进一步，为了改善硅(Si)的质量，在约400℃进行氢化退火处理。
(9)源极金属的形成工序
接着，如图10(a)和图10(b)所示，利用溅射法按钛(Ti)膜、铝-硅(Al-Si)类合金膜、Ti膜的顺序形成金属薄膜。接着，通过光刻法进行所希望的图案形成，进行干蚀刻，形成源极(漏极)金属配线11和金属配线8。由此，在图10(a)所示的像素辅助电容部10中，像素辅助电容部10的上侧电极(GE)5和金属配线8之间通过接触孔7导通，另一方面，在图10(b)所示的像素TFT20中，像素TFT20的下侧电极(Si)3的源电极和源极金属配线11之间通过接触孔7导通。另外，虽然未图示，在像素TFT20中，作为像素TFT20的上侧电极(GE)5的栅电极和栅极金属配线之间通过接触孔7导通。
在形成该源极金属配线11和金属配线8之后，为了进一步在上层形成保护膜，进行利用PECVD的未图示的层间绝缘膜的形成、利用光刻法的所希望的图案形成、以及利用蚀刻的接触部的形成。进一步，为了制作半透过型的多间隙结构，进行树脂膜的涂敷-利用光刻法的所希望的图案形成-利用蚀刻的多间隙、凹凸、以及接触部等的形成，之后，为了形成透明电极(ITO)、反射电极，通过对各自的材料进行成膜、利用光刻法的所希望的图案形成-蚀刻，完成排列(array)侧的液晶基板的制造工序。
这样，在本实施方式的像素辅助电容部10和像素TFT20及其制造方法中，与各下侧电极(Si)3相对的各上侧电极(GE)5在平面上被全部包围在下侧电极(Si)3的外形内。因此，因为上侧电极(GE)5不跨越下侧电极(Si)3，所以不受到边缘部的影响。其结果是在下侧电极(Si)3的端部不会因耐压破坏而发生漏电的情况。另外，即使在像素TFT20中使用该薄膜元件的情况下，也没有阈值特性不同的情况。
因此，能够提供不受下侧电极(Si)3的端部的影响的薄膜元件及其制造方法。
另外，在本实施方式的像素辅助电容部10和像素TFT20中，能够通过与层间绝缘膜6的接触孔连接的金属配线8，将配线从上侧电极(GE)5经源极金属配线11和栅极金属配线12引向外部。因此，在像素辅助电容部10中能够使各上侧电极(GE)5彼此导通，另一方面，在像素TFT20中，能够将作为栅电极的上侧电极(GE)5与例如作为栅极配线的栅极金属配线12连接。
另外，在本实施方式的液晶显示装置及其制造方法中，将上述像素辅助电容部10和/或像素TFT20作为像素铺助电容和/或像素薄膜晶体管加以使用。因此，能够提供不受下侧电极(Si)3的端部影响的液晶显示装置及其制造方法。
另外，在本实施方式的液晶显示装置中，配线层作为源极金属配线11，由此，能够通过与现有技术同样的工序进行制作，所以不会增加工序。
另外，在本实施方式中，对像素辅助电容部和TFT(Thin FilmTransistor：薄膜晶体管)被搭载在液晶显示装置的液晶面板基板上的情况进行了说明，但是并不限定于此，本发明的下侧电极(Si)3、绝缘膜(GI)4和上侧电极(GE)5的结构也能够适用于存储单元的数据保持用电容。例如，能够适用于将DRAM集成在玻璃基板上的图像帧存储器等存储单元。
这样，作为存储单元及其制造方法，通过将上述薄膜元件作为数据保持用电容使用，能够提供不受下侧电极(Si)3的端部影响的存储单元及其制造方法。
另外，在用于实施本发明的最优的方式的项目中采用的具体的实施方式或者实施例仅仅用于说明本发明的技术内容，不应该仅限定于这样的实施例而进行狭义的解释，在本发明的精神和权利要求的范围内，能够对本发明进行各种各样的变更并加以实施。
产业上的利用可能性
本发明能够应用于由在基板上形成的下侧电极、第一绝缘膜和上侧电极分别构成的多个薄膜元件及其制造方法。另外，具体而言，能够应用于显示装置的像素辅助电容和/或像素薄膜晶体管。作为显示装置，例如，能够应用于有源矩阵型的液晶显示装置中，并且除了能够应用于电泳型显示器、扭转球(twist ball)型显示器、使用微小增光膜(prism film)的反射型显示器、使用数字镜器件(digital mirror device)等光调制元件的显示器之外，作为发光元件，还能够应用于使用有机EL发光元件、无机EL发光元件、LED(Light Emitting Diode)等发光亮度可变的元件的显示器、场致发射显示器(FED：filed emissiondisplay)、等离子体显示器。
另外，能够将薄膜元件应用于将DRAM集成在玻璃基板上的图像帧存储器等存储单元的数据保持用电容中。

Claims (33)

1.一种薄膜元件，其是在基板上按下侧电极、第一绝缘层、和上侧电极的顺序构成的多个薄膜元件，其特征在于：
与所述各下侧电极相对的所述各上侧电极在平面上被全部包围在所述下侧电极的外形内，并且，
与所述各下侧电极相对的所述各上侧电极的外形在平面上与所述下侧电极的外形相比设置在内侧。
2.如权利要求1所述的薄膜元件，其特征在于：
设置有在所述上侧电极的上侧形成的第二绝缘层、和在所述第二绝缘层的上侧形成的配线层，并且，所述上侧电极和配线层通过穿设在所述第二绝缘层中的接触孔电连接。
3.如权利要求1或2所述的薄膜元件，其特征在于：
所述下侧电极由在基板上掺杂有磷的硅层构成。
4.一种显示装置，其使用薄膜元件作为像素辅助电容，其特征在于：
所述薄膜元件在基板上按下侧电极、第一绝缘层、和上侧电极的顺序构成并设置有多个，并且，与所述各下侧电极相对的所述各上侧电极在平面上被全部包围在所述下侧电极的外形内，并且，
与所述各下侧电极相对的所述各上侧电极的外形在平面上与所述下侧电极的外形相比设置在内侧。
5.如权利要求4所述的显示装置，其特征在于：
所述薄膜元件设置有在所述上侧电极的上侧形成的第二绝缘层、和在所述第二绝缘层的上侧形成的配线层，并且，所述上侧电极和配线层通过穿设在所述第二绝缘层中的接触孔电连接。
6.如权利要求5所述的显示装置，其特征在于：
所述配线层为源极配线层。
7.如权利要求4～6中任一项所述的显示装置，其特征在于：
所述下侧电极由在基板上掺杂有磷的硅层构成。
8.一种显示装置，其使用薄膜元件作为薄膜晶体管，其特征在于：
所述薄膜元件在基板上按下侧电极、第一绝缘层、和上侧电极的顺序构成并设置有多个，并且，与所述各下侧电极相对的所述各上侧电极在平面上被全部包围在所述下侧电极的外形内，并且，
与所述各下侧电极相对的所述各上侧电极的外形在平面上与所述下侧电极的外形相比设置在内侧。
9.如权利要求8所述的显示装置，其特征在于：
所述薄膜元件设置有在所述上侧电极的上侧形成的第二绝缘层、和在所述第二绝缘层的上侧形成的配线层，并且，所述上侧电极和配线层通过穿设在所述第二绝缘层中的接触孔电连接。
10.如权利要求9所述的显示装置，其特征在于：
所述配线层为源极配线层。
11.如权利要求8～10中任一项所述的显示装置，其特征在于：
所述下侧电极由在基板上掺杂有磷的硅层构成。
12.一种显示装置，其使用薄膜元件作为像素辅助电容和薄膜晶体管，其特征在于：
所述薄膜元件在基板上按下侧电极、第一绝缘层、和上侧电极的顺序构成并设置有多个，并且，与所述各下侧电极相对的所述各上侧电极在平面上被全部包围在所述下侧电极的外形内，并且，
与所述各下侧电极相对的所述各上侧电极的外形在平面上与所述下侧电极的外形相比设置在内侧。
13.如权利要求12所述的显示装置，其特征在于：
所述薄膜元件设置有在所述上侧电极的上侧形成的第二绝缘层、和在所述第二绝缘层的上侧形成的配线层，并且，所述上侧电极和配线层通过穿设在所述第二绝缘层中的接触孔电连接。
14.如权利要求13所述的显示装置，其特征在于：
所述配线层为源极配线层。
15.如权利要求12～14中任一项所述的显示装置，其特征在于：
所述下侧电极由在基板上掺杂有磷的硅层构成。
16.一种存储单元，其使用薄膜元件作为数据保持用电容，其特征在于：
所述薄膜元件在基板上按下侧电极、第一绝缘层、和上侧电极的顺序构成并设置有多个，并且，与所述各下侧电极相对的所述各上侧电极在平面上被全部包围在所述下侧电极的外形内，并且，
与所述各下侧电极相对的所述各上侧电极的外形在平面上与所述下侧电极的外形相比设置在内侧。
17.如权利要求16所述的存储单元，其特征在于：
所述薄膜元件设置有在所述上侧电极的上侧形成的第二绝缘层、和在所述第二绝缘层的上侧形成的配线层，并且，所述上侧电极和配线层通过穿设在所述第二绝缘层中的接触孔电连接。
18.如权利要求16或17所述的存储单元，其特征在于：
所述下侧电极由在基板上掺杂有磷的硅层构成。
19.一种薄膜元件的制造方法，其特征在于，包括：
在基板上形成下侧电极的工序；
在所述下侧电极的上侧形成第一绝缘层的工序；和
在所述第一绝缘层的上侧，以在平面上被全部包围在所述各下侧电极的外形内的方式形成各上侧电极，并使得此时与所述各下侧电极相对的所述各上侧电极的外形在平面上与所述下侧电极的外形相比设置在内侧的工序。
20.如权利要求19所述的薄膜元件的制造方法，其特征在于，包括：
在所述上侧电极的上侧形成第二绝缘层的工序；
在所述第二绝缘层中形成接触孔的工序；和
在所述第二绝缘层的上侧形成通过所述接触孔与所述上侧电极连接的配线层的工序。
21.如权利要求19或20所述的薄膜元件的制造方法，其特征在于：
在所述在基板上形成下侧电极的工序中，在由硅层构成的基板上掺杂磷形成下侧电极。
22.一种显示装置的制造方法，其是将薄膜元件的制造方法用在像素辅助电容的制造上的显示装置的制造方法，其特征在于：
所述薄膜元件的制造方法包括：
在基板上形成下侧电极的工序；
在所述下侧电极的上侧形成第一绝缘层的工序；和
在所述第一绝缘层的上侧，以在平面上被全部包围在所述各下侧电极的外形内的方式形成各上侧电极，并使得此时与所述各下侧电极相对的所述各上侧电极的外形在平面上与所述下侧电极的外形相比设置在内侧的工序。
23.如权利要求22所述的显示装置的制造方法，其特征在于：
所述薄膜元件的制造方法包括：
在所述上侧电极的上侧形成第二绝缘层的工序；
在所述第二绝缘层中形成接触孔的工序；和
在所述第二绝缘层的上侧形成通过所述接触孔与所述上侧电极连接的配线层的工序。
24.如权利要求22或23所述的显示装置的制造方法，其特征在于：
在所述在基板上形成下侧电极的工序中，在由硅层构成的基板上掺杂磷形成下侧电极。
25.一种显示装置的制造方法，其是将薄膜元件的制造方法用在薄膜晶体管的制造上的显示装置的制造方法，其特征在于：
所述薄膜元件的制造方法包括：
在基板上形成下侧电极的工序；
在所述下侧电极的上侧形成第一绝缘层的工序；和
在所述第一绝缘层的上侧，以在平面上被全部包围在所述各下侧电极的外形内的方式形成各上侧电极，并使得此时与所述各下侧电极相对的所述各上侧电极的外形在平面上与所述下侧电极的外形相比设置在内侧的工序。
26.如权利要求25所述的显示装置的制造方法，其特征在于：
所述薄膜元件的制造方法包括：
在所述上侧电极的上侧形成第二绝缘层的工序；
在所述第二绝缘层中形成接触孔的工序；和
在所述第二绝缘层的上侧形成通过所述接触孔与所述上侧电极连接的配线层的工序。
27.如权利要求25或26所述的显示装置的制造方法，其特征在于：
在所述在基板上形成下侧电极的工序中，在由硅层构成的基板上掺杂磷形成下侧电极。
28.一种显示装置的制造方法，其是将薄膜元件的制造方法用在像素辅助电容和薄膜晶体管的制造上的显示装置的制造方法，其特征在于：
所述薄膜元件的制造方法包括：
在基板上形成下侧电极的工序；
在所述下侧电极的上侧形成第一绝缘层的工序；和
在所述第一绝缘层的上侧，以在平面上被全部包围在所述各下侧电极的外形内的方式形成各上侧电极，并使得此时与所述各下侧电极相对的所述各上侧电极的外形在平面上与所述下侧电极的外形相比设置在内侧的工序。
29.如权利要求28所述的显示装置的制造方法，其特征在于：
所述薄膜元件的制造方法包括：
在所述上侧电极的上侧形成第二绝缘层的工序；
在所述第二绝缘层中形成接触孔的工序；和
在所述第二绝缘层的上侧形成通过所述接触孔与所述上侧电极连接的配线层的工序。
30.如权利要求28或29所述的显示装置的制造方法，其特征在于：
在所述在基板上形成下侧电极的工序中，在由硅层构成的基板上掺杂磷形成下侧电极。
31.一种存储单元的制造方法，其是将薄膜元件的制造方法用在数据保持用电容的制造上的存储单元的制造方法，其特征在于：
所述薄膜元件的制造方法包括：
在基板上形成下侧电极的工序；
在所述下侧电极的上侧形成第一绝缘层的工序；和
在所述第一绝缘层的上侧，以在平面上被全部包围在所述各下侧电极的外形内的方式形成各上侧电极，并使得此时与所述各下侧电极相对的所述各上侧电极的外形在平面上与所述下侧电极的外形相比设置在内侧的工序。
32.如权利要求31所述的存储单元的制造方法，其特征在于：
所述薄膜元件的制造方法包括：
在所述上侧电极的上侧形成第二绝缘层的工序；
在所述第二绝缘层中形成接触孔的工序；和
在所述第二绝缘层的上侧形成通过所述接触孔与所述上侧电极连接的配线层的工序。
33.如权利要求31或32所述的存储单元的制造方法，其特征在于：
在所述在基板上形成下侧电极的工序中，在由硅层构成的基板上掺杂磷形成下侧电极。
CN2006800317763A 2005-09-09 2006-06-15 薄膜元件、使用其的显示装置和存储单元、以及它们的制造方法 Expired - Fee Related CN101253618B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP263058/2005 2005-09-09
JP2005263058 2005-09-09
PCT/JP2006/312071 WO2007029394A1 (ja) 2005-09-09 2006-06-15 薄膜素子、それを用いた表示装置及びメモリセル、並びにそれらの製造方法

Publications (2)

Publication Number Publication Date
CN101253618A CN101253618A (zh) 2008-08-27
CN101253618B true CN101253618B (zh) 2010-12-01

Family

ID=37835525

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800317763A Expired - Fee Related CN101253618B (zh) 2005-09-09 2006-06-15 薄膜元件、使用其的显示装置和存储单元、以及它们的制造方法

Country Status (4)

Country Link
US (1) US7781815B2 (zh)
JP (1) JP5079512B2 (zh)
CN (1) CN101253618B (zh)
WO (1) WO2007029394A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100833768B1 (ko) * 2007-01-15 2008-05-29 삼성에스디아이 주식회사 유기 전계 발광 화소 장치 및 그 제조 방법
JP6251955B2 (ja) 2013-01-22 2017-12-27 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、及び電子機器
JP2014142390A (ja) 2013-01-22 2014-08-07 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法、及び電子機器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1438523A (zh) * 2002-02-12 2003-08-27 精工爱普生株式会社 电光装置和电子机器
CN1485655A (zh) * 2002-09-23 2004-03-31 统宝光电股份有限公司 薄膜晶体管液晶显示器的像素结构

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61264740A (ja) 1985-05-20 1986-11-22 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2678094B2 (ja) 1991-03-01 1997-11-17 シャープ株式会社 ダイナミックランダムアクセスメモリ
JPH1117188A (ja) * 1997-06-23 1999-01-22 Sharp Corp アクティブマトリクス基板
JP3491805B2 (ja) * 1997-08-05 2004-01-26 株式会社東芝 半導体装置の製造方法
TW200403872A (en) 2002-08-30 2004-03-01 Matsushita Electric Ind Co Ltd MIM capacitor
JP4013734B2 (ja) * 2002-11-06 2007-11-28 松下電器産業株式会社 Ｍｉｍ容量
KR100585115B1 (ko) * 2003-12-10 2006-05-30 삼성전자주식회사 금속-절연체-금속 커패시터를 포함하는 반도체 소자 및 그제조방법
JP4641396B2 (ja) * 2004-09-02 2011-03-02 Ｏｋｉセミコンダクタ株式会社 薄膜コンデンサとその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1438523A (zh) * 2002-02-12 2003-08-27 精工爱普生株式会社 电光装置和电子机器
CN1485655A (zh) * 2002-09-23 2004-03-31 统宝光电股份有限公司 薄膜晶体管液晶显示器的像素结构

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP平11-54758A 1999.02.26

Also Published As

Publication number Publication date
CN101253618A (zh) 2008-08-27
US7781815B2 (en) 2010-08-24
WO2007029394A1 (ja) 2007-03-15
US20090090910A1 (en) 2009-04-09
JP5079512B2 (ja) 2012-11-21
JPWO2007029394A1 (ja) 2009-03-12

Similar Documents

Publication Publication Date Title
US10504946B2 (en) Array substrate manufacturing method and array substrate
US8223289B2 (en) Electro-optical device and method for manufacturing the same
US7683977B2 (en) Display device and method of manufacturing the display device
US10324348B2 (en) Array substrate, liquid crystal display panel and liquid crystal display device
US10373989B2 (en) Thin-film transistor array substrate and manufacturing method thereof
CN100385329C (zh) 包括薄膜电路元件的电子器件及其制造方法
CN101681931B (zh) 电路基板和显示装置
US10186529B2 (en) Thin film transistor substrate and display using the same
US7541646B2 (en) Thin film transistor device and method of manufacturing the same
CN1988164A (zh) 薄膜晶体管装置及其制造方法以及显示装置
WO2017124686A1 (zh) Tft阵列基板结构及其制作方法
JP4481942B2 (ja) 表示装置用薄膜トランジスタ、同トランジスタを用いた基板及び表示装置とその製造方法
CN101253618B (zh) 薄膜元件、使用其的显示装置和存储单元、以及它们的制造方法
CN107170757B (zh) 一种阵列基板及其制作方法
CN101681882B (zh) 薄膜电容、使用该薄膜电容的显示装置和存储器单元、以及它们的制造方法
US20200203393A1 (en) Array substrate having capacitor and method for manufacturing same
JPH10133233A (ja) アクティブマトリクス型表示回路およびその作製方法
KR20070109162A (ko) 박막 트랜지스터 기판 및 그의 제조 방법
JP4476991B2 (ja) 電気光学装置
KR100390112B1 (ko) 반도체장치
KR100535349B1 (ko) 박막 트랜지스터 액정 표시 소자의 제조방법
US20040201808A1 (en) Liquid crystal display and method of manufacturing the same
KR20140145845A (ko) 액정 디스플레이 장치와 이의 제조방법
US20040000668A1 (en) [thin-film transistor array substrate]
JP2009224396A (ja) 薄膜トランジスタ基板、およびその製造方法、並びに表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101201

Termination date: 20210615