CN101242710A - 一种多层电路板及其制造方法 - Google Patents
一种多层电路板及其制造方法 Download PDFInfo
- Publication number
- CN101242710A CN101242710A CNA2007100268918A CN200710026891A CN101242710A CN 101242710 A CN101242710 A CN 101242710A CN A2007100268918 A CNA2007100268918 A CN A2007100268918A CN 200710026891 A CN200710026891 A CN 200710026891A CN 101242710 A CN101242710 A CN 101242710A
- Authority
- CN
- China
- Prior art keywords
- circuit board
- window
- multilayer circuit
- width
- depth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明公开了一种多层电路板的制造方法，该方法包括在电路板上钻线路连接的窗口时，在窗口内形成台阶以将窗口在深度和宽度方向上分为不同部分的步骤。由于在窗口内形成将窗口在深度和宽度方向上分为不同部分的台阶，从而在形成干膜时，干膜能完全覆盖在窗口的边沿，故而能避免因药液接触窗口边沿的镀铜层而造成电路板不同线路之间发生断线，进而提高制造多层电路板的良率。
Description
所属技术领域
本发明涉及一种多层电路板，尤其涉及一种连接多层电路板不同层线路的窗口结构及其制造方法。
背景技术
近年来，随着电子产品的普及，电路板的需求量也越来越大。同时随着电子产品的小型化，对电路板的高密度化要求也越来越高，因此现有电路板通常具有多层结构并且其内的线路也越来越密集。
如图1所示，现有多层电路板的不同层上分别镀一层镀铜层以蚀刻形成线路13′和33′，为实现线路13′和33′的连接，需要在多层电路板上开设窗口40′。当多层电路板的层数比较多时，会造成窗口40′的深度较大，从而在蚀刻线路33′之前涂敷在相应镀铜层的干膜不能完全覆盖窗口40′的边沿，因此在蚀刻线路33′时，药液会蚀刻窗口40′边沿的镀铜层而造成线路13′和33′之间的断线，进而造成多层电路板的制造良率低。
发明内容
本发明的目的之一在于提供一种多层电路板的制造方法，该方法可以避免多层电路板的不同层之间线路的断线，从而提高制造多层电路板的良率。
为实现上述目的，本发明提供一种多层电路板的制造方法，该方法包括：在对电路板上钻线路连接的窗口时，在窗口内形成台阶以将窗口在深度和宽度方向上分为不同部分的步骤。
本发明的目的之二在于提供一种多层电路板，该多层电路板可以避免不同层之间线路的断线，从而提高制造多层电路板的良率。
为实现上述目的，本发明一种多层电路板，该多层电路板上的进行线路连接的窗口内形成有台阶，以将窗口在深度和宽度方向上分为不同的部分。
由上所述，由于在窗口内形成将窗口在深度和宽度方向上分为不同部分的台阶，从而在形成干膜时，干膜能完全覆盖在窗口的边沿，故而能避免因药液接触窗口边沿的镀铜层而造成电路板不同层线路之间发生断线，进而提高制造多层电路板的良率。
附图说明
下面结合附图和实施例对本发明作进一步详细的描述。
图1为现有多层电路板的结构示意图。
图2为本发明多层电路板的结构示意图。
具体实施方式
请参阅图1，本发明实施例的多层电路板为双面多层电路板。在本实施例中，多层电路板包括基材10，该基材10是由聚酰亚胺制成的厚度约为1.0MIL的薄膜。该基材10的上、下两侧面上分别涂敷有厚度约为0.5MIL的黏着剂层11。两黏着剂层11上分别镀有一层厚度约为0.7MIL的镀铜层，该镀铜层经蚀刻而形成线路13。两线路13上分别涂敷有厚度约为1.0MIL的黏着剂层21。两黏着剂层22上分别覆盖有一层树脂层20，该树脂层20也是由聚酰亚胺制成的厚度约为1.0MIL的薄膜。两树脂层20上分别涂敷有厚度约为0.6MIL的黏着剂层22。两黏着剂层22上分别覆盖有一层树脂层30，该树脂层30是由聚酰亚胺制成的厚度约为0.5MIL的薄膜。两树脂层30上分别涂敷有一层厚度约为0.7MIL的镀铜层，在上述镀铜层上形成一层干膜(图中未示)后进行蚀刻线路成型而形成线路33。
该多层电路板上开设有窗口40，窗口40穿透至舆线路13交界线处，以使线路33和13连接，从而实现多层电路板内不同层之间的线路连通。在开设窗口40时，在窗口40内形成高度约为2.0MIL和宽度为10MIL至15MIL的台阶41，从而将窗口40分为一宽度较大的第一孔42及一宽度较小的第二孔43，上述第一孔42和第二孔43的深度均约为2.0MIL。
上述多层电路板的制造步骤如下：
步骤1，提供一基材10，该基材10是由聚酰亚胺制成的厚度约为1.0MIL的薄膜；
步骤2，在基材10的上、下两侧面上分别涂敷厚度约为0.5MIL的黏着剂层11；
步骤3，再在上述步骤2中的电路板的上、下侧面上镀一层厚度约为0.7MIL的镀铜层，并在上述镀铜层上进行蚀刻线路而形成线路13；
步骤4，在两线路13上分别涂敷厚度约为1.0MIL的黏着剂层21，在黏着剂层21上分别覆盖一层树脂层20，该树脂层20也是由聚酰亚胺制成的厚度约为1.0MIL的薄膜，再在树脂层20上分别涂敷厚度约为0.6MIL的黏着剂层22；
步骤5，在黏着剂层22上分别覆盖一层树脂层30，该树脂层30是由聚酰亚胺制成的厚度约为0.5MIL的薄膜，再在树脂层30上分别涂敷厚度约为0.5MIL的黏着剂层31；
步骤6，用激光钻孔或机械钻孔的方式，对上述步骤5中的电路板进行钻孔，以钻出一穿透至线路13交界线处的窗口40，在钻上述窗口40时，在窗口40内形成一高度约为2.0MIL和宽度为10MIL至15MIL的台阶41，以将窗口40分为深度均约为2.0MIL但宽度不等的第一孔42及第二孔43；及
步骤7，再在上述步骤6中的电路板的上、下侧面镀一层厚度约为0.7MIL的镀铜层；然后在上述镀铜层上形成一层干膜后进行蚀刻线路成型而形成线路33。
由上所述，由于在窗口40内形成一台阶41，以将窗口40在深度和宽度上分为第一孔42及第二孔43，从而在形成干膜时，干膜能完全覆盖在窗口40的边沿而避免现有技术中因窗口落差较大而造成干膜不能完全覆盖窗口40的边沿，故而能防止药液蚀刻窗口40边沿的镀铜层而造成电路板不同层线路之间断线的发生。
当然，以上所述实施例仅为本发明的较佳实施例，并不因此而限制本发明的保护范围，故凡依本发明之形状、结构、原理所作的等效变化，均应涵盖于本发明的保护范围内。
Claims (6)
1. 一种多层电路板的制造方法，其特征在于：在电路板上钻线路连接的窗口时，在窗口内形成台阶以将窗口在深度和宽度方向上分为不同的部分。
2. 根据权利要求1所述的多层电路板的制造方法，其特征在于：在窗口内形成高度不大于2MIL的台阶。
3. 根据权利要求1所述的多层电路板的制造方法，其特征在于：在窗口内形成宽度不小于1.0MIL且不大于2MIL的台阶。
4. 一种多层电路板，其特征在于：在电路板上的进行线路连接的窗口内形成有台阶，该台阶将窗口在深度和宽度方向上分为不同的部分。
5. 根据权利要求4所述的多层电路板，其特征在于：所述台阶的高度不大于2MIL。
6. 根据权利要求4所述的多层电路板，其特征在于：所述台阶的宽度不小于1.0MIL且不大于2MIL。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2007100268918A CN101242710A (zh) | 2007-02-08 | 2007-02-08 | 一种多层电路板及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2007100268918A CN101242710A (zh) | 2007-02-08 | 2007-02-08 | 一种多层电路板及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101242710A true CN101242710A (zh) | 2008-08-13 |
Family
ID=39933829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2007100268918A Pending CN101242710A (zh) | 2007-02-08 | 2007-02-08 | 一种多层电路板及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101242710A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102458036A (zh) * | 2010-10-18 | 2012-05-16 | 嘉联益科技股份有限公司 | 用于保护内层导电层的多层可挠性电路板结构及制造方法 |
| CN105517319A (zh) * | 2014-10-15 | 2016-04-20 | 苏州市三生电子有限公司 | 一种二次蚀刻双面电路板结构及其生产工艺 |
| CN105578705A (zh) * | 2014-10-15 | 2016-05-11 | 苏州市三生电子有限公司 | 一种二次蚀刻双面电路板及其加工工艺 |
| CN105578765A (zh) * | 2014-10-15 | 2016-05-11 | 苏州市三生电子有限公司 | 一种二次蚀刻双面电路板结构及其生产工艺 |
| CN105578707A (zh) * | 2014-10-15 | 2016-05-11 | 苏州市三生电子有限公司 | 一种二次蚀刻双面电路板及其加工工艺 |
| WO2020181559A1 (zh) * | 2019-03-14 | 2020-09-17 | 华为技术有限公司 | 加工电路板的方法、电路板、电子器件、终端设备 |
-
2007
- 2007-02-08 CN CNA2007100268918A patent/CN101242710A/zh active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102458036A (zh) * | 2010-10-18 | 2012-05-16 | 嘉联益科技股份有限公司 | 用于保护内层导电层的多层可挠性电路板结构及制造方法 |
| CN102458036B (zh) * | 2010-10-18 | 2013-06-05 | 嘉联益科技股份有限公司 | 用于保护内层导电层的多层可挠性电路板结构及制造方法 |
| CN105517319A (zh) * | 2014-10-15 | 2016-04-20 | 苏州市三生电子有限公司 | 一种二次蚀刻双面电路板结构及其生产工艺 |
| CN105578705A (zh) * | 2014-10-15 | 2016-05-11 | 苏州市三生电子有限公司 | 一种二次蚀刻双面电路板及其加工工艺 |
| CN105578765A (zh) * | 2014-10-15 | 2016-05-11 | 苏州市三生电子有限公司 | 一种二次蚀刻双面电路板结构及其生产工艺 |
| CN105578707A (zh) * | 2014-10-15 | 2016-05-11 | 苏州市三生电子有限公司 | 一种二次蚀刻双面电路板及其加工工艺 |
| CN105578705B (zh) * | 2014-10-15 | 2018-03-09 | 苏州市三生电子有限公司 | 一种二次蚀刻双面电路板及其加工工艺 |
| CN105578707B (zh) * | 2014-10-15 | 2018-04-20 | 苏州市三生电子有限公司 | 一种二次蚀刻双面电路板及其加工工艺 |
| CN105517319B (zh) * | 2014-10-15 | 2018-07-10 | 苏州市三生电子有限公司 | 一种二次蚀刻双面电路板结构及其生产工艺 |
| CN105578765B (zh) * | 2014-10-15 | 2018-07-10 | 苏州市三生电子有限公司 | 一种二次蚀刻双面电路板结构及其生产工艺 |
| WO2020181559A1 (zh) * | 2019-03-14 | 2020-09-17 | 华为技术有限公司 | 加工电路板的方法、电路板、电子器件、终端设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102037797B (zh) | 印刷电路板及其制造方法 | |
| US8351215B2 (en) | Method of manufacturing a chip embedded printed circuit board | |
| CN106961808B (zh) | 下沉式高密度互连板的制作方法 | |
| CN101541145B (zh) | 印制电路板或集成电路封装基板制作中超薄芯板加工方法 | |
| CN103796451B (zh) | 印刷布线板及印刷布线板的制造方法 | |
| CN102573278B (zh) | 多层布线基板 | |
| CN101242710A (zh) | 一种多层电路板及其制造方法 | |
| CN104902696B (zh) | 一种基于埋线结构在印制电路板上制作铜柱的方法 | |
| CN101351088A (zh) | 内埋式线路结构及其工艺 | |
| JP2004253761A (ja) | 両面フレキシブルプリント回路基板の製造方法 | |
| CN105530768B (zh) | 一种电路板的制作方法及电路板 | |
| EP2654390A2 (en) | Structure of via hole of electrical circuit board | |
| CN102791086A (zh) | 软硬结合电路板的制作方法 | |
| US9578747B2 (en) | Structure of via hole of electrical circuit board | |
| KR20110113980A (ko) | 필름을 포함한 다층 인쇄회로기판 및 그 제조 방법 | |
| JP4967325B2 (ja) | 多層配線板 | |
| US20140299363A1 (en) | Structure of via hole of electrical circuit board and manufacturing method thereof | |
| CN107404797B (zh) | 具有段差结构的多层电路板及其制作方法 | |
| CN101656235B (zh) | 刚挠结合型印刷电路(ic)封装载板及其制造方法 | |
| KR100975927B1 (ko) | 패키지 기판 제조방법 | |
| CN104754853B (zh) | 具有收音孔的电路板及其制作方法 | |
| TW201349956A (zh) | 軟硬複合線路板及其製作方法 | |
| JP4233528B2 (ja) | 多層フレキシブル回路配線基板及びその製造方法 | |
| JP2001068855A (ja) | 多層プリント配線板及びその製造方法 | |
| CN102740582B (zh) | 多层印刷布线板及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: FUJINON ELECTRONIC (KUNSHAN) CO., LTD. Free format text: FORMER OWNER: FUGANG ELECTRONIC (DONGGUAN) CO., LTD. Effective date: 20110517 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 523455 GONGYE AVENUE, DONGKENG TOWN, DONGGUAN CITY, GUANGDONG PROVINCE TO: 215324 NO. 6, ZHENGWEI WEST ROAD, JINXI DEVELOPMENT AREA, JINXI TOWN, KUNSHAN CITY, JIANGSU PROVINCE |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20110517 Address after: Wei Jin Jinxi Town Development Zone West Road Kunshan city Jiangsu province 215324 No. 6 Applicant after: Fushineng Electronic (Kunshan) Co., Ltd. Co-applicant after: Zhengwei Precision Industry Co., Ltd. Address before: 523455 Guangdong province Dongguan Dongkeng Industrial Avenue Applicant before: Foxlink Electronics (Dongguan) Co., Ltd. Co-applicant before: Zhengwei Precision Industry Co., Ltd. |
|
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Open date: 20080813 |