CN101237233A - 具有转换速率偏移的输出缓冲器和包括其的源极驱动器 - Google Patents

具有转换速率偏移的输出缓冲器和包括其的源极驱动器 Download PDF

Info

Publication number
CN101237233A
CN101237233A CNA2008100881193A CN200810088119A CN101237233A CN 101237233 A CN101237233 A CN 101237233A CN A2008100881193 A CNA2008100881193 A CN A2008100881193A CN 200810088119 A CN200810088119 A CN 200810088119A CN 101237233 A CN101237233 A CN 101237233A
Authority
CN
China
Prior art keywords
circuit
output
output buffer
current
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008100881193A
Other languages
English (en)
Inventor
金炯泰
康彰植
朴天郁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101237233A publication Critical patent/CN101237233A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45192—Folded cascode stages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3022—CMOS common source output SEPP amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
    • H03F2203/30015—An input signal dependent control signal controls the bias of an output stage in the SEPP
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45091—Two complementary type differential amplifiers are paralleled, e.g. one of the p-type and one of the n-type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45248—Indexing scheme relating to differential amplifiers the dif amp being designed for improving the slew rate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45626—Indexing scheme relating to differential amplifiers the LC comprising biasing means controlled by the input signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computing Systems (AREA)
  • Amplifiers (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明披露了具有转换速率偏移的输出缓冲器和包括其的源极驱动器。该输出缓冲器具有：差分输入电路，将通过正输入端和负输入端输入的差分电压信号转换成差分电流信号，并输出该差分电流信号。该差分输入电路可以包括多个PMOS晶体管和多个NMOS晶体管。该输出缓冲器还包括转换速率匹配电路，其补偿形成在多个PMOS晶体管周围的第一寄生电容器的分量和形成在多个NMOS晶体管周围的第二寄生电容器的分量之间的差值。

Description

具有转换速率偏移的输出缓冲器和包括其的源极驱动器
技术领域
实施例涉及显示装置，特别是包括输出缓冲器的源极驱动器。
背景技术
液晶显示装置(LCD)由于体积小和低耗电性能而正在广泛用于例如膝上电脑和TV等设备中。特别是利用薄膜晶体管(TFT)作为开关器件的、可以显示如移动图像的有源矩阵型LCD正在被广泛使用。
常规的LCD包括液晶面板、源极驱动器、栅极驱动器、定时控制器、电力发生器和DC/DC变换器。液晶面板可包括以矩阵排列的像素。源极驱动器可驱动液晶面板的源极线(SL)。栅极驱动器驱动液晶面板的栅极线(GL)。定时控制器控制源极驱动器和栅极驱动器。电力发生器产生驱动电压来驱动源极驱动器、栅极驱动器和定时控制器。DC/DC变换器产生液晶面板中使用的公共电压(Vcom)。
形成液晶面板的像素设置在GL和SL以直角相交的位置上。TFT的栅极和GL连接，源极和SL连接，而漏极和液晶电容器器的像素电极连接。液晶电容器可以连接在像素电极和公共电极之间。此外，漏极可以和用于减少液晶电容器的漏电流的存储电容器Cst连接。由DC/DC变换器产生的Vcom可以施加给公共电极。
常用的驱动SL的源极驱动器可以包括数模变换器、输出缓冲器、输出开关和充电共用开关。此外，SL可以具有由电阻和寄生电容器构成的负载。
数模变换器可以将输入的数字图像信号D_DAT变换成要输出的模拟图像信号A1、A2、……、和An。模拟图像信号A1、A2、……、和An可以指示灰度等级电压。
输出缓冲器可以放大对应的模拟图像信号A1、A2、……、和An，并且输出该信号至对应的输出开关。输出开关对应于一对第一控制信号SW和/SW并且输出放大的模拟图像信号B1、B2、……、和Bn至SL。
输出缓冲器可增强从数模转换器输入的模拟电压的驱动能力，并且将共享增强后的驱动能力的信号传送至SL。输出缓冲器可以提供具有相同的充电特性和匹配特性的输出信号给整个面板。
通过轨到轨(rail to rail)运算放大器实现的常规输出缓冲器可以具有PMOS晶体管和NMOS晶体管以相对于彼此对称排列的结构。因此，分别形成在输出缓冲器的上部和下部的寄生电容器可以关于彼此不对称。寄生电容器的不对称会导致小信号增益特性存在差别，从而导致转换速率(slewrate)发生变化。
尤其是，由于形成在PMOS晶体管中的输出缓冲器的上部的寄生电容器相对于在NMOS晶体管中的输出缓冲器的下部形成的寄生电容器来说相对大一些，所以上拉(pull up)操作所需要的时间会增加，例如，上拉操作所需要的时间要比下拉(pull down)操作需要的时间长。这使得在寄生电容器中产生转换速率偏移。
发明内容
因此，示例实施例的目的在于输出缓冲器，其基本上可以克服由现有技术的限制和缺陷引起的一个或者多个问题。
因此，示例实施例的一个特征是，提供输出缓冲器以改善显示图像的质量。
因此，示例实施例的另一个特征是提供输出缓冲器以降低从输出缓冲器输出的输出信号的转换偏移。
因此，示例实施例的另一个特征是提供具有输出缓冲器的源极驱动器。
可以将示例实施例的至少一个上述和其它特征提供给具有差分输入电路的输出缓冲器，该差分输入电路将通过正输入端和负输入端输入的差分电压信号转换成差分电流信号，以输出该差分电流信号。差分输入电路可以包括多个PMOS晶体管和多个NMOS晶体管。输出缓冲器还包括转换速率匹配电路，其补偿形成在多个PMOS晶体管周围的第一寄生电容器的分量和形成在多个NMOS晶体管周围的第二寄生电容器的分量之间的差值。
输出缓冲器还包括电流求和电路，其将从差分输入电路输出的差分电流信号和从浮动电流源输出的浮动电流信号求和；以及输出电路，响应于从电流求和电路输出的偏置电流，放大差分电压信号以输出被放大的差分电压信号。电流求和电路被设置为产生预定的偏置电流。
转换速率匹配电路可以包括补偿电容器，其具有与第一寄生电容器的分量和第二寄生电容器的分量之间的差值对应的电容。该电容器可以是无源元件和有源元件中的至少一种。转换速率匹配电路可以包括补偿电容器，其具有与PMOS晶体管的栅极宽度和NMOS晶体管的栅极宽度之间的差值对应的电容。转换速率匹配电路可以连接在差分输入电路和地电压之间。
差分输入电路可以包括通过第一晶体管和连接到地电压的第一差分放大器，以及过第二晶体管和连接到地电压的第二差分放大器。转换速率匹配电路可以连接在第一差分放大器和地电压之间，并且可以和第一晶体管并联连接。第一差分放大器可以包括两个差分晶体管，其源极可以彼此连接，并且转换速率匹配电路可以连接在差分晶体管的源极端和第一晶体管的源极端之间。
输出缓冲器还可以包括电流求和电路，将从差分输入电路输出的差分电流信号和从包括在输出缓冲器中的浮动电流源输出的浮动电流信号求和，以输出求和后的信号。该电流求和电路还可以包括第一电流镜电路和第二电流镜电路。第一电流镜电路可以连接在电源电压和浮动电流源之间，第二电流镜电路可以连接在地电压和浮动电流源之间。第一电流镜电路可以接收从第一差分放大器输出的第一差分电流信号，第二电流镜电路可以接收从第二差分放大器输出的第二差分电流信号。
输出缓冲器还可以包括输出电路，其响应于预定的偏置电流，放大输入到输出缓冲器的差分输入电路中的差分电压信号，以输出该被放大的差分电压信号。转换速率匹配电路可以连接在输出电路和地电压之间。输出电路还可以包括第一晶体管和第二晶体管，转换速率匹配电路可以连接在第二晶体管和地电压之间。第一和第二晶体管的源极可以连接至电源电压，第一和第二晶体管的漏极可以彼此连接，第一和第二晶体管的栅极可以分别接收偏置电流。转换速率匹配电路可以连接在第二晶体管的栅极和地电压之间。第一电流镜电路可以配置为输出第一偏置电流至包括在输出电路中的第一晶体管的栅极，第二电流镜电路可以配置为输出第二偏置电流至包括在输出电路中的第二晶体管的栅极。转换速率匹配电路可以连接于第二电流镜电路和地电压。
示例实施例的另一个特征涉及输出缓冲器，其包括具有彼此对称排列的多个PMOS晶体管和多个NMOS晶体管的折叠的共栅共阴放大器。该输出缓冲器可以包括转换速率匹配电路，其配置为补偿形成在多个PMOS晶体管周围的第一寄生电容器的分量和形成在多个NMOS晶体管周围的第二寄生电容器的分量的差值。
实施例的另一个特征涉及源极驱动器，其可以输出源极线驱动信号，用于驱动面板中的源极线。源极驱动器可以包括：数模变换器，将从定时控制器输入的数字图像信号转换成模拟图像信号，并输出该模拟图像信号；输出缓冲器，稳定地放大从数模变换器输出的该模拟图像信号，并输出放大的模拟图像信号。该输出缓冲器可以包括转换速率匹配电路，其具有其中多个PMOS晶体管和多个NMOS晶体管彼此对称排列的折叠的共栅共阴放大器，并且补偿形成在多个PMOS晶体管周围的第一寄生电容器的分量和形成在多个NMOS晶体管周围的第二寄生电容器的分量之间的差值。
附图说明
通过参考附图对实施例进行详细说明，对于本领域技术人员来说，示例实施例的上述和其它特征与优点将变得更加显然。
图1示出了根据示例实施例的输出缓冲器的框图。
图2示出了根据另一实施例的输出缓冲器的框图。
图3示出了源极线驱动信号的波形图，用于比较示例实施例和现有技术的效果。
图4示出了一个表格，用于比较示例实施例和现有技术的效果。
图5示出了液晶显示装置的框图。以及
图6示出了图5中示出的源极驱动器的框图。
具体实施方式
在此将于2007年1月27日在韩国知识产权局提交的申请号为No.10-2007-0008655、发明名称为“用于匹配上升转换速率和下降转换速率的输出缓冲器以及包含该输出缓冲器的源极驱动器”的韩国专利申请的全部内容作为参考。
下文中，将参考附图更加全面地对示例实施例进行说明。但是，本发明可以以不同的形式实施，不应理解为局限于这里提出的实施例。确切地说，提供这些示例实施例是为了使公开彻底和完整，以及将本发明的范围全面地传达给对本领域技术人员。
参考图1，输出缓冲器100可以包括差分输入电路110、电流求和电路120、浮动电流源130、输出电路140和转换速率匹配电路150。
差分输入电路110包括第一差分晶体管112和第二差分晶体管114。第一差分晶体管112可以包括晶体管MN1和MN2，第二差分晶体管114可以包括晶体管MP1和MP2。第一差分晶体管112可以通过晶体管MN3连接至地电压，第二差分晶体管114可以通过晶体管MP3连接至电源电压。
第一差分晶体管112可以由NMOS晶体管MN1和MN2形成，并且放大输入信号INP和INN之间的电压差，以输出第一差分电流信号。第二差分晶体管114可以由PMOS晶体管MP1和MP2形成，并且放大输入信号INP和INN之间的电压差，以输出第二差分电流信号。
电流求和电路120可以由第一电流镜电路122和第二电流镜电路124形成。电流求和电路120可以将从差分输入电路110输出的差分电流信号以及从浮动电流源130输出的浮动电流信号相加，并且将相加的信号作为偏置信号(上拉信号或下拉信号)提供给输出电路140。
第一电流镜电路122可以连接在电源电压和浮动电流源130之间，并且可以从第一差分晶体管112接收第一差分电流信号。第二电流镜电路124可以连接在地电压和浮动电流源130之间，并且可以从第二差分晶体管114接收第二差分电流信号。
第一电流镜电路122可以包括多个PMOS晶体管MP4、MP5、MP6和MP7，其可以具有负反馈结构。第二电流镜电路124可以包括多个NMOS晶体管MN4、MN5、MN6和MN7。
PMOS晶体管MP5的栅极与PMOS晶体管MP7的栅极可以共同连接到NMOS晶体管MN5的漏极。PMOS晶体管MP7和MP5可以分别连接到形成第一差分晶体管112的NMOS晶体管MN1和MN2。第二偏置电压VB2可以施加给PMOS晶体管MP4和MP6的栅极。
NMOS晶体管MN5的栅极与NMOS晶体管WN7的栅极可以共同连接到NMOS晶体管MN4的漏极。NMOS晶体管MN7和MN5可以分别连接到形成第二差分晶体管114的PMOS晶体管MP1和MP2。第五偏置电压VB5可以施加给NMOS晶体管MN4和MN6的栅极。
浮动电流源130可以连接在第一电流镜电路122和第二电流镜电路124之间。浮动电流源130可以将第一浮动电流信号提供给第一电流镜电路122，并且将第二浮动电流信号提供给第二电流镜电路124。浮动电流源130可以包括多个PMOS晶体管MP8和MP9，以及NMOS晶体管MN8和MN9。
PMOS晶体管MP8和NMOS晶体管MN8可以串联连接在第5节点N5和第7节点N7之间。PMOS晶体管MP9和NMOS晶体管MN9可以串联连接在第6节点N6和第8节点N8之间。第3偏置电压VB3可以施加给PMOS晶体管MP8和MP9的栅极，第4偏置电压VB4可以施加给NMOS晶体管MN8和MN9的栅极。
输出电路140可以包括用于上拉输出信号OUT的PMOS晶体管MP10，以及用于下拉输出信号OUT的NMOS晶体管MN10。此外，输出电路140还可以包括两个电容器C1和C2，用于稳定输出信号OUT的频率特性，并防止输出信号OUT振荡。
第一电压VDD，例如电源电压，可以施加给PMOS晶体管MP10的源极，上拉信号可以施加给PMOS晶体管MP10的栅极，以驱动该PMOS晶体管MP10。第二电压VSS，例如地电压，可以施加给NMOS晶体管MN10的源极，下拉信号可以施加给NMOS晶体管MN10的栅极，以驱动该NMOS晶体管MN10。上拉信号和下拉信号可以是偏置信号。
转换速率匹配电路150可以包括补偿电容器C3，该补偿电容器C3可以是有源元件和无源元件中的至少一种。有源元件可以包括一个晶体管。该转换速率匹配电路150可以补偿形成在PMOS晶体管周围的寄生电容器的分量和形成在NMOS晶体管周围的寄生电容器的分量之间的差值。
转换速率匹配电路150可以连接在NMOS晶体管MN1和MN2的源极之间，其可以包括第一差分晶体管112和第二电压VSS。NMOS晶体管MN3的源极可以连接至第二电压VSS，从而转换速率匹配电路150可以直接连接至NMOS晶体管MN3的源极。
补偿电容器C3的电容值可以与形成在PMOS晶体管MP1到MP10周围的寄生电容器的分量和形成在NMOS晶体管MN1到MN10周围的寄生电容器的分量之间的差值对应。例如，当NMOS晶体管的寄生电容器的分量总和大约为300pF并且PMOS晶体管的寄生电容器的分量总和大约为900pF时，补偿电容器C3的电容可以为大约600pF。
此外，补偿电容器C3的电容值可以和PMOS晶体管MP1到MP10的栅极宽度和NMOS晶体管MN1到MN10的栅极宽度之间的差值对应。例如，当半导体器件为硅(Si)或者砷化镓(GaAs)时，电子迁移率可以为空穴迁移率的约3倍或者约10倍。此外，在晶体管制造期间，PMOS晶体管的栅极宽度可以增加，以使电容和PMOS晶体管和NMOS晶体管的栅极宽度之间的差值对应。
在一个示例实施例中，转换速率匹配电路150的一个端部可以连接至NMOS晶体管MN1和MN2的公共源极，其另一端部可以连接至第二电压VSS。因此，从NMOS晶体管MN1和MN2输出的电流可以流入包括补偿电容器C3的转换速率匹配电路150。其结果是，可以增加上拉速度和降低下拉速度以匹配该转换速率。
输出缓冲器100的操作如下所述。
(1)当第一电压信号INP大于第二电压信号INN时(例如，当将具有较高电平的电压信号施加给NMOS晶体管MN1的栅极时)，流过NMOS晶体管MN1的电流增加，从而第四节点N4的电压降低。此外，当将第二偏置电压VB2施加给PMOS晶体管MP6的栅极时，第6节点N6的电压也降低了。
此外，可以将具有低电平的电压信号施加给PMOS晶体管MP10，从而流过PMOS晶体管MP10的电流增加。其结果是，例如，根据输入到正输入端的第一电压信号INP，输出电压OUT增加。
而且，因为可以将具有相同电容值的补偿电容器C3连接至NMOS晶体管MN1和MN2的公共源极，所以第4节点N4的电压可以更快地增加，以给补偿电容器C3充电。因此，第6节点N6的电压可以快速降低，PMOS晶体管MP10的导通速度也增加了。从而可以更快地增加输出电压OUT。
(2)当第一电压信号INP小于第二电压信号INN时(例如，当将具有较低电平的电压信号施加给NMOS晶体管MN1的栅极时)，流过NMOS晶体管MN2的电流增加，从而第3节点N3的电压降低。此外，当将第二偏置电压VB2施加给PMOS晶体管MP4的栅极时，第5节点N5的电压也降低了。因此，可以将具有低电平的电压信号施加给PMOS晶体管MP7，从而增加流过PMOS晶体管MP7的电流。
相应地，可以增加第4节点N4和第6节点N6的电压。将具有高电平的电压施加给PMOS晶体管MP10的栅极，从而降低PMOS晶体管MP10中流过的电流。其结果是，可以降低输出电压OUT，例如，根据输入到正输入端的第一电压信号INP，降低输出电压OUT。
此外，当第一电流镜电路122由负反馈结构形成时(当第3节点N3的电压降低时)，第5节点N5的电压也降低。因此，流过PMOS晶体管MP5的电流增加，从而第3节点N3的电压增加。即，由于反馈结构(当节点电压增加时)，节点的电压可以在预定时间之后降低。
因为具有相同电容值的补偿电容器C3连接到NMOS晶体管MN1和MN2的公共源极，第3节点N3的电压可以更快地降低以给补偿电容器C3充电。反之，在负反馈结构中，流过PMOS晶体管MP5的电流增加，从而第3节点N3的电压再次增加。
另外，补偿电容器C3可以降低第三节点N3的电压上升速度。因此，由于第3节点N3的电压上升速度被降低，因此第4节点N4的电压上升速度降低。而且，可以将具有相同幅度的第二偏压VB2施加给PMOS晶体管MP6的栅极，以实现降低第6节点N6的电压上升速度。此外，可以降低PMOS晶体管MP10的截止速度，以降低输出电压OUT的下降速度。
其结果是，因为包括电容器C3的转换速率匹配电路150可以连接至NMOS晶体管MN1和MN2的公共源极，所以在各个上升转换操作或下降转换操作期间，可以增加或降低转换速率。因此，转换速率匹配电路150可以使上升转换速率与下降转换速度匹配。
参考图2，输出缓冲器200可以包括差分输入电路210、电流求和电路220、浮动电流源230、输出电路240和转换速率匹配电路250。除了转换速率匹配电路250的设置之外，输出缓冲器200包括和图1所示的输出缓冲器100相同的元件。因此，为简要起见，在此省略图1中提到的相同的元件的详细描述。
转换速率匹配电路250连接在输出电路240和第二电压VSS之间。此外，转换速率匹配电路250连接在第二镜像电路224和第二电压VSS之间。更具体地，转换速率匹配电路250连接在第二镜像电路224的输出端和输出电路240的输入端之间。转换速率匹配电路250补偿形成在PMOS晶体管周围的第一寄生电容器的分量和形成在NMOS晶体管周围的第二寄生电容器的分量之间的差值。转换速率匹配电路250包括补偿电容器C4，其由有源元件或者无源元件形成。
另外，第一转换速率匹配电路150(如图1所示)和第二转换速率匹配电路250(如图2所示)的操作和/或功能可以不同。特别是，当输出缓冲器100接收输入信号以产生输出信号时，第一转换速率匹配电路150可以用于防止和/或降低输出信号中的转换速率偏移，和当第二转换速率匹配电路250根据输出信号产生源极线驱动信号时，第二转换速率匹配电路250可以用于防止和/或降低源极线驱动信号中的转换速率偏移。
另外，当开始充电共享操作时，所有SL可以由公共电压预充电。而且，当充电共享操作完成时，输出缓冲器200的输出信号可以输入到每一根SL中。相应地，输出电压可以受在源极线中预充电的电压的影响，并且由于这一耦接，可以临时改变输出电压的电平。特别是，与相应于这一耦接的电压变化可以由电容器C1和C2传送给第4和第10节点N4和N10，以减少和/或防止输出电路240中的振荡(并且反映在输出电压中)。
另外，形成在PMOS晶体管周围的第一寄生电容器的分量和形成在NMOS晶体管周围的第二寄生电容器的分量可以不同。因此，该耦接可以对输出电压产生不同的影响，例如，由于不对称地形成寄生电容器，该耦接可以以不同的方式影响上拉偏置信号和下拉偏置信号。
另外，当包括电容C4的转换速率匹配电路250连接在第二镜像电路224的输出端和输出电路240的输出端之间时，电容器C4可以由具有小信号电阻的第二电流镜电路224驱动以执行缓冲功能，同时产生下拉偏置电流。这可以延迟输出电压的下降时间，以使上升转换速率和下降转换速率匹配。
图3示出了源极线驱动信号的波形图，用于比较示例实施例和现有技术的效果；图4示出了用于比较示例实施例和现有技术的效果的表格。
参考图3，斜坡1可指示根据现有技术从输出缓冲器输出的源极线驱动信号，斜坡2可指示根据本实施例从输出缓冲器输出的源极线驱动信号。和斜坡1相比，斜坡2具有较低的下降转换速率和较高的上升转换速率。
参考图4，示出了源极线驱动信号的上升和下降时间。在该表中，例1和例2示出和下降时间相比，可以稍稍增加上升时间，例如，和下降时间相比，发现在上升时间中具有小的偏移。例如，在例1中，偏移上升时间可以为约0.027μs，在例2中，偏移上升时间可以为约0.246μs。上升时间和下降时间分别指示到达目标电压的约90％和目标电压的约10％所需要的时间。
参考图5，LCD 500包括液晶面板540、源极驱动器520、栅极驱动器530、定时控制器510、电力发生器550和DC/DC变换器560。液晶面板540可以包括以矩阵排列的像素541。源极驱动器520驱动液晶面板540的SL。栅极驱动器530驱动液晶面板540的GL。定时控制器510控制源极驱动器520和栅极驱动器530。电力发生器550产生驱动电压以驱动源极驱动器520、栅极驱动器530、定时控制器510。DC/DC变换器560产生液晶面板540中使用的Vcom。Vcom是电源电压的电平的约1/2。
形成液晶面板540的像素541配置在GL与SL以直角相交的位置上。TFT的栅电极与GL连接，源极与SL连接，漏极与液晶电容器的像素电极连接。液晶电容器连接在像素电极和公共电极之间。此外，漏极可以和用于降低液晶电容器的漏电流的存储电容器Cst连接。由DC/DC变换器560产生的Vcom被施加给公共电极。
参考图6，源极驱动器600包括数模变换器610，输出缓冲器622、624和626，输出开关632、634和636以及充电共享开关642和644。此外，SL具有包含电阻和寄生电容器的负载652、654和656。
数模变换器610可以将输入的数字图像信号D_DAT变换成要输出的模拟图像信号A1、A2、……、和An。模拟图像信号A1、A2、……、和An可以指示灰度级电压。
输出缓冲器622、624、626可以放大对应的模拟图像信号A1、A2、……、和An，并且输出该信号至对应的输出开关632、634和636。输出开关632、634和636响应于一对第一控制信号SW和/SW，并且输出放大的模拟图像信号B1、B2、……、和Bn至SL。
输出缓冲器622、624和626可增强从数模转换器210输入的模拟电压的驱动能力，并且将共享增强的驱动能力的信号传送至SL。输出缓冲器622、624和626可以提供具有相同的充电特性和匹配特性的输出信号给整个面板。可以根据任一示例实施例来配置输出缓冲器622、624和626。
充电共享开关642和644可以响应于一对第二控制信号CSW和/CSW，在预定时间将SL的驱动信号的电压电平控制到公共电压电平。这可以被称为预充电操作。一对第二控制信号CSW和/CSW可以具有和一对第一控制信号SW和/SW相反的电平。
如上所述，因为形成在包括PMOS晶体管的输出缓冲器的上部的寄生电容器要比形成在包括NMOS晶体管的输出缓冲器的下部的寄生电容器大，所以通常的上拉操作所需要的时间增加，例如，上拉操作需要的时间比下拉操作需要的时间长。这可在上升转换速率和下降转换速率期间产生偏移(或者非匹配速率)。
本发明的示例实施例可以提供从输出缓冲器输出的输出信号的匹配的上升和下降时间，从而改善显示图像的质量。
在此公开的这些示例实施例尽管采用了特灯的术语，但它们仅仅是被解释为一般的和说明性的含义，而不是为了进行限制。因此，本领域技术人员可以理解的是，可以在不脱离在下面的权利要求中阐述的示例实施例的精神和范围的情况下，对形式和细节进行各种改变。

Claims (20)

1.一种输出缓冲器，包括：
差分输入电路，配置为将通过正输入端和负输入端输入的差分电压信号转换成差分电流信号，并配置为输出该差分电流信号，该差分输入电路包括多个PMOS晶体管和多个NMOS晶体管；以及
转换速率匹配电路，配置为补偿形成在多个PMOS晶体管周围的第一寄生电容器的分量和形成在多个NMOS晶体管周围的第二寄生电容器的分量之间的差值。
2.如权利要求1所述的输出缓冲器，还包括：
电流求和电路，配置为将从差分输入电路输出的差分电流信号和从浮动电流源输出的浮动电流信号求和，该电流求和电路配置为产生预定的偏置电流；以及
输出电路，配置为响应于从电流求和电路输出的偏置电流，并配置为放大差分电压信号，以输出被放大的差分电压信号。
3.如权利要求1所述的输出缓冲器，其中，转换速率匹配电路还包括补偿电容器器，其具有与第一寄生电容器的分量和第二寄生电容器的分量之间的差值对应的电容。
4.如权利要求3所述的输出缓冲器，其中，该电容器是无源元件和有源元件中的至少一种。
5.如权利要求1所述的输出缓冲器，其中，转换速率匹配电路还包括补偿电容器器，其具有与PMOS晶体管的栅极宽度和NMOS晶体管的栅极宽度之间的差值对应的电容。
6.如权利要求1所述的输出缓冲器，其中，转换速率匹配电路连接在差分输入电路和地电压之间。
7.如权利要求6所述的输出缓冲器，其中，差分输入电路包括通过第一晶体管连接于地电压的第一差分放大器、以及通过第二晶体管连接于地电压的第二差分放大器，以及
转换速率匹配电路，连接在第一差分放大器和地电压之间，并且该转换速率匹配电路与第一晶体管并联连接。
8.如权利要求7所述的输出缓冲器，其中，第一差分放大器包括两个差分晶体管，其源极彼此连接，以及
转换速率匹配电路连接在差分晶体管的源极端和第一晶体管的源极端之间。
9.如权利要求6所述的输出缓冲器，还包括电流求和电路，配置为将从差分输入电路输出的差分电流信号和从包括在输出缓冲器中的浮动电流源输出的浮动电流信号求和，以输出求和的信号，
其中，该电流求和电路包括第一电流镜电路和第二电流镜电路，第一电流镜电路连接在电源电压和浮动电流源之间，第二电流镜电路连接在地电压和浮动电流源之间。
10.如权利要求9所述的输出缓冲器，其中第一电流镜电路配置为接收从第一差分放大器输出的第一差分电流信号，第二电流镜电路配置为接收从第二差分放大器输出的第二差分电流信号。
11.如权利要求1所述的输出缓冲器，还包括输出电路，其配置为响应于预定的偏置电流，并配置为放大输入到输出缓冲器的差分输入电路中的差分电压信号，以输出该被放大的差分电压信号，以及
连接在输出电路和地电压之间的转换速率匹配电路。
12.如权利要求11所述的输出缓冲器，其中输出电路包括第一晶体管和第二晶体管，以及
转换速率匹配电路，连接在第二晶体管和地电压之间。
13.如权利要求12所述的输出缓冲器，其中第一和第二晶体管的源极连接至电源电压，第一和第二晶体管的漏极彼此连接，并且第一和第二晶体管的栅极分别接收偏置电流，并且
转换速率匹配电路连接在第二晶体管的栅极和地电压之间。
14.如权利要求11所述的输出缓冲器，还包括电流求和电路，其配置为将从差分输入电路输出的差分电流信号和从包括在输出缓冲器中的浮动电流源输出的浮动电流信号求和，以输出求和的信号，
其中，该电流求和电路包括第一电流镜电路和第二电流镜电路，第一电流镜电路连接在电源电压和浮动电流源之间，并且第二电流镜电路连接在地电压和浮动电流源之间。
15.如权利要求14所述的输出缓冲器，其中第一电流镜电路配置为输出第一偏置电流至包括在输出电路中的第一晶体管的栅极，并且第二电流镜电路配置为输出第二偏置电流至包括在输出电路中的第二晶体管的栅极。
16.如权利要求15所述的输出缓冲器，其中转换速率匹配电路连接在第二电流镜电路和地电压之间。
17.一种输出缓冲器，包括具有彼此对称排列的多个PMOS晶体管和多个NMOS晶体管的折叠的共栅共阴放大器，该输出缓冲器包括：
转换速率匹配电路，其设置为补偿形成在多个PMOS晶体管周围的第一寄生电容器的分量和形成在多个NMOS晶体管周围的第二寄生电容器的分量的差值。
18.如权利要求17所述的输出缓冲器，其中，转换速率匹配电路还包括补偿电容器器，其具有与第一寄生电容器的分量和第二寄生电容器的分量之间的差值对应的电容量。
19.一种源极驱动器，输出源极线驱动信号，用于驱动面板中的源极线，该源极驱动器包括：
数模变换器，配置为将从定时控制器输入的数字图像信号转换成模拟图像信号，并配置为输出该模拟图像信号；以及
输出缓冲器，配置为稳定地放大从数模变换器输出的该模拟图像信号，并输出放大的模拟图像信号，
其中，该输出缓冲器包括转换速率匹配电路，其具有其中多个PMOS晶体管和多个NMOS晶体管彼此对称排列的折叠的共栅共阴放大器，该转换速率匹配电路配置为补偿形成在多个PMOS晶体管周围的第一寄生电容器的分量和形成在多个NMOS晶体管周围的第二寄生电容器的分量之间的差值。
20.如权利要求19所述的源极驱动器，其中，转换速率匹配电路还包括补偿电容器器，其具有与第一寄生电容器的分量和第二寄生电容器的分量之间的差值对应的电容。
CNA2008100881193A 2007-01-27 2008-01-25 具有转换速率偏移的输出缓冲器和包括其的源极驱动器 Pending CN101237233A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070008655A KR100800491B1 (ko) 2007-01-27 2007-01-27 업 슬루 레이트와 다운 슬루 레이트의 매칭을 위한 출력버퍼 및 이를 포함하는 소스 드라이버
KR8655/07 2007-01-27

Publications (1)

Publication Number Publication Date
CN101237233A true CN101237233A (zh) 2008-08-06

Family

ID=39342179

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008100881193A Pending CN101237233A (zh) 2007-01-27 2008-01-25 具有转换速率偏移的输出缓冲器和包括其的源极驱动器

Country Status (3)

Country Link
US (1) US20080180174A1 (zh)
KR (1) KR100800491B1 (zh)
CN (1) CN101237233A (zh)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102339584A (zh) * 2010-07-19 2012-02-01 美格纳半导体有限公司 转换速率促进电路、具有该电路的输出缓冲器及其方法
CN101739961B (zh) * 2008-11-06 2012-07-25 瑞鼎科技股份有限公司 源极驱动装置
CN103326681A (zh) * 2012-03-21 2013-09-25 三星电子株式会社 用于输出缓冲器的放大器、信号处理设备和放大器电路
CN103546140A (zh) * 2012-07-16 2014-01-29 联咏科技股份有限公司 输出缓冲器
CN104038206A (zh) * 2013-03-05 2014-09-10 三星电子株式会社 输出缓冲器电路和包括该输出缓冲器电路的源极驱动电路
CN106160726A (zh) * 2015-04-17 2016-11-23 飞思卡尔半导体公司 电压电平移位器
CN106330168A (zh) * 2015-07-02 2017-01-11 三星电子株式会社 输出缓冲器电路、源极驱动器和生成源极驱动信号的方法
CN106411276A (zh) * 2015-07-29 2017-02-15 三星电子株式会社 提高输出信号的转换速率的缓冲放大器电路和装置
CN106409244A (zh) * 2015-07-30 2017-02-15 三星电子株式会社 源极驱动器、输出缓冲器和源极驱动器的操作方法
CN106559053A (zh) * 2015-09-24 2017-04-05 美国亚德诺半导体公司 具有改进转换性能的差分放大器
CN107819415A (zh) * 2016-09-13 2018-03-20 英飞凌科技股份有限公司 用于驱动直流电机的方法和***以及桥式驱动电路
CN108153691A (zh) * 2016-12-02 2018-06-12 三星电子株式会社 用于控制信号转换速率的集成电路
CN108172177A (zh) * 2016-12-07 2018-06-15 三星显示有限公司 数据驱动器
CN109215698A (zh) * 2017-06-29 2019-01-15 爱思开海力士有限公司 缓冲器电路和包括该缓冲器电路的装置
CN110400533A (zh) * 2018-04-24 2019-11-01 三星显示有限公司 接收电路、接收器和显示装置
CN113810040A (zh) * 2020-06-11 2021-12-17 台湾积体电路制造股份有限公司 用于转换速率控制的电路和方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101109199B1 (ko) * 2010-01-06 2012-01-30 주식회사 케이이씨 마이크로폰 증폭기
KR101206268B1 (ko) * 2010-10-01 2012-11-29 주식회사 실리콘웍스 슬루 레이트가 개선된 소스 드라이버 집적회로
US9196207B2 (en) * 2011-05-03 2015-11-24 Apple Inc. System and method for controlling the slew rate of a signal
TWI451394B (zh) * 2011-12-30 2014-09-01 Orise Technology Co Ltd 應用於顯示面板之控制裝置及其控制方法
CN104579318B (zh) * 2013-10-21 2018-05-29 安凯(广州)微电子技术有限公司 一种多路时钟缓冲器
KR102193688B1 (ko) * 2014-02-05 2020-12-21 삼성전자주식회사 증폭기 오프셋 보상 기능을 갖는 버퍼 회로 및 이를 포함하는 소스 구동 회로
US9225304B1 (en) * 2014-10-24 2015-12-29 Sandisk 3D Llc Single-stage folded cascode buffer amplifiers with analog comparators
US9401679B1 (en) * 2015-05-01 2016-07-26 Analog Devices Global Apparatus and method for improving power supply rejection ratio
TWI557715B (zh) * 2015-05-14 2016-11-11 友達光電股份有限公司 顯示面板
KR102439795B1 (ko) 2015-07-31 2022-09-06 삼성디스플레이 주식회사 데이터 드라이버 및 이를 포함하는 표시 장치
CN107274847B (zh) * 2017-06-26 2023-10-24 北京集创北方科技股份有限公司 显示装置、源极驱动电路及其控制方法
US10931240B2 (en) 2019-01-11 2021-02-23 Analog Devices International Unlimited Company Amplifier with reduced power consumption and improved slew rate
US10924074B2 (en) * 2019-04-08 2021-02-16 Texas Instruments Incorporated Slew boost circuit for an operational amplifier
US10902767B1 (en) * 2019-12-26 2021-01-26 Novatek Microelectronics Corp. Driving circuit of display apparatus and driving method thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07235844A (ja) * 1994-02-24 1995-09-05 Nec Corp アナログドライバｉｃの出力バッファ回路
KR19990081272A (ko) * 1998-04-28 1999-11-15 윤종용 액정표시장치 소스 드라이버의 출력 구동회로
JP2000151291A (ja) * 1998-11-12 2000-05-30 Fujitsu Ltd 演算増幅器
JP3830339B2 (ja) * 1999-09-17 2006-10-04 松下電器産業株式会社 高スルーレート差動増幅回路
US7362173B1 (en) * 2005-09-16 2008-04-22 National Semiconductor Corporation System and method for providing slew rate enhancement for two stage CMOS amplifiers
KR100832894B1 (ko) * 2005-10-06 2008-05-28 삼성전기주식회사 출력 버퍼회로
US7391262B2 (en) * 2006-04-25 2008-06-24 Texas Instruments Incorporated Circuit and method for driving bulk capacitance of amplifier input transistors

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101739961B (zh) * 2008-11-06 2012-07-25 瑞鼎科技股份有限公司 源极驱动装置
CN102339584B (zh) * 2010-07-19 2016-05-25 美格纳半导体有限公司 转换速率促进电路、具有该电路的输出缓冲器及其方法
CN102339584A (zh) * 2010-07-19 2012-02-01 美格纳半导体有限公司 转换速率促进电路、具有该电路的输出缓冲器及其方法
CN103326681B (zh) * 2012-03-21 2017-09-29 三星电子株式会社 用于输出缓冲器的放大器、信号处理设备和放大器电路
CN103326681A (zh) * 2012-03-21 2013-09-25 三星电子株式会社 用于输出缓冲器的放大器、信号处理设备和放大器电路
CN103546140A (zh) * 2012-07-16 2014-01-29 联咏科技股份有限公司 输出缓冲器
CN104038206A (zh) * 2013-03-05 2014-09-10 三星电子株式会社 输出缓冲器电路和包括该输出缓冲器电路的源极驱动电路
CN104038206B (zh) * 2013-03-05 2018-07-20 三星电子株式会社 输出缓冲器电路和包括该输出缓冲器电路的源极驱动电路
CN106160726A (zh) * 2015-04-17 2016-11-23 飞思卡尔半导体公司 电压电平移位器
CN106330168A (zh) * 2015-07-02 2017-01-11 三星电子株式会社 输出缓冲器电路、源极驱动器和生成源极驱动信号的方法
CN106411276A (zh) * 2015-07-29 2017-02-15 三星电子株式会社 提高输出信号的转换速率的缓冲放大器电路和装置
CN106409244A (zh) * 2015-07-30 2017-02-15 三星电子株式会社 源极驱动器、输出缓冲器和源极驱动器的操作方法
CN106409244B (zh) * 2015-07-30 2020-08-25 三星电子株式会社 源极驱动器、输出缓冲器和源极驱动器的操作方法
CN106559053A (zh) * 2015-09-24 2017-04-05 美国亚德诺半导体公司 具有改进转换性能的差分放大器
CN106559053B (zh) * 2015-09-24 2019-07-09 美国亚德诺半导体公司 具有改进转换性能的差分放大器
CN107819415A (zh) * 2016-09-13 2018-03-20 英飞凌科技股份有限公司 用于驱动直流电机的方法和***以及桥式驱动电路
CN107819415B (zh) * 2016-09-13 2020-10-16 英飞凌科技股份有限公司 用于驱动直流电机的方法和***以及桥式驱动电路
CN108153691A (zh) * 2016-12-02 2018-06-12 三星电子株式会社 用于控制信号转换速率的集成电路
CN108153691B (zh) * 2016-12-02 2023-08-15 三星电子株式会社 用于控制信号转换速率的集成电路
CN108172177A (zh) * 2016-12-07 2018-06-15 三星显示有限公司 数据驱动器
CN108172177B (zh) * 2016-12-07 2022-01-28 三星显示有限公司 数据驱动器
CN109215698A (zh) * 2017-06-29 2019-01-15 爱思开海力士有限公司 缓冲器电路和包括该缓冲器电路的装置
CN110400533A (zh) * 2018-04-24 2019-11-01 三星显示有限公司 接收电路、接收器和显示装置
CN113810040A (zh) * 2020-06-11 2021-12-17 台湾积体电路制造股份有限公司 用于转换速率控制的电路和方法
CN113810040B (zh) * 2020-06-11 2024-03-22 台湾积体电路制造股份有限公司 用于转换速率控制的电路和方法

Also Published As

Publication number Publication date
US20080180174A1 (en) 2008-07-31
KR100800491B1 (ko) 2008-02-04

Similar Documents

Publication Publication Date Title
CN101237233A (zh) 具有转换速率偏移的输出缓冲器和包括其的源极驱动器
US6731170B2 (en) Source drive amplifier of a liquid crystal display
JP4614704B2 (ja) 差動増幅器及びデータドライバと表示装置
CN103326681B (zh) 用于输出缓冲器的放大器、信号处理设备和放大器电路
US8466909B2 (en) Output buffer having high slew rate, method of controlling output buffer, and display driving device including output buffer
US8390609B2 (en) Differential amplifier and drive circuit of display device using the same
CN107180617B (zh) 缓冲电路及具有该缓冲电路的源极驱动电路
US20060091955A1 (en) Circuits and methods for improving slew rate of differential amplifiers
US20090303210A1 (en) Display panel driver and display device
CN102339584A (zh) 转换速率促进电路、具有该电路的输出缓冲器及其方法
KR101330751B1 (ko) 클래스 ａｂ 출력 스테이지를 갖는 투-스테이지 연산증폭기
TW200926127A (en) Output buffer
JP2005192260A (ja) 高スルーレート差動増幅回路
JP2008111875A (ja) 演算増幅器及び表示装置
JP2009168841A (ja) 演算増幅器及び駆動回路、液晶表示装置の駆動方法
US8149054B2 (en) Operational amplifier
JP2012088513A (ja) 液晶表示装置駆動回路、駆動方法
KR101304147B1 (ko) 연산 증폭 회로
KR100482312B1 (ko) 연산증폭기
JP4040266B2 (ja) 液晶ディスプレイのソース駆動増幅器
JP2012109848A (ja) 差動増幅回路および液晶表示装置
US11711059B2 (en) Slew boost amplifier and display driver having the same
Attili et al. Uncompensated robust rail-to-rail new amplifier structure compatible with drivers of LCD panels
CN115953988A (zh) 液晶显示装置、显示驱动放大电路及显示驱动放大方法
Marano et al. A novel low-power high-speed rail-to-rail class-B buffer amplifier for LCD output drivers

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080806