CN101232073A - 磁电阻元件和磁性存储器 - Google Patents

磁电阻元件和磁性存储器 Download PDF

Info

Publication number
CN101232073A
CN101232073A CNA200810008901XA CN200810008901A CN101232073A CN 101232073 A CN101232073 A CN 101232073A CN A200810008901X A CNA200810008901X A CN A200810008901XA CN 200810008901 A CN200810008901 A CN 200810008901A CN 101232073 A CN101232073 A CN 101232073A
Authority
CN
China
Prior art keywords
layer
magnetization
tunnel barrier
barrier layer
magnetization free
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200810008901XA
Other languages
English (en)
Other versions
CN100592544C (zh
Inventor
上田知正
相川尚德
吉川将寿
下村尚治
中山昌彦
池川纯夫
细谷启司
长嶺真
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN101232073A publication Critical patent/CN101232073A/zh
Application granted granted Critical
Publication of CN100592544C publication Critical patent/CN100592544C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

一种磁电阻元件，包括：具有第一平面和位于与第一平面相反一侧上的第二平面，并且具有可变磁化方向的磁化自由层；提供在磁化自由层的第一平面侧上并且具有被钉扎磁化方向的磁化受钉扎层；提供在磁化自由层与磁化受钉扎层之间的第一隧道势垒层；提供在磁化自由层的第二平面上的第二隧道势垒层；以及提供在第二隧道势垒层的与磁化自由层相反一侧上的平面上的非磁性层。磁化自由层的磁化方向通过在磁化受钉扎层与非磁性层之间施加电流而可变，并且第一隧道势垒层与第二隧道势垒层之间的电阻比在1∶0.25至1∶4的范围内。

Description

磁电阻元件和磁性存储器
技术领域
本发明涉及一种磁电阻元件和一种磁性存储器。
背景技术
近年来，已经提出基于新的原理记录信息的许多固态存储器。在那些固态存储器中，作为利用隧道式磁电阻效应的固态磁性存储器的磁电阻随机存取存储器(MRAM)引起注意。MRAM其特征在于根据每个MTJ(磁性隧道结)元件的磁化状态存储数据。
在通过在由流过提供在每个MTJ元件附近的布线线路的电流引起的磁场中翻转每个MTJ元件的存储层的磁化方向执行写入的MRAM中，每个MTJ元件的矫顽力Hc原则上随着MTJ元件尺寸变小而变大。因此，随着每个MTJ元件的尺寸减小，增强由流过布线线路的电流引起的磁场是必需的。结果，生产高密度存储器是困难的。
为了解决该问题，已经提出利用通过自旋动量转移(SMT)翻转每个MTJ元件的存储层的磁化方向执行写入的方法的MRAM(参看美国专利号6,256,223，C.Slonczewskl，“Current-drivenexcitation of magnetic multilayers(磁性多层的电流驱动激励)”，磁学和磁性材料杂志，159卷，1996，pp.L1-L7，以及L.Berger，“Emission of spin wave by a magnetic multilayer traversed by acurrent(电流穿越的磁性多层的自旋波发射)”，物理评论B，54卷，13号，1996，pp.9353-9358)。
在通过自旋动量转移(在下文称作自旋注入)的磁化翻转中，磁化翻转所需的电流Ic由MTJ元件的磁性各向异性能量(KuV)确定。因此，如果MTJ元件的面积减小，通过自旋注入的磁化翻转所需的注入电流Ic可以减小。与通过利用由电流引起的磁场执行写入的上述方法相比较，写入电流随着MTJ元件的尺寸变小而变小。因此，可以期望极好的可伸缩性。
但是，今天的MTJ元件的自旋注入效率不是特别高，并且期望磁化翻转所需的电流Ic变得更低。
当MTJ元件在高密度存储器中使用时，强烈期望存储器结构具有简单结构并且需要简单的制造过程，并且期望电流变得更低。
发明内容
已经考虑到这些情况而创造本发明，并且其目的在于提供一种可以进一步减小磁化翻转时的逆流的磁电阻元件，以及一种包括该磁电阻元件的磁性存储器。
根据本发明第一方面的磁电阻元件包括：具有第一平面和位于与第一平面相反一侧上的第二平面，并且具有可变磁化方向的磁化自由层；提供在磁化自由层的第一平面侧上并且具有受钉扎磁化方向的磁化受钉扎层；提供在磁化自由层与磁化受钉扎层之间的第一隧道势垒层；提供在磁化自由层的第二平面上的第二隧道势垒层；以及提供在第二隧道势垒层的与磁化自由层相反一侧上的平面上的非磁性层，磁化自由层的磁化方向通过在磁化受钉扎层与非磁性层之间施加电流而可变，第一隧道势垒层与第二隧道势垒层之间的电阻比在1∶0.25至1∶4的范围内。
根据本发明第二方面的磁电阻元件包括：具有第一平面和位于与第一平面相反一侧上的第二平面，并且具有可变磁化方向的磁化自由层；提供在磁化自由层的第一平面侧上并且具有受钉扎磁化方向的磁化受钉扎层；提供在磁化自由层与磁化受钉扎层之间的第一隧道势垒层；提供在磁化自由层的第二平面上的第二隧道势垒层；以及提供在第二隧道势垒层的与磁化自由层相反一侧上的平面上的非磁性层，磁化自由层的磁化方向通过在磁化受钉扎层与非磁性层之间施加电流而可变，当第一隧道势垒层和第二隧道势垒层由相同材料制成并且具有彼此具有相同面积的隧道结时，第二隧道势垒层与第一隧道势垒层之间薄膜厚度的差为0.14nm或更小。
根据本发明第三方面的磁性存储器包括：根据第一和第二方面的任何一个的磁电阻元件；连接到磁电阻元件的一端的第一布线线路；以及连接到磁电阻元件的另一端的第二布线线路。
附图说明
图1是根据第一实施方案的磁电阻元件的横截面视图；
图2是作为第一参考实例的第一磁电阻元件的横截面视图；
图3显示第一磁电阻元件的MR对于偏压的相关性；
图4显示第一磁电阻元件的电阻对于外加电压的相关性；
图5是用于说明第一磁电阻元件的操作的能带图；
图6显示第一磁电阻元件的电流值的第二微分系数对于外加电压的相关性；
图7显示作为第二参考实例的第二磁电阻元件的电流与开关磁场之间的关系；
图8是根据本发明第二实施方案的磁性存储器的电路图；
图9是根据第二实施方案的磁性存储器的存储单元的横截面视图；
图10是根据第二实施方案的磁性存储器的存储单元的平面图；
图11A-11C是说明制造根据第二实施方案的磁性存储器的过程的横截面视图；
图12显示因隧道势垒层的材料的不同而引起的面积归一化电阻的不同；
图13显示根据第二实施方案的修改的磁性存储器的平面图；
图14A-14C是说明制造根据第三实施方案的磁性存储器的过程的横截面视图；
图15A和15B是说明制造根据第三实施方案的磁性存储器的过程的横截面视图；
图16显示第二和第三实施方案的磁性存储器的写入特性；
图17A和17B是说明根据第三实施方案的磁性存储器的效应的能带图；
图18是根据第四实施方案的磁电阻元件的横截面视图；
图19A-19C是说明制造根据第六实施方案的磁电阻元件的过程的横截面视图；
图20A-20C是说明制造根据第六实施方案的磁电阻元件的过程的横截面视图；
图21是根据第六实施方案的磁电阻元件的第一和第二磁化自由层的平面图；
图22A-22D是说明制造根据第七实施方案的磁电阻元件的过程的横截面视图；以及
图23A-23C是说明制造根据第七实施方案的磁电阻元件的过程的横截面视图。
具体实施方式
(第一实施方案)
在描述根据本发明第一实施方案的磁电阻元件之前，将在下面描述用于实现根据第一实施方案的磁电阻元件的事件过程。
首先，作为第一参考实例，本发明的发明者生产图2中所示的第一磁电阻元件50。该磁电阻元件50包括：下电极2；形成在下电极2上、具有20nm的薄膜厚度并且由PtMn制成的反铁磁层4；形成在反铁磁层4上并且具有包括具有2nm薄膜厚度的CoFe层、具有0.6nm薄膜厚度的Ru层以及具有2nm薄膜厚度的CoFe层的层叠结构的磁化受钉扎层6；形成在磁化受钉扎层6上、具有1nm的薄膜厚度并且由MgO制成的隧道势垒层8；形成在隧道势垒层8上、具有2nm的薄膜厚度并且由CoFe制成的磁化自由层(存储层)10；形成在磁化自由层10上、具有5nm的薄膜厚度并且由Ta制成的盖层(没有显示)；以及形成在盖层上的上电极14。反铁磁层4钉扎磁化受钉扎层6的磁化方向。在图2中显示的第一磁电阻元件50中，当电流从底部朝向顶部施加时或者当使得电流从磁化自由层朝向磁化受钉扎层流动时获得的逆流通常高。
图3显示磁电阻比MR对于外加电压的相关性以及图4显示电阻R对于外加电压的相关性，在磁电阻元件50的磁化受钉扎层6的磁化方向与磁化自由层10的磁化方向相反或者磁电阻元件50处于反平行(AP)状态的情况下。当使得电流从上电极14朝向下电极2流动时外加电压是正电压，并且当使得电流从下电极2流到上电极14时是负电压。如可以从图3看到的，随着外加电压的绝对值从0V增加，电阻比MR戏剧性地减小。这是因为AP状态中的电阻因外加电压从0V减小，如图4中所示。
由本发明的发明者进行的热切研究显示以下面的方式引起因AP状态中电压施加引起的电阻值的减小。在如图5中所示来自磁化受钉扎层的电子通过隧道势垒层之后，电子在作为传输目的地的磁化自由层中产生能量，并且能量引起磁化自由层中的干扰。结果，磁化方向被干扰，并且电阻值变得更小。图6是纵坐标轴显示通过两次微分电流I而获得的值(d2I/dV2)，并且横坐标轴显示电压V的曲线图。图6中的实线显示根据西蒙方程获得的值。西蒙方程从具有由两个金属电极夹在中间的隧道势垒层的器件的I-V特性获得。与由西蒙方程确定的特性相比较，发现图2中显示的磁电阻元件50在0.08V附近具有极大点。这指示干扰变大直到电压从0V增加达到0.08V。因此，通过施加0.1V或更高的电压产生的隧道电子引起磁性材料的磁化的干扰。因为器件中的磁性层由金属制成，电压主要施加到隧道势垒层。
接下来，作为第二参考实例，发明者生产与图2中显示的第一磁电阻元件相同的第二磁电阻元件，除了隧道势垒层的薄膜厚度是0.6nm，而不是1.0nm。然后处理第二磁电阻元件以具有大约100nm×150nm的尺寸。当电流施加到第二磁电阻元件时，与磁化自由层的磁化方向平行的外部磁场改变，并且测量和估计磁化自由层的矫顽力Hc。图7显示测量和估计的结果。
在图7中，电流从磁化受钉扎层流到磁化自由层的方向是正方向。曲线图g1显示当电子从磁化受钉扎层注入到磁化自由层之后，磁化自由层的磁化方向从相对于磁化受钉扎层的平行方向变成反平行方向时获得的开关磁场。曲线图g2显示当电子从磁化受钉扎层注入到磁化自由层之后，磁化自由层的磁化方向从反平行方向变成平行方向时获得的开关磁场。曲线图g3显示当电子从磁化自由层注入到磁化受钉扎层之后，磁化自由层的磁化方向从平行方向变成反平行方向时获得的开关磁场。曲线图g4显示当电子从磁化自由层注入到磁化受钉扎层之后，磁化自由层的磁化方向从反平行方向变成平行方向时获得的开关磁场。
如可以从图7看到的，在电子通过隧道势垒层注入到磁化自由层的情况下，随着电流的大小(电流的绝对值)变大，磁化自由层的矫顽力Hc(曲线图g1表示的开关磁场与曲线图g2表示的开关磁场相对于相同电流值的差)以大约67Oe/mA的速率减小。同时，在电子以漂移方式从上电极注入到磁化自由层的情况下，随着电流的大小(电流的绝对值)变大，磁化自由层的矫顽力Hc(曲线图g3表示的开关磁场与曲线图g4表示的开关磁场相对于相同电流值的差)以大约28Oe/mA的速率减小。当精密地检查那些现象时，发现在电子通过隧道势垒层注入的情况下，磁化自由层(磁振子)的磁化受由通过隧道势垒层注入到磁化自由层的电子产生的能量所干扰，如果施加到隧道势垒的电压是合理地大于室温能量(大约0.025eV)的能量。
如上所述，实现干扰磁化自由层的电子的效应的能量应当为0.1ev或更多，并且可以通过增加干扰磁化自由层的电子的效应到由上述自旋动量转移翻转的能量而减小逆流。
因此，根据本发明第一实施方案的磁电阻元件设计成具有位于磁化自由层上面和下面的隧道势垒层。更具体地，如图1中所示，第一实施方案的磁电阻元件1包括：下电极2；形成在下电极2上、具有20nm的薄膜厚度并且由PtMn制成的反铁磁层4；形成在反铁磁层4上并且具有例如包括具有2nm薄膜厚度的CoFe层、具有0.6nm薄膜厚度的Ru层以及具有2nm薄膜厚度的CoFe层的层叠结构；形成在磁化受钉扎层6上、具有0.7nm的薄膜厚度并且由MgO制成的第一隧道势垒层8；形成在第一隧道势垒层8上、具有2nm的薄膜厚度并且由CoFe制成的磁化自由层(存储层)10；形成在磁化自由层10上、具有0.55nm的薄膜厚度并且由氧化铝制成的第二隧道势垒层12；形成在第二隧道势垒层12上、具有5nm的薄膜厚度并且由Ta制成的盖层(没有显示)；以及形成在盖层上的上电极14。
如上所述，该实施方案的磁电阻元件具有位于磁化自由层的任何一侧上的隧道势垒层。因此，高能电子可以在正和负电流方向上通过隧道势垒层注入到磁化自由层。因此，可以进一步减小磁化翻转时的逆流。
该实施方案的磁电阻元件的结构与双引脚磁电阻元件的结构类似。双引脚磁电阻元件具有包括依此层叠的第一磁电阻受钉扎层、第一隧道势垒层、磁化自由层、第二隧道势垒层以及第二磁化受钉扎层的层叠结构。换句话说，双引脚磁电阻元件具有与该实施方案相同的结构，除了第二磁化受钉扎层提供在第二隧道势垒层12与上电极14之间之外。
与图2中显示的常规单引脚磁电阻元件相比较，当使得电流从第一磁化受钉扎层流到第二磁化受钉扎层时，双引脚磁电阻元件具有较小的写入电流。但是，在双引脚磁电阻元件中，上和下隧道势垒层的磁电阻效应抵消彼此的电阻变化。因此，双引脚磁电阻元件具有比该实施方案的磁电阻元件更小的串联磁电阻效应，并且具有较低输出的问题。磁电阻效应的大小因制造过程而变化，结果，磁电阻元件电阻的变化变得较大。而且，双引脚磁电阻元件具有比该实施方案的磁电阻元件更多的层叠薄膜，并且需要更长时间制造双引脚磁电阻元件。
如果电连接图9中所示的下电极2和随后描述的栓塞(plug)45的扩展电极提供在下电极2与栓塞45之间，该实施方案的磁电阻元件可以用作磁性存储器中的存储元件。
(第二实施方案)
现在参考图8-13，描述根据本发明第二实施方案的磁性存储器。如图8中所示，该实施方案的磁性存储器具有以矩阵形式排列的多个存储单元。存储单元的每个具有磁电阻元件1A、选择晶体管20、为每列提供的位线BL和源线SL，以及为每行提供的字线WL。磁电阻元件1A的一端连接到相应列的位线BL，并且另一端连接到同一存储单元的选择晶体管20的漏极。选择晶体管20的栅极连接到相应行的字线WL。同一列的两个相邻存储单元的选择晶体管20的源极连接到彼此并且连接到相应列的源线SL。
图9是根据该实施方案的磁性存储器的磁电阻元件1A的横截面视图。图10是从上面看到的磁电阻元件1A的平面图。
选择晶体管20等形成在衬底40上，并且提供一端连接到选择晶体管20的栓塞45。磁电阻元件1A包括下电极2，形成在连接到栓塞45另一端的下电极2上的反铁磁层4，形成在反铁磁层4上的磁化受钉扎层6，形成在磁化受钉扎层6上的第一隧道势垒层8，形成在第一隧道势垒层8上的磁化自由层(存储层)10，形成在磁化自由层10上的第二隧道势垒层12，形成在第二隧道势垒层12上的盖层(没有显示)，以及形成在盖层上的上电极14。从磁化自由层10到上电极14的层叠薄膜设计成具有比从下电极2到第一隧道势垒层8的层叠薄膜小的薄膜平面面积。上电极14连接到相应位线BL。在该实施方案中，连接磁化自由层10和栓塞45的中心的线平行于位线BL或磁化受钉扎层6的纵轴方向，如图10中所示。
根据该实施方案的磁电阻元件1A以下面的方式形成。
首先，选择晶体管20等形成在衬底40上，并且提供一端连接到选择晶体管20的栓塞45。然后逐一层叠下面的薄膜：10nm厚的Ta层作为连接到栓塞45另一端的下电极2；20nm厚的PtMn层作为反铁磁层4；包括2nm厚的CoFe层、0.6nm厚的Ru层以及2nm厚的CoFe层的层叠薄膜作为磁化受钉扎层6；0.7nm厚的MgO层作为第一隧道势垒层8；2nm厚的CoFe层作为磁化自由层10；0.55nm厚的氧化铝层作为第二隧道势垒层12；5nm厚的Ta层作为盖层(没有显示)；以及60nm厚的Ta层作为上电极14。氧化铝层12通过沉积0.42nm厚的Al薄膜然后在真空中使用氧自由基氧化Al而形成。为了钉扎磁化受钉扎层6的磁化，在磁场中330℃下执行退火。
接下来，如图11A中所示，从上电极14到自由磁性层10的薄膜通过光刻技术形成100nm×150nm的预先确定形状。这里，使得磁化自由层的纵向平行于磁化受钉扎层的磁化受钉扎方向，如图10中所示。此后，沉积30nm厚的SiN薄膜作为保护薄膜16，并且从保护薄膜16到下电极2的薄膜通过光刻技术形成预先确定形状。为了尽可能地增加磁化受钉扎层6的磁性各向异性，也使得下电极2的纵向平行于磁化受钉扎层6的磁化方向，并且应当利用形状各向异性。通过增强磁化受钉扎层6的各向异性，可以抑制磁化受钉扎层6中的磁化干扰，并且可以减小逆流。
接下来，如图11b中所示，沉积由SiO2制成的绝缘薄膜(没有显示)作为整个表面上的层间绝缘薄膜。此后，通过CMP(化学机械抛光)执行整平处理，以便暴露上电极14的顶面。10nm厚的Ti层、400nm厚的Al层、10nm厚的Ti层以及10nm厚的TiN层以该次序层叠作为位线，并且层叠薄膜形成预先确定形状以便形成位线BL(参看图11C)。此后，形成保护磁电阻元件的保护薄膜、用于焊接的电极等。
在该实施方案中，由第一隧道势垒层8的面积归一化的电阻是10Ω/μm2，并且由第二隧道势垒层21的面积归一化的电阻是10Ω/μm2。
仅供参考，图12显示在隧道势垒层的材料为MgO和氧化铝(Al2O3)的情况下，隧道势垒层的厚度(nm)与由面积归一化法归一化的电阻Ra(Ω/μm2)之间的关系。存在因界面处的磁性材料的氧化等的影响引起的小偏差。特别地，在Al沉积之后，Al2O3形成通过氧化由Al2O3制成的势垒隧道层。因此，合成层的特性如上所述极大地依赖于氧化条件而变化。另一方面，如通过直接沉积MgO形成的由MgO制成的隧道势垒层相对稳定。
在根据该实施方案的磁电阻元件的情况下，写入所需的电压大约为0.4V，不管它是正还是负电压。如果以适当实际速度执行读出时，施加到磁电阻元件的电压需要设置为0.1V或更高，因为作为电路的电容时间常数和灵敏度。同时，因为写入和读出通过相同电流通路执行，设计结构以便在比用于读出的电压高至少三倍的电压下执行写入是必需的，虽然电压值在不同磁电阻元件之间有所不同。这样，可以防止在读出时执行磁电阻元件的无意写入。考虑到上述限制，写入电压需要为0.4V或更高。
当在0.4V的写入电压下执行写入时，第一隧道势垒层8与第二隧道势垒层12之间的电阻比需要在1∶0.25至1∶4的范围内，使得施加以增加干扰的0.08或更高的电压(参看图6)分布到两个隧道势垒层。当根据图12中显示的曲线图计算时，在隧道势垒层8和12由相同材料制成并且具有拥有相同面积的隧道结的情况下(例如在第一实施方案的磁电阻元件的情况下)，两个隧道势垒层之间的薄膜厚度的差设置为0.14nm或更小。0.14nm的值以下面的方式获得。MgO的Ra(Ω/μm2)与薄膜厚度d之间的关系由下面根据图12的近似表达式表示：
Log(Ra)＝4.18×d-2.09
或者Ra＝104.18×d-2.09
其中如果两个隧道结具有相同的面积，电阻比是Ra比。在第一隧道势垒层8的薄膜厚度为d1并且第二隧道势垒层12的薄膜厚度为d2的情况下，获得下面的表达式：
104.18×d1-2.09/104.18×d2-2.09＝1/4
或者104.18×(d1-d2)＝1/4
或者d1-d2≈0.14
与第一实施方案的磁电阻元件一样，该实施方案的磁电阻元件1A具有位于磁化自由层的任何一侧上的隧道势垒层。因此，高能电子可以在正和负电流方向上通过隧道势垒层注入到磁化自由层。因此，可以进一步减小磁化翻转时的逆流。
在该实施方案中，连接磁化自由层10和栓塞45的中心点的线平行于位线BL或下电极2的纵轴方向(参看图10)，如上所述。但是，如图13的平面图中所示，连接磁化自由层10和栓塞45的中心点的线相对于位线BL或磁化受钉扎层6的纵轴方向(磁化受钉扎层6的磁化方向)而倾斜，使得由流过磁化受钉扎层6和下电极2的电流引起的磁场可以促进磁化自由层10的磁化翻转。例如，在图13中显示的结构中，正电压施加到位线BL，并且使得电流从位线BL通过磁电阻元件1A流到栓塞45。这样，电流在由图13中较粗箭头指示的方向上流动。由该电流在下电极2上引起的磁场的方向由图13中的较细箭头指示。因为通过自旋动量转移引起翻转的功率基本上是在磁电阻元件内引起的不规则力，不能有效地利用这种功率是已知的。因此，与磁化自由层10的磁化方向呈直角的磁场分量由较细箭头指示的方向上的上述磁场引起。该磁场分量辅助与磁化自由层10的磁化方向呈直角的磁场，使得翻转时的方向对齐，并且可以减小逆流。这里，辅助与磁化自由层10的磁化方向呈直角的磁场是重要的。由发明者执行的试验显示连接磁电阻元件的中心点(图13中磁化自由层10的中心点)与连接到下晶体管的栓塞45的中心点的线优选地相对于磁化受钉扎层的磁化方向倾斜0-45度角，如图13中所示。以上述方式生产的磁电阻元件具有较小的逆流、具有较小的偏差，并且可以在极好的条件下用作存储器。
(第三实施方案)
现在参考图14A-17B，描述根据本发明第三实施方案的磁性存储器。该实施方案的磁性存储器具有与第二实施方案的磁性存储器相同的基础结构，因此，将仅描述不同点。存在两个显著的不同于第二实施方案的点。第一点是MgO用作每个磁电阻元件的第二隧道势垒层12的材料。第二点是使得磁电阻元件小型化。
直到磁化自由层10的沉积的过程与第二实施方案的那些相同。在沉积2nm厚的CoFe层作为磁化自由层之后，沉积0.6nm厚的MgO层作为第二隧道势垒层13。然后以与第二实施方案中相同的方式沉积盖层，并且层叠15nm厚的Ta层作为第一上电极14。通常，金属微细加工是困难的，因为反应产物粘附回到磁电阻元件的侧壁等，并且形成锥形部分以增加RIE(反应离子刻蚀)处理期间每个元件的大小。因此，最小化Ta薄膜的薄膜厚度从而经历微细加工是重要的。用于钉扎磁化受钉扎层6的磁化的磁场退火在360℃下执行。
然后从上电极14到磁化自由层10的薄膜通过光刻技术形成40nm×60nm的尺寸。此后，沉积20nm厚的SiN层作为保护薄膜16，如图14A中所示，并且沉积20nm厚的SiO2层作为层间绝缘薄膜(没有显示)。在该实施方案中，在第一上电极14与第一隧道势垒层8之间形成的台阶h仅为15nm高，并且沉积厚度为台阶h两倍或更多倍大的绝缘薄膜以便在整平过程之后暴露第一上电极14的顶面是优选的。如果沉积薄膜的薄膜厚度变大，暴露第一上电极14的顶面所需的抛光量变大，并且成品率因生产中不足或过度的抛光或偏差而降低。为了解决该问题，SiN和SiO2的总体薄膜厚度是台阶h的两倍或稍微更多倍大。
然后通过CMP执行整平处理。但是，使用对于SiO2的常规泥浆抛光速度高，这不适用于该实施方案中需要高精度的抛光。因此，对于Ta的泥浆用于在该实施方案中的抛光，因为使用对于Ta的泥浆，SiO2、Ta和SiN抛光速率基本上相同。在该实施方案中，SiO2抛光速率大约为20nm/分钟。因此，执行抛光大约1.5分钟，以便暴露上电极14的顶面(参看图14B)。
此后，沉积80nm厚的Ta层作为第二上电极15，如图14C中所示，并且第二上电极15通过光刻技术形成预先确定形状。第二上电极15用作掩模，向下执行去除刻蚀直到下电极2，并且下电极2形成自对准的预先确定形状。这样，形成根据该实施方案的磁电阻元件1B(参看图15A)。
然后沉积层间绝缘薄膜18，如图15B中所示，并且通过CMP暴露第二上电极15的顶面。此后，层叠10nm厚的Ti层、400nm厚的Al层、10nm厚的Ti层以及10nm厚的TiN层。然后那些层形成预先确定形状，以便生产位线BL。
第二实施方案的第二点在于上电极14制作得薄以便减小磁化自由层10的尺寸，并且应当执行通过CMP暴露第一上电极14的过程，而不存在其他步骤或者在下电极2的处理之前。如果必要的话，可以修改其他过程。例如，可以通过在层间绝缘薄膜中形成通孔，代替通过CMP执行整平处理来暴露第二上电极15的顶面。通孔通向设计成具有比磁化自由层10大的尺寸的第二上电极15。
检查以上述方式生产的磁电阻元件的特性。如图16中所示，在使得电流从位线流到栓塞(使得正电流流动)的情况下，根据第三实施方案的磁电阻元件1B的特性(由实线指示)显示小于根据第二实施方案的磁电阻元件1A的特性的逆流量。发明者进一步检查该现象，发现该现象由位于磁化自由层上的第二隧道势垒层13中使用的MgO引起。
如在研究论文(W.H.Butler等人，物理评论B，63卷，054416)中公开的，在基于CoFe的磁性层和MgO层层叠的情况下，如果电子提供到的磁性材料中大多数自旋的方向与隧道目的地的磁性材料中大多数自旋的方向相同，电子隧道传输速率高(参看图17A)。但是，在研究论文中没有讨论在隧道目的地是非磁性材料的情况下可以实现的效应。另一方面，为该实施方案进行的试验最近证明，电子提供到的磁性层中大多数电子自旋的传输速率高，即使隧道目的地是非磁性材料，如图17B中所示。
在上述现象中，当磁性材料与非磁性金属材料接触时，磁性材料与非磁性材料彼此交换自旋电子。结果，界面附近的磁性材料的自旋极化速率可能变低，并且从磁性材料移动出去的自旋的极化速率可能也变低。与金属相比较，MgO具有高电阻(交换较少电子)并且具有对准结晶体系。因此，MgO不会退化界面附近的磁性材料，并且适合于从磁性材料发射具有高极化速率的电子。
在该实施方案的结构中，具有相反方向的自旋、具有引起磁化自由层10中的较大干扰的能量的电子从磁化受钉扎层6注入到磁化自由层10，其中隧道势垒层13由MgO制成，磁化受钉扎层6与磁化自由层10的磁化方向彼此反平行(相反)，并且电流在从上电极14延伸到下电极2的方向上施加，或者电子从磁化受钉扎层6注入到磁化自由层10。直到进行翻转，与注入电子具有相反自旋的电子是大多数电子。因此，选择性地使得与主要从磁化受钉扎层6注入的电子具有相反自旋的电子从磁化自由层10通过由MgO制成的隧道势垒层13传送到上电极14。结果，磁化自由层10的磁化通过相反方向的能量保持自旋从磁化受钉扎层6的注入以及磁化自由层10的大多数自旋到上电极14的传输而翻转。为了使上述效应最大化，隧道势垒层13的MgO应当优选地定向在<100>方向上。
如上所述，根据该实施方案，可以进一步减小磁化翻转时的逆流。此外，与第二实施方案的结构一样，图13中显示的结构仅引起小的偏差，并且可以在极好的条件下用作存储器。
(第四实施方案)
现在参考图18，描述根据本发明第四实施方案的磁电阻元件。在根据第一至第三实施方案的磁电阻元件的每个中，磁化受钉扎层6和磁化自由层10的磁化方向平行于薄膜平面。在该实施方案的磁电阻元件中，另一方面，在与薄膜平面垂直的方向上磁化的所谓垂直磁化材料用于磁化受钉扎层6A和磁化自由层10A。因此，该实施方案的磁电阻元件包括下电极2、磁化受钉扎层6A、第一隧道势垒层8、磁化自由层10A、第二隧道势垒层13以及上电极14。该实施方案的磁电阻元件不同于根据第一至第三实施方案的磁电阻元件在于不包括反铁磁层。
该实施方案的磁电阻元件以下面的方式制造。首先，选择晶体管等形成在衬底上。然后层叠下面的薄膜：10nm厚的Ta薄膜作为下电极2；由基于CrTi的合金制成的20nm厚的缓冲层(没有显示)；5nm厚的FePt层作为磁化受钉扎层6A；0.7nm厚的MgO层作为第一隧道势垒层8；1nm厚的Fe层和3nm厚的FePt层的层叠薄膜作为磁化自由层10A；以及0.6nm厚的MgO层作为第二隧道势垒层13。在层叠80nm厚的Ti层作为盖层和上电极14之后，在400℃下执行排序退火，以便在垂直方向上磁化该磁化受钉扎层和磁化自由层。因此，磁电阻元件以与第一至第三实施方案中相同的方式完成。因为在该实施方案中磁化方向垂直于薄膜平面，不存在钉扎磁化受钉扎层6A的磁化方向的磁性材料。因此，磁化受钉扎层6A的磁化不被钉扎。但是，为了引起矫顽力的差异，磁化受钉扎层6A相对于磁化自由层10A的“容易”磁化方向上的矫顽力Hc与“困难”磁化方向上的矫顽力Hk。
与第一实施方案的磁电阻元件一样，该实施方案的磁电阻元件具有位于磁化自由层的任何一侧上的隧道势垒层。因此，高能电子可以在正和负方向上通过隧道势垒层注入到磁化自由层，并且可以进一步减小磁化翻转时的逆流。
(第五实施方案)
接下来，描述根据本发明第五实施方案的磁电阻元件。该实施方案的磁电阻元件在用于磁化受钉扎层6A和磁化自由层10A的垂直磁化材料方面不同于第四实施方案的磁电阻元件。该实施方案的磁电阻元件具有下面的结构。选择晶体管等首先形成在衬底上，并且层叠下面的薄膜：10nm厚的Ta层作为下电极；由基于TbCoFe的合金制成的10nm厚的磁化受钉扎层；1nm厚的Co层作为界面层；0.7nm厚的MgO层作为第一隧道势垒层；1nm厚的Co层和3nm厚的TbCoFe层的层叠薄膜作为磁化自由层；以及0.6nm厚的MgO层作为第二隧道势垒层。在层叠80nm厚的Ti层作为盖层和上电极之后，磁电阻元件以与第四实施方案中相同的方式完成。
与第一实施方案的磁电阻元件一样，该实施方案的磁电阻元件也具有位于磁化自由层的任何一侧上的隧道势垒层。因此，高能电子可以在正和负方向上通过隧道势垒层注入到磁化自由层，并且可以进一步减小磁化翻转时的逆流。
(第六实施方案)
接下来，描述根据本发明第六实施方案的磁电阻元件。在该实施方案的磁电阻元件中，产生自旋矩的第一隧道势垒层具有较大的面积。在具有由软磁性材料例如CoFe(B)或NiFe制成的磁化自由层(存储层)的自旋注入磁电阻元件的情况下，开关电流与表示对于磁电阻元件热波动的耐受力的热波动指数成比例。因此，一旦确定磁电阻元件所需的热波动指数，电流自动地确定。
为了维持隧道势垒层的耐受力，隧道势垒层中的电流密度应当尽可能地低。如果固定电流量，隧道势垒层应当具有更大的面积，以便实现更高的可靠性。但是，通过常规方法，每个隧道势垒层的面积与磁性材料的面积相同。为了增加面积同时维持相同的热波动指数(或者同时维持开关电流)，减小磁性材料的薄膜厚度是必需的。因为磁化受钉扎层和磁化自由层的磁化方向受由磁性材料的形状引起的形状各向异性影响，磁性材料的形状也受限制。在如本发明的发明者使用的由CoFe制成的磁性材料的情况下，当薄膜厚度小于1.5nm时不会引起优选的形状各向异性，并且不会获得良好的磁滞特性。
设计该实施方案以解决上述问题。现在参考图19A-21，描述用于制造该实施方案的磁电阻元件的方法。
首先，如图19A中所示，选择晶体管等首先形成在衬底(没有显示)上，并且以这样的次序形成下面的薄膜：由Ta制成的10nm厚的下电极2；由PtMn制成的20nm厚的反铁磁层4；具有包括2nm厚的CoFe层、0.6nm厚的Ru层以及2nm厚的CoFe层的层叠结构的磁化受钉扎层6；由MgO制成的0.8nm厚的第一隧道势垒层8；由CoFe制成的1.5nm厚的第一磁化自由层101；由NiFe制成的6nm厚的第二磁化自由层102；由CoFe制成的1nm厚的界面层(没有显示)；以及由MgO制成的0.6nm厚的第二隧道势垒层13。然后形成由Ta制成的60nm厚的上电极14。此后，钉扎磁化受钉扎层6的磁化方向，并且在360℃下在磁场中执行退火以便增加磁化受钉扎层6与第一隧道势垒层8之间的界面处的CoFe层的结晶度。
从上电极14到第二磁化自由层102的薄膜通过光刻技术形成30nm×100nm的预先确定形状(参看图19B)。然后沉积30nm厚的SiN薄膜作为保护薄膜20，如图19C中所示。从保护薄膜20到第一磁化自由层101的薄膜然后通过光刻技术形成预先确定形状。
然后沉积30nm厚的SiN薄膜作为保护薄膜22，如图20A中所示，并且从保护薄膜22到下电极2的薄膜通过光刻技术形成预先确定形状。
然后形成由SiO2制成的层间绝缘薄膜24，如图20B中所示，并且通过CMP执行整平处理以便暴露上电极14的顶面。此后，层叠10nm厚的Ti层、400nm厚的Al层、10nm厚的Ti层以及10nm厚的TiN层作为位线BL，如图20C中所示。层叠的层然后形成预先确定形状以便完成磁电阻元件。
图21是该实施方案的第一磁化自由层101和第二磁化自由层102的平面图。允许第一磁化自由层101具有这种长宽比以便引起形状各向异性。而且，第二磁化自由层102应当优选地具有3或更多的长宽比，以便提供足够的形状各向异性。此外，第一磁化自由层101和第二磁化自由层102应当设计成具有基本上相同的磁化矩。在该实施方案中，第一磁化自由层101的磁化矩是1000emu/cc，并且第二磁化自由层102的磁化矩(包括界面层的磁化矩)是800emu/cc。因此，比值大约为17∶15。在该情况下，第一磁化自由层101不采取中间值等，并且可以执行稳定的自旋翻转。而且，因为第一磁化自由层101与第二磁化自由层102之间的面积比是4∶8，由第一隧道势垒层8所需的电流密度是第一磁化自由层101和第二磁化自由层102具有相同薄膜平面面积的情况下的电流密度的1/4.8。因此，实现较高的可靠性。
在该实施方案中，由MgO制成的第一隧道势垒层8具有0.8nm的薄膜厚度、大约17.9Ω/μm2的Ra以及大约0.0127μm2的面积。由MgO制成的第二隧道势垒层13具有0.6nm的薄膜厚度、大约2.6Ω/μm2的Ra以及大约0.00236μm2的面积。因此，第一和第二隧道势垒层8和13的电阻值分别是1409Ω和1101Ω。因此，第一和第二隧道势垒层8和13之间的电阻值比是1∶0.79，这在1∶0.25至1∶4的范围内。
与第一实施方案的磁电阻元件一样，该实施方案的磁电阻元件具有位于磁化自由层的任何一侧上的隧道势垒层。因此，高能电子可以在正和负方向上通过隧道势垒层注入到磁化自由层，并且可以进一步减小磁化翻转时的逆流。
(第七实施方案)
现在参考图22A-23C，描述根据本发明第七实施方案的磁电阻元件。
在该实施方案的磁电阻元件中，对于磁化自由层的热波动的耐受力从具有软磁性的薄膜获得。在第四和第五实施方案中，利用材料的大的垂直磁性各向异性特性维持对于磁化器件中的热波动的耐受力。在使用软磁性材料的情况下，可以通过调节形状控制磁性，并且可以生产不受薄膜质量的偏差所影响的高度一致的器件。为了从具有软磁性的大薄膜中获得大的磁性各向异性，应当优选地维持具有最大体积和高长宽比(垂直长度(垂直于纸张空间的方向上的长度)与横向长度(纸张空间的水平方向上的长度)之间的比值)的大尺寸从而利用形状各向异性，并且应当优选地形成杆状形状。在该实施方案中，磁化自由层通过下面的制造方法形成杆状形状从而生产磁电阻元件。
首先，如图22A中所示，选择晶体管等形成在衬底上。然后以下面的次序层叠下面的薄膜：由Ta制成的10nm厚的下电极2；由PtMn制成的20nm厚的反铁磁层4；具有包括2nm厚的CoFe层、0.6nm厚的Ru层以及2nm厚的CoFe层的层叠结构的磁化受钉扎层6；由MgO制成的0.7nm厚的第一隧道势垒层8；以及由CoFe制成的1.5nm厚的第一磁化自由层10。然后沉积由SiN制成的30nm厚的保护薄膜26，如图22B中所示，并且保护薄膜26的表面通过光刻技术形成具有30nm×100nm的凹槽状部分。这里，在光刻胶去除过程中应当避免由CoFe制成并且暴露作为基底的第一自由磁化10的氧化。
如图22C中所示，通过溅射等使用NiFe填充凹槽，并且如图22D中所示，NiFe通过CMP形成杆状形状。这里，通过CMP将形成杆状形状的NiFe薄膜28的薄膜厚度调节成20nm。形成杆状形状的该NiFe薄膜28用作第二磁化自由层，并且具有比第一磁化自由层10小的宽度(“困难”磁化方向(纸张空间的水平方向)上的长度)。
然后依此沉积由CoFe制成的1.5nm厚的界面层30、由MgO制成的0.6nm厚的第二隧道势垒层13，以及由Ta制成的80nm厚的上电极14，如图23A中所示。此后，如图23B中所示，从上电极14到下电极2的薄膜形成预先确定形状。
在形成由SiO2制成的层间绝缘薄膜32之后，如图23C中所示，通过CMP对层间绝缘薄膜32执行整平处理以便暴露上电极14的顶面。然后依此沉积10nm厚的Ti层、400nm厚的Al层、10nm厚的Ti层以及10nm厚的TiN层。然后那些层形成预先确定形状，以便生产位线BL并且完成磁电阻元件。
与第一实施方案的磁电阻元件一样，该实施方案的磁电阻元件具有位于磁化自由层的任何一侧上的隧道势垒层。因此，高能电子可以在正和负方向上通过隧道势垒层注入到磁化自由层，并且可以进一步减小磁化翻转时的逆流。
使用第四至第七实施方案的磁电阻元件的任何一种作为第二和第三实施方案的磁性存储器的任何一种中的磁电阻元件当然是可能的。
另外的优点和修改将容易由本领域技术人员想到。因此，本发明在其更广泛的方面并不局限于这里显示并描述的具体细节和代表实施方案。因此，可以不背离由附加权利要求及其等价物所限定的一般发明概念的本质或范围而做各种修改。

Claims (24)

1.一种磁电阻元件，包括：
磁化自由层，其具有第一平面和位于与第一平面相反一侧上的第二平面，并且具有可变磁化方向；
磁化受钉扎层，提供在磁化自由层的第一平面侧上并且具有被钉扎的磁化方向；
提供在磁化自由层与磁化受钉扎层之间的第一隧道势垒层；
提供在磁化自由层的第二平面上的第二隧道势垒层；以及
提供在第二隧道势垒层的与磁化自由层相反一侧上的平面上的非磁性层，
磁化自由层的磁化方向通过在磁化受钉扎层与非磁性层之间施加电流而可变，
第一隧道势垒层与第二隧道势垒层之间的电阻比在1∶0.25至1∶4的范围内。
2.根据权利要求1的元件，其中第二隧道势垒层由定向在<100>方向上的MgO制成。
3.根据权利要求1的元件，其中第一隧道势垒层由定向在<100>方向上的MgO制成。
4.根据权利要求1的元件，其中磁化受钉扎层和磁化自由层的磁化方向平行于第一平面。
5.根据权利要求1的元件，还包括反铁磁层，其位于磁化受钉扎层的与第一隧道势垒层相反一侧上，并且钉扎磁化受钉扎层的磁化方向。
6.根据权利要求1的元件，其中磁化受钉扎层和磁化自由层的磁化方向垂直于第一平面。
7.根据权利要求1的元件，其中磁化自由层包括提供在第一隧道势垒层的一侧上的第一软磁性层，以及提供在第二隧道势垒层的一侧上的第二软磁性层，第二软磁性层具有比第一软磁性层小的薄膜平面面积。
8.根据权利要求1的元件，其中磁化自由层包括提供在第一隧道势垒层的一侧上的第一软磁性层，以及提供在第二隧道势垒层的一侧上的第二软磁性层，第二软磁性层在困难磁化方向上比第一软磁性层短。
9.一种磁电阻元件，包括：
磁化自由层，其具有第一平面和位于与第一平面相反一侧上的第二平面，并且具有可变磁化方向；
磁化受钉扎层，提供在磁化自由层的第一平面侧上并且具有被钉扎的磁化方向；
提供在磁化自由层与磁化受钉扎层之间的第一隧道势垒层；
提供在磁化自由层的第二平面上的第二隧道势垒层；以及
提供在第二隧道势垒层的与磁化自由层相反一侧上的平面上的非磁性层，
磁化自由层的磁化方向通过在磁化受钉扎层与非磁性层之间施加电流而可变，
当第一隧道势垒层和第二隧道势垒层由相同材料制成并且具有彼此具有相同面积的隧道结时，第二隧道势垒层与第一隧道势垒层之间薄膜厚度的差为0.14nm或更小。
10.根据权利要求9的元件，其中第二隧道势垒层由定向在<100>方向上的MgO制成。
11.根据权利要求9的元件，其中第一隧道势垒层由定向在<100>方向上的MgO制成。
12.根据权利要求9的元件，其中磁化受钉扎层和磁化自由层的磁化方向平行于第一平面。
13.根据权利要求9的元件，还包括反铁磁层，其位于磁化受钉扎层的与第一隧道势垒层相反一侧上，并且钉扎磁化受钉扎层的磁化方向。
14.根据权利要求9的元件，其中磁化受钉扎层和磁化自由层的磁化方向垂直于第一平面。
15.根据权利要求9的元件，其中磁化自由层包括提供在第一隧道势垒层的一侧上的第一软磁性层，以及提供在第二隧道势垒层的一侧上的第二软磁性层，第二软磁性层具有比第一软磁性层小的薄膜平面面积。
16.根据权利要求9的元件，其中磁化自由层包括提供在第一隧道势垒层的一侧上的第一软磁性层，以及提供在第二隧道势垒层的一侧上的第二软磁性层，第二软磁性层在困难磁化方向上比第一软磁性层短。
17.一种磁性存储器，包括：
根据权利要求1的磁电阻元件；
连接到磁电阻元件的一端的第一布线线路；以及
连接到磁电阻元件的另一端的第二布线线路。
18.根据权利要求17的存储器，还包括提供在磁电阻元件的另一端与第二布线线路之间的选择晶体管。
19.根据权利要求18的存储器，还包括提供在磁电阻元件的另一端与选择晶体管之间，并且垂直于第一平面延伸的连接单元，
其中当磁电阻元件投影在平行于磁化自由层的第一平面的平面上时，连接磁化自由层的中心与连接单元的中心的直线相对于磁化受钉扎层的磁化方向倾斜。
20.根据权利要求19的存储器，其中所述直线相对于磁化受钉扎层的磁化方向倾斜45度或更小的角度。
21.一种磁性存储器，包括：
根据权利要求9的磁电阻元件；
连接到磁电阻元件的一端的第一布线线路；以及
连接到磁电阻元件的另一端的第二布线线路。
22.根据权利要求21的存储器，还包括提供在磁电阻元件的另一端与第二布线线路之间的选择晶体管。
23.根据权利要求22的存储器，还包括提供在磁电阻元件的另一端与选择晶体管之间，并且垂直于第一平面延伸的连接单元，
其中当磁电阻元件被投影到与磁化自由层的第一平面平行的平面上时，连接磁化自由层的中心与连接单元的中心的直线相对于磁化受钉扎层的磁化方向倾斜。
24.根据权利要求23的存储器，其中所述直线相对于磁化受钉扎层的磁化方向倾斜45度或更小的角度。
CN200810008901A 2007-01-26 2008-01-25 磁电阻元件和磁性存储器 Expired - Fee Related CN100592544C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007016930A JP4384183B2 (ja) 2007-01-26 2007-01-26 磁気抵抗素子および磁気メモリ
JP2007016930 2007-01-26

Publications (2)

Publication Number Publication Date
CN101232073A true CN101232073A (zh) 2008-07-30
CN100592544C CN100592544C (zh) 2010-02-24

Family

ID=39667689

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810008901A Expired - Fee Related CN100592544C (zh) 2007-01-26 2008-01-25 磁电阻元件和磁性存储器

Country Status (4)

Country Link
US (2) US7894246B2 (zh)
JP (1) JP4384183B2 (zh)
KR (1) KR20080070597A (zh)
CN (1) CN100592544C (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101751991B (zh) * 2008-12-03 2012-11-28 索尼株式会社 电阻变化型存储装置
CN102893332A (zh) * 2010-06-15 2013-01-23 国际商业机器公司 用于自旋扭矩磁随机存取存储器中的垂直各向异性的种子层和自由磁性层
CN103675094A (zh) * 2013-12-16 2014-03-26 无锡乐尔科技有限公司 一种无损探伤装置
CN103858169A (zh) * 2011-10-12 2014-06-11 国际商业机器公司 具有单个磁隧道结叠层的多位自旋动量转移磁阻随机存取存储器
CN104395964A (zh) * 2012-06-19 2015-03-04 美光科技公司 存储器单元、半导体装置结构、存储器***及制作方法
CN107093449A (zh) * 2009-04-14 2017-08-25 高通股份有限公司 磁性隧道结（mtj）和方法,以及使用其的磁性随机存取存储器（mram）
CN107578791A (zh) * 2016-07-04 2018-01-12 中国科学院物理研究所 具有高输出功率的自旋转矩振荡器及其应用
WO2018010241A1 (zh) * 2016-07-14 2018-01-18 华中科技大学 一种控制自旋波传输的方法
CN109841727A (zh) * 2017-11-24 2019-06-04 三星电子株式会社 制造磁阻随机存取存储器器件的方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4444241B2 (ja) 2005-10-19 2010-03-31 株式会社東芝 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置
JP5143444B2 (ja) * 2007-02-13 2013-02-13 株式会社日立製作所 磁気抵抗効果素子、それを用いた磁気メモリセル及び磁気ランダムアクセスメモリ
JP2008205186A (ja) * 2007-02-20 2008-09-04 Sony Corp 記憶素子、メモリ
JP4738395B2 (ja) * 2007-09-25 2011-08-03 株式会社東芝 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ
JP2009239121A (ja) * 2008-03-27 2009-10-15 Toshiba Corp 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
US7939188B2 (en) * 2008-10-27 2011-05-10 Seagate Technology Llc Magnetic stack design
US8045366B2 (en) 2008-11-05 2011-10-25 Seagate Technology Llc STRAM with composite free magnetic element
CN102246327B (zh) 2008-12-10 2013-11-27 株式会社日立制作所 磁阻效应元件、使用其的磁存储单元及磁随机存取存储器
JP2010182824A (ja) * 2009-02-04 2010-08-19 Toshiba Corp 磁気ランダムアクセスメモリの製造方法及び混載メモリの製造方法
JP2010232374A (ja) * 2009-03-26 2010-10-14 Nippon Hoso Kyokai <Nhk> 磁気抵抗素子ならびにこれを用いた磁気ランダムアクセスメモリおよび空間光変調器
US8455267B2 (en) * 2009-05-14 2013-06-04 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
WO2010143248A1 (ja) * 2009-06-08 2010-12-16 株式会社日立製作所 トンネル磁気抵抗効果素子及びそれを用いたランダムアクセスメモリ
US8455965B2 (en) * 2009-11-30 2013-06-04 Qualcomm Incorporated Fabrication and integration of devices with top and bottom electrodes including magnetic tunnel junctions
JP2011166015A (ja) * 2010-02-12 2011-08-25 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
JP2012015213A (ja) * 2010-06-29 2012-01-19 Sony Corp 記憶素子、記憶素子の製造方法、及び、メモリ
JP2012064623A (ja) * 2010-09-14 2012-03-29 Sony Corp 記憶素子、メモリ装置
KR101463948B1 (ko) * 2010-11-08 2014-11-27 삼성전자주식회사 자기 기억 소자
CN102682840A (zh) * 2011-03-18 2012-09-19 中国科学院微电子研究所 提高非挥发性电阻存储器可靠性的方法及结构
KR102017623B1 (ko) 2012-08-30 2019-09-03 삼성전자주식회사 자기 메모리 소자
JP2014203931A (ja) 2013-04-03 2014-10-27 株式会社東芝 磁気メモリ、スピン素子およびスピンｍｏｓトランジスタ
JP2015179779A (ja) * 2014-03-19 2015-10-08 株式会社東芝 歪検出素子、圧力センサ、マイクロフォン、血圧センサ及びタッチパネル
JP2015213125A (ja) * 2014-05-02 2015-11-26 日本放送協会 スピン注入磁化反転素子
KR20180016874A (ko) * 2016-08-08 2018-02-20 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US10564229B2 (en) * 2017-10-16 2020-02-18 Tdk Corporation Tunnel magnetoresistive effect element, magnetic memory, and built-in memory
JP2020155460A (ja) 2019-03-18 2020-09-24 キオクシア株式会社 磁気記憶装置
KR20200142159A (ko) 2019-06-11 2020-12-22 삼성전자주식회사 자기 기억 소자

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130814A (en) * 1998-07-28 2000-10-10 International Business Machines Corporation Current-induced magnetic switching device and memory including the same
US6178074B1 (en) * 1998-11-19 2001-01-23 International Business Machines Corporation Double tunnel junction with magnetoresistance enhancement layer
US6611405B1 (en) * 1999-09-16 2003-08-26 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory device
JP4693292B2 (ja) * 2000-09-11 2011-06-01 株式会社東芝 強磁性トンネル接合素子およびその製造方法
JP3959335B2 (ja) * 2002-07-30 2007-08-15 株式会社東芝 磁気記憶装置及びその製造方法
US6958927B1 (en) * 2002-10-09 2005-10-25 Grandis Inc. Magnetic element utilizing spin-transfer and half-metals and an MRAM device using the magnetic element
JP4253225B2 (ja) 2003-07-09 2009-04-08 株式会社東芝 磁気抵抗効果素子および磁気メモリ
US7598555B1 (en) * 2003-08-22 2009-10-06 International Business Machines Corporation MgO tunnel barriers and method of formation
US7166881B2 (en) * 2003-10-13 2007-01-23 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-sensing level MRAM structures
US20050141148A1 (en) * 2003-12-02 2005-06-30 Kabushiki Kaisha Toshiba Magnetic memory
JP2006165059A (ja) 2004-12-02 2006-06-22 Sony Corp 記憶素子及びメモリ
JP2006190838A (ja) 2005-01-06 2006-07-20 Sony Corp 記憶素子及びメモリ
JP2006294191A (ja) * 2005-04-14 2006-10-26 Toshiba Corp 磁気ランダムアクセスメモリのデータ読み出し方法
JP4444241B2 (ja) * 2005-10-19 2010-03-31 株式会社東芝 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置
JP2007335727A (ja) * 2006-06-16 2007-12-27 Tdk Corp 磁気抵抗効果素子の製造方法、薄膜磁気ヘッドの製造方法及び薄膜磁気ヘッド
JP2008098523A (ja) * 2006-10-13 2008-04-24 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
US7602033B2 (en) * 2007-05-29 2009-10-13 Headway Technologies, Inc. Low resistance tunneling magnetoresistive sensor with composite inner pinned layer
US7978439B2 (en) * 2007-06-19 2011-07-12 Headway Technologies, Inc. TMR or CPP structure with improved exchange properties
JP2009239121A (ja) * 2008-03-27 2009-10-15 Toshiba Corp 磁気抵抗効果素子及び磁気ランダムアクセスメモリ

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101751991B (zh) * 2008-12-03 2012-11-28 索尼株式会社 电阻变化型存储装置
CN107093449A (zh) * 2009-04-14 2017-08-25 高通股份有限公司 磁性隧道结（mtj）和方法,以及使用其的磁性随机存取存储器（mram）
CN102893332A (zh) * 2010-06-15 2013-01-23 国际商业机器公司 用于自旋扭矩磁随机存取存储器中的垂直各向异性的种子层和自由磁性层
CN102893332B (zh) * 2010-06-15 2015-10-07 国际商业机器公司 用于自旋扭矩磁随机存取存储器中的垂直各向异性的种子层和自由磁性层
CN103858169B (zh) * 2011-10-12 2016-08-17 国际商业机器公司 具有单个磁隧道结叠层的多位自旋动量转移磁阻随机存取存储器
CN103858169A (zh) * 2011-10-12 2014-06-11 国际商业机器公司 具有单个磁隧道结叠层的多位自旋动量转移磁阻随机存取存储器
CN104395964B (zh) * 2012-06-19 2017-07-21 美光科技公司 存储器单元、半导体装置结构、存储器***及制作方法
US9711565B2 (en) 2012-06-19 2017-07-18 Micron Technology, Inc. Semiconductor devices comprising magnetic memory cells
CN104395964A (zh) * 2012-06-19 2015-03-04 美光科技公司 存储器单元、半导体装置结构、存储器***及制作方法
US10121824B2 (en) 2012-06-19 2018-11-06 Micron Technology, Inc. Magnetic structures, semiconductor structures, and semiconductor devices
US10586830B2 (en) 2012-06-19 2020-03-10 Micron Technology, Inc. Magnetic structures, semiconductor structures, and semiconductor devices
US11158670B2 (en) 2012-06-19 2021-10-26 Micron Technology, Inc. Magnetic structures, semiconductor structures, and semiconductor devices
CN103675094A (zh) * 2013-12-16 2014-03-26 无锡乐尔科技有限公司 一种无损探伤装置
CN107578791A (zh) * 2016-07-04 2018-01-12 中国科学院物理研究所 具有高输出功率的自旋转矩振荡器及其应用
CN107578791B (zh) * 2016-07-04 2020-05-22 中国科学院物理研究所 具有高输出功率的自旋转矩振荡器及其应用
WO2018010241A1 (zh) * 2016-07-14 2018-01-18 华中科技大学 一种控制自旋波传输的方法
CN109841727A (zh) * 2017-11-24 2019-06-04 三星电子株式会社 制造磁阻随机存取存储器器件的方法
CN109841727B (zh) * 2017-11-24 2024-01-02 三星电子株式会社 制造磁阻随机存取存储器器件的方法

Also Published As

Publication number Publication date
KR20080070597A (ko) 2008-07-30
CN100592544C (zh) 2010-02-24
JP4384183B2 (ja) 2009-12-16
US7894246B2 (en) 2011-02-22
US20080180859A1 (en) 2008-07-31
JP2008186861A (ja) 2008-08-14
US20100315864A1 (en) 2010-12-16
US8173447B2 (en) 2012-05-08

Similar Documents

Publication Publication Date Title
CN100592544C (zh) 磁电阻元件和磁性存储器
US10643682B2 (en) Magnetic memory
CN104813472B (zh) 具有增强稳定性的垂直自旋转移扭矩存储器(sttm)器件以及其形成方法
US6381171B1 (en) Magnetic element, magnetic read head, magnetic storage device, magnetic memory device
JP6176882B2 (ja) スピンホールｍｔｊデバイスを有するクロスポイントアレイのｍｒａｍ
Engel et al. The science and technology of magnetoresistive tunneling memory
US6845038B1 (en) Magnetic tunnel junction memory device
JP4658102B2 (ja) 磁気的に軟らかい基準層を有する磁気抵抗素子のための読出し方法
CN103151455B (zh) 存储元件和存储装置
US6946302B2 (en) Synthetic-ferrimagnet sense-layer for high density MRAM applications
US20010025978A1 (en) Magnetic random access memory capable of writing information with reduced electric current
JP4226295B2 (ja) 磁気的に軟らかい基準層を有する磁気抵抗素子
CN103151454A (zh) 存储元件和存储设备
TWI473088B (zh) Memory elements and memory devices
US6392924B1 (en) Array for forming magnetoresistive random access memory with pseudo spin valve
WO2014050379A1 (ja) 記憶素子、記憶装置、磁気ヘッド
US7132707B2 (en) Magnetic random access memory array with proximate read and write lines cladded with magnetic material
CN107195320A (zh) 存储设备
KR20120023560A (ko) 기억 소자 및 기억 장치
CN110366756A (zh) 磁存储器、半导体装置、电子设备和读取磁存储器的方法
JP5058206B2 (ja) 磁気抵抗素子の製造方法
CN100437817C (zh) 基于环状磁性多层膜的磁性随机存取存储器及其控制方法
JP2003298145A (ja) 磁気抵抗効果素子および磁気メモリ装置
CN108780781A (zh) 磁阻元件、存储元件和电子装置
CN100476995C (zh) 基于闭合状磁性多层膜的磁性随机存取存储器及控制方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100224

Termination date: 20130125

CF01 Termination of patent right due to non-payment of annual fee