CN101222206A - 芯片内建电阻电容时间常数校正方法与装置 - Google Patents

Abstract

用于集成电路调谐器的芯片内建RC时间常数校正方法。该集成电路调谐器包含一接收射频信号的接收电路；一正交混频器，耦合于该接收电路的输出端；一多相滤波器；一弛张振荡器；以及一数字校正模块。该多相滤波器的镜像信号滤除功能与该弛张振荡器的振荡周期由一芯片内建RC时间常数所控制。该校正方法包含产生一正比于该芯片内建RC时间常数的时钟；该时钟输入数字校正模块中的计数器；在一预定时间区段内，计数该时钟的周期以产生一计数值；以及利用一连续逼近校正法根据该计数值以更新该芯片内建RC时间常数。

Description

芯片内建电阻电容时间常数校正方法与装置

技术领域

本发明提供一种芯片内建RC时间常数校正方法与装置，尤其指一种具有RC时间常数精准自我校正方法以增进多相滤波器的镜像信号(image)滤除(rejection)功能的集成电路调谐器芯片。

背景技术

通常集成电路调谐器芯片使用多相滤波器处理来自正交混频器的同相/正交信号(I/Q signals)与射频信号的混频信号，以形成一镜像信号滤除混频器，并输出所要的信号。而其镜像信号滤除功能的优劣决定于对RC时间常数的精准控制。一般而言，集成电路制造电阻的阻值误差大约是+/-20％，而电容的容值误差大约是+/-10％，所以对RC时间常数的精准控制并非易事。因此多相滤波器就特别需要一精准的RC时间常数校正方法以提高其镜像信号滤除的功能。

在一序号为5,245,646的美国专利的先前技术中，公开一种使用一参考时钟以计数一由RC时间常数所决定的脉冲。但由于其所使用的参考时钟有频率上的限制，而计数器的计数速度也同样受限，所以其整体效能并不特别优越。总之，提供一有弹性的及精准的RC时间常数校正方法与装置才是提高集成电路调谐器芯片的镜像信号滤除功能的治本之道。

发明内容

本发明提供一种使用芯片内建RC时间常数校正方法的集成电路调谐器。该集成电路调谐器包含一接收射频信号的接收电路；一正交混频器，耦合于该接收电路的输出端；一多相滤波器；一弛张振荡器；以及一数字校正模块。

该多相滤波器包含一第一输入端与一第二输入端，该第一输入端耦接于该正交混频器的一输出端，该数字校正模块包含一2输入与门，其一第一输入端耦接于该弛张振荡器的一输出端；一计数器，其一输入端耦接于该2输入与门的一输出端；一有限状态机，包含一输入端耦接于该计数器的一输出端，一第一输出端耦接于该弛张振荡器的一输入端与该多相滤波器的第二输入端，以及一第二输出端耦接于该2输入与门的一第二输入端。

本发明另提供一种用于集成电路调谐器的多相滤波器的芯片内建RC时间常数校正方法，该多相滤波器的镜像信号滤除功能由一芯片内建RC时间常数所控制。该方法包含由弛张振荡器产生一时钟，该时钟的周期正比于该芯片内建RC时间常数；该时钟输入数字校正模块中的计数器，由数字校正模块中的有限状态机发出一启用信号以设定一预定时间区段，计数该时钟的周期以产生一计数值；将该计数值与一期望值于有限状态机内进行比较以产生一比较结果；以及根据该比较结果由数字校正模块更新该芯片内建RC时间常数(rc_code)至多相滤波器与弛张振荡器。

附图说明

图1为根据本发明的集成电路调谐器的电路示意图。

图2为本发明一较佳实施例的二分搜寻逼近校正法的流程图。

图3为图1的弛张振荡器的内部电路示意图。

主要元件符号说明

100     集成电路调谐器    105       接收电路

110     交混频器          120       多相滤波器

130     数字校正模块      140       弛张振荡器

1502    输入与门          160       计数器

170     有限状态机        310       第一比较器

320     第二比较器        330       第一2输入与非门

340     第二2输入与非门   rc_code   校正码

I       同相信号          Q         正交信号

CLK     时钟              n         校正码位数

NP      周期计数值        EN        启用信号

C1      第一电容区        C2        第二电容区

SW1     第一开关          SW2       第二开关

Vref    带隙(Bandgap)     V1、V2    电压源

        参考电压

N1、N2、节点              VN1、VN2、节点电压

N3、N4、      VN4、VN5

N5

400   流程    200-300   步骤

具体实施方式

如上所述，序号为5,245,646的美国专利的先前技术中，公开一种使用一参考时钟以计数一由RC时间常数所决定的脉冲。而本发明技术则是产生一由RC时间常数所决定的时钟，并用以在一预定时间区段内计数该时钟的周期以产生一周期计数值，再利用该周期计数值与一期望值执行RC时间常数的校正，该预定时间区段越长则所校正的RC时间常数越精准，由于该预定时间区段并没有限制，所以RC时间常数就可达到任何所要求的精准度，因此可以显著提高集成电路调谐器芯片的镜像信号滤除功能。

请参阅图1，图1显示根据本发明具有芯片内建RC时间常数校正功能的集成电路调谐器100的电路示意图。集成电路调谐器100包含一接收电路105，用以接收一射频信号；一正交混频器110，耦合至接收电路105的输出；以及一多相滤波器rccr_combiner 120，耦合至正交混频器110的输出，用以处理来自正交混频器110的同相/正交信号(I/Q signals)与射频信号的混频信号，以形成一镜像信号滤除混频器，并输出所要的信号。多相滤波器rccr_combiner 120包含多个电阻与多个电容，为了避免输出图像失真，多相滤波器rccr_combiner 120另接收一校正码rc_code(芯片内建RC时间常数)以调整其多个电阻与多个电容的电路操作，用以执行假像信号滤除的校正功能，因多相滤波器rccr_combiner 120的操作原理为公知技术，所以不再赘述。

集成电路调谐器100还包含有一弛张振荡器140与一数字校正模块130。数字校正模块130包含一2输入与门150、一计数器160、以及一有限状态机170，用以更新与输出校正码rc_code至多相滤波器rccr_combiner 120与弛张振荡器140。弛张振荡器140根据所接收到的校正码rc_code而更新其振荡频率，并输出具有更新频率的时钟CLK至数字校正模块130，该校正码rc_code可不断地被变更以校正相关元件的操作。2输入与门150具有一第一输入端、一第二输入端、与一输出端，第一输入端用以接收弛张振荡器140输出的时钟CLK，第二输入端用以接收有限状态机170输出的启用信号EN，其输出端耦合至计数器160。

弛张振荡器140所输出的时钟CLK的周期正比于芯片内建RC时间常数校正码rc_code。计数器160在预定的时间区段中由有限状态机170输出的启用信号EN控制其启动与停止计数，而计数器160在该预定时间区段中计数弛张振荡器140输出时钟CLK的周期以产生周期计数值NP，有限状态机170利用二分搜寻逼近校正法根据计数器160输出的周期计数值NP更新校正码rc_code，并提供更新的校正码rc_code至弛张振荡器140与多相滤波器rccr_combiner 120。

请参阅图2，图2显示根据本发明一较佳实施例的连续逼近搜寻校正法400的流程图。先将校正码rc_code所有位值均设定为“0”，数字校正模块130的有限状态机170输出启用信号EN以控制计数器160在一预定时间区段中计数弛张振荡器140输出时钟CLK的周期以产生周期计数值NP。其后，有限状态机170将周期计数值NP与一期望值进行比较，如果周期计数值NP大于该期望值，则表示弛张振荡器140的振荡频率太高，此时校正码rc_code的一位资料会被更新以增加RC时间常数。反之，如果周期计数值NP小于该期望值，则表示弛张振荡器140的振荡频率太低，此时校正码rc_code的一位资料会被更新以减少RC时间常数。上述的比较与更新程序不断地执行，而校正码rc_code的每一位资料即从最高有效位到最低有效位依序被更新。

连续逼近搜寻校正法400包含下列步骤：

步骤200：开始；

步骤210：将校正码rc_code所有位值的初值均设定为“0”，假设校正码rc_code为一n位二进码，其位索引值范围设为从1至n，而n代表最高有效位的索引值，1代表最低有效位的索引值，设一变数i，并将变数i的起始值设定为n；

步骤220：有限状态机170送出一启动计数的启用信号EN以启动计数器160的计数状态，经一预定时间区段后，有限状态机170送出一停止计数的启用信号EN以停止计数器160的计数状态；

步骤230：有限状态机170将计数器160所产生的周期计数值NP与一期望值比较，如果周期计数值NP大于该期望值则执行步骤240，否则执行步骤250；

步骤240：有限状态机170将校正码rc_code中索引值为i的有效位值设定为“1”，用以提高校正码rc_code的值以降低弛张振荡器140的振荡频率，执行步骤260；

步骤250：有限状态机170将校正码rc_code中索引值为i的有效位值设定为“0”，用以降低校正码rc_code的值以提高弛张振荡器140的振荡频率，执行步骤260；

步骤260：有限状态机170判断变数i的值是否大于1，如果变数i的值大于1则执行步骤270，否则执行步骤280；

步骤270：将校正码rc_code中索引值为i-1的有效位值设定为“1”；

步骤280：将变数i的值减1；

步骤290：如果变数i的值不等于0，就表示校正码rc_code尚未完成校正，跳回至步骤220，否则执行步骤300；

步骤300：结束。

上述连续逼近搜寻校正法400，在步骤210中，将校正码rc_code所有位值的初值均设定为“0”，可变更为将校正码rc_code的最高有效位设定为“1”，而其余非最高有效位的至少一个位均设定为“0”，也就是说，先将校正码rc_code的初值设定为一中间值，然后开始进行连续逼近搜寻程序。总的，在不影响校正码rc_code的校正结果情况下，类似连续逼近法的均等变化，皆属本发明的涵盖范围。

请参阅图3，图3是显示图1的弛张振荡器140的内部电路示意图。弛张振荡器140包含一第一电容区C1，包含有受校正码rc_code控制的芯片内建电容电阻组；一第二电容区C2，包含有受校正码rc_code控制的另一芯片内建电容电阻组；一第一比较器310；一第二比较器320；一第一2输入与非门330；以及一第二2输入与非门340。

第一电容区C1与第二电容区C2均包含多个电容与多个电阻，用以模拟多相滤波器rccr_combiner 120所包含的多个电容与多个电阻的电路功能，使得弛张振荡器140能有效地重现目前校正码rc_code作用在多相滤波器rccr_combiner 120上的效果。

第一电容区C1耦合于节点N1与接地之间，其具有一输入端以接收校正码rc_code。节点N1耦合至一电压源V1、第一比较器310的负输入端、以及一第一开关SW1，具有一控制输入端耦接于节点N4，也就是说第一开关SW1由节点N4的节点电压VN4所控制，当节点电压VN4为高电平时，第一开关处于闭合状态，也就是将第一电容区C1设定为放电状态，当节点电压VN4为低电平时，第一开关处于开路状态，也就是将第一电容区C1设定为充电状态，此时，第一电容区C1利用校正码rc_code控制其芯片内建电容电阻组的电路操作以控制充电状态的RC充电常数。

第二电容区C2耦合于节点N2与接地之间，其具有一输入端以接收校正码rc_code，节点N2耦合至一电压源V2、第二比较器320的负输入端、以及一第二开关SW2，具有一控制输入端耦接于节点N5，也就是说第二开关SW2由节点N5的节点电压VN5所控制，当节点电压VN5为高电平时，第二开关处于闭合状态，也就是将第二电容区C2设定为放电状态，当节点电压VN5为低电平时，第二开关处于开路状态，也就是将第二电容区C2设定为充电状态，此时，第二电容区C2利用校正码rc_code控制其芯片内建电容电阻组的电路操作以控制充电状态的RC充电常数。

第一比较器310与第二比较器320的正输入端均接收一带隙(bandgap)参考电压Vref，第一比较器310的输出端耦合到第一2输入与非门330的第一输入端，第二比较器320的输出端耦合到第二2输入与非门340的第一输入端，第一2输入与非门330的第二输入端与第二2输入与非门340的输出端耦合于节点N5，第二2输入与非门340的第二输入端与第一2输入与非门330的输出端耦合于节点N4，而弛张振荡器140的输出时钟CLK即输出于节点N4。

第一2输入与非门330与第二2输入与非门340连接成一RS闩锁器(RS-Latch)，第二2输入与非门340的第一输入端即为Set输入端，第一2输入与非门330的第一输入端即为Reset输入端，当Set输入端与Reset输入端均接收高电平信号时，RS闩锁器(RS-Latch)处于闩锁状态，也就是保持输出状态的存储状态，特别注意此由二个2输入与非门所连接成的RS闩锁器的闩锁状态(存储状态)不同于由二个NOR门所连接成的RS闩锁器，当Set输入端接收高电平信号而Reset输入端接收低电平信号时，第一2输入与非门330的输出节点电压VN4为高电平，而第二2输入与非门340的输出节点电压VN5为低电平，当Set输入端接收低电平信号而Reset输入端接收高电平信号时，第一2输入与非门330的输出节点电压VN4为低电平，而第二2输入与非门340的输出节点电压VN5为高电平。

假设Set输入端接收高电平信号而Reset输入端接收低电平信号，则如上述，节点电压VN4为高电平而节点电压VN5为低电平，即弛张振荡器140的输出时钟CLK处于高电平状态，所以第一开关被设定为闭合状态而第二开关被设定为开路状态，也就是将第一电容区C1设定为放电状态，而将第二电容区C2设定为充电状态，此时因第一比较器310的负输入端(节点N1)被短路至接地，也就是第一比较器310的负输入端电压小于正输入端电压(带隙参考电压Vref)，因此第一比较器310的输出端(Reset输入端)信号由低电平转换为高电平，此时，Set输入端与Reset输入端均接收高电平信号，因此RS闩锁器处于闩锁状态，其输出状态不变，也就是弛张振荡器140的输出时钟CLK保持于高电平状态，当节点电压VN2从零电位充电到大于带隙参考电压Vref时，第二比较器320的输出端(Set输入端)信号由高电平转换为低电平，此时，Set输入端接收低电平信号而Reset输入端接收高电平信号，因此第一2输入与非门330的输出节点电压VN4转换为低电平，而第二2输入与非门340的输出节点电压VN5转换为高电平，也就是弛张振荡器140的输出时钟CLK转换为低电平状态。

其后，第一开关被设定为开路状态而第二开关被设定为闭合状态，也就是将第一电容区C1设定为充电状态，而将第二电容区C2设定为放电状态，此时因第二比较器320的负输入端(节点N2)被短路至接地，也就是第二比较器320的负输入端电压小于正输入端电压(带隙参考电压Vref)，因此第二比较器320的输出端(Set输入端)信号由低电平转换为高电平，此时，Set输入端与Reset输入端均接收高电平信号，因此RS闩锁器处于闩锁状态，其输出状态不变，也就是弛张振荡器140的输出时钟CLK保持于低电平状态，当节点电压VN1从零电位充电到大于带隙参考电压Vref时，第一比较器310的输出端(Reset输入端)信号由高电平转换为低电平，此时，Set输入端接收高电平信号而Reset输入端接收低电平信号，因此第一2输入与非门330的输出节点电压VN4转换为高电平，而第二2输入与非门340的输出节点电压VN5转换为低电平，也就是弛张振荡器140的输出时钟CLK转换为高电平状态。

如上所述，第一电容区C1与第二电容区C2的充电状态与放电状态，不断地交互变化而产生弛张振荡器140的输出振荡时钟CLK，而由于第一电容区C1与第二电容区C2在充电状态时的时间常数正比于芯片内建RC时间常数校正码rc_code，所以弛张振荡器140输出时钟CLK的振荡周期亦正比于芯片内建RC时间常数校正码rc_code。

由上述可知，本发明技术突破先前技术有关RC时间常数校正的限制，本发明技术利用一弛张振荡器产生一由RC时间常数所决定的时钟，并用以在一预定时间区段内计数该时钟的周期以产生一周期计数值，再比较该周期计数值与一期望值以执行RC时间常数校正，该预定时间区段越长则校正码rc_code的有效位数越多，而所校正的RC时间常数也就越精准。一般而言，校正误差有二种主要来源，其一为该弛张振荡器内的比较器所造成的延迟误差，其二为启动与停止计数时的同步计数误差。本发明结构先进的地方在这二种误差均可通过降低该弛张振荡器的振荡频率与延长该预定时间区段而减少到容许误差以下。也就是说，较长的校正时间可以提高校正精准度。所以RC时间常数的校正就可达到任何所要求的精准度，因此可以显著提高集成电路调谐器芯片的镜像信号滤除功能。

通过使用适当型式的电阻与电容，则RC时间常数随温度与电压变化所导至的变动量可降低到可忽略的情况，也就是说，RC时间常数的变动主要由半导体制造所影响。因此，只需在开机时，作一次RC时间常数校正程序，其后就不需要再作校正。所以，较长的校正时间并不会对完成开机校正程序后的电路工作造成任何影响。本发明所提供的高精准度RC时间常数校正方法与装置，可以确保镜像信号滤除功能只受限于多相滤波器的滤波解析度，而不受限于校正程序的精准度。本发明结构与使用典型的电压比较器结构相比较，可节省芯片面积和减低线路的复杂度。

以上所述仅为本发明的优选实施例，凡依本发明权利要求所进行的等效变化与修改，皆应属本发明的涵盖范围。

Claims (13)

1.一种具芯片内建RC时间常数校正功能的多相滤波器的集成电路调谐器，包含：

一正交混频器；

一多相滤波器，包含一第一输入端与一第二输入端，该第一输入端耦接于该正交混频器的一输出端；

一弛张振荡器；以及

一数字校正模块，包含一输出端耦接于该多相滤波器的第二输入端与该弛张振荡器的一输入端，以及一输入端耦接于该弛张振荡器的一输出端。

2.如权利要求1所述的集成电路调谐器，其中该数字校正模块包含：

一2输入与门，包含一第一输入端耦接于该数字校正模块的输入端；

一计数器，包含一输入端耦接于该2输入与门的一输出端；以及

一有限状态机，包含一输入端耦接于该计数器的一输出端，一第一输出端耦接于该数字校正模块的输出端，以及一第二输出端耦接于该2输入与门的一第二输入端。

3.如权利要求2所述的集成电路调谐器，其中该弛张振荡器包含：

一第一电容区，耦合于一第一节点与接地之间，包含一输入端耦接于该弛张振荡器的输入端，该第一节点耦接于一第一电压源；

一第一开关，耦合于该第一节点与接地之间；

一第一比较器，包含一第一输入端耦接于该第一节点，以及一第二输入端耦接于一第三节点，该第三节点耦接于一参考电压；

一第一2输入与非门，包含一第一输入端耦接于该第一比较器的一输出端，一第二输入端耦接于一第五节点，以及一输出端耦接于一第四节点，该第四节点耦接于该第一开关的一控制输入端与该弛张振荡器的输出端；

一第二电容区，耦合于一第二节点与接地之间，包含一输入端耦接于该弛张振荡器的输入端，该第二节点耦接于一第二电压源；

一第二开关，耦合于该第二节点与接地之间；

一第二比较器，包含一第一输入端耦接于该第二节点，以及一第二输入端耦接于一第三节点；以及

一第二2输入与非门，包含一第一输入端耦接于该第二比较器的一输出端，一第二输入端耦接于一第四节点，以及一输出端耦接于一第五节点，该第五节点耦接于该第二开关的一控制输入端。

4.如权利要求1所述的集成电路调谐器，其中该弛张振荡器包含：

一第一电容区，耦合于一第一节点与接地之间，包含一输入端耦接于该弛张振荡器的输入端，该第一节点耦接于一第一电压源；

一第一开关，耦合于该第一节点与接地之间；

一第一比较器，包含一第一输入端耦接于该第一节点，以及一第二输入端耦接于一第三节点，该第三节点耦接于一参考电压；

一第一2输入与非门，包含一第一输入端耦接于该第一比较器的一输出端，一第二输入端耦接于一第五节点，以及一输出端耦接于一第四节点，该第四节点耦接于该第一开关的一控制输入端与该弛张振荡器的输出端；

一第二电容区，耦合于一第二节点与接地之间，包含一输入端耦接于该弛张振荡器的输入端，该第二节点耦接于一第二电压源；

一第二开关，耦合于该第二节点与接地之间；

一第二比较器，包含一第一输入端耦接于该第二节点，以及一第二输入端耦接于一第三节点；以及

一第二2输入与非门，包含一第一输入端耦接于该第二比较器的一输出端，一第二输入端耦接于一第四节点，以及一输出端耦接于一第五节点，该第五节点耦接于该第二开关的一控制输入端。

5.如权利要求4所述的集成电路调谐器，其中该第一电容区与该第二电容区均包含多个电容与多个电阻，用以模拟该多相滤波器所包含的多个电容与多个电阻的电路功能。

6.如权利要求5所述的集成电路调谐器，其中该数字校正模块包含：

一2输入与门，包含一第一输入端耦接于该数字校正模块的输入端；

一计数器，包含一输入端耦接于该2输入与门的一输出端；以及

一有限状态机，包含一输入端耦接于该计数器的一输出端，一第一输出端耦接于该数字校正模块的输出端，以及一第二输出端耦接于该2输入与门的一第二输入端。

7.一种用于集成电路调谐器的多相滤波器的芯片内建RC时间常数校正方法，该多相滤波器的镜像信号滤除功能由一芯片内建RC时间常数所控制，该方法包含下列步骤：

(a)产生一时钟，该时钟的周期正比于该芯片内建RC时间常数；

(b)在一预定时间区段内，计数该时钟的周期以产生一计数值；

(c)将该计数值与一期望值进行比较以产生一比较结果；以及

(d)根据该比较结果更新该芯片内建RC时间常数。

8.如权利要求7所述的校正方法，还包含：

将该芯片内建RC时间常数设定为一初始值。

9.如权利要求8所述的校正方法，其中该芯片内建RC时间常数包含多个位，其一最高有效位设定为“1”。

10.如权利要求8所述的校正方法，其中更新该芯片内建RC时间常数为根据该比较结果以设定该芯片内建RC时间常数的位资料。

11.如权利要求8所述的校正方法，其中在该芯片内建RC时间常数完成初始值设定后，从最高有效位到最低有效位根据步骤(a)、(b)、(c)、及(d)的重复执行而更新设定。

12.如权利要求7所述的校正方法，还包含：

比较一第一电容区的电压与一预定参考电压，比较一第二电容区的电压与该预定参考电压，用以控制该时钟的周期。

13.如权利要求12所述的校正方法，还包含：

根据该芯片内建RC时间常数调整该第一电容区与该第二电容区内的多个芯片内建电容的有效个数。

Images