CN101211906B - 封装芯片结构 - Google Patents

封装芯片结构 Download PDF

Info

Publication number
CN101211906B
CN101211906B CN 200610171604 CN200610171604A CN101211906B CN 101211906 B CN101211906 B CN 101211906B CN 200610171604 CN200610171604 CN 200610171604 CN 200610171604 A CN200610171604 A CN 200610171604A CN 101211906 B CN101211906 B CN 101211906B
Authority
CN
China
Prior art keywords
chip
flash
printed circuit
pcb
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 200610171604
Other languages
English (en)
Other versions
CN101211906A (zh
Inventor
周朝晖
姜玉龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aigo Digital Technology Co Ltd
Original Assignee
Beijing Huaqi Code Tech Lab Co Ltd
Beijing Huaqi Information Digital Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Huaqi Code Tech Lab Co Ltd, Beijing Huaqi Information Digital Technology Co Ltd filed Critical Beijing Huaqi Code Tech Lab Co Ltd
Priority to CN 200610171604 priority Critical patent/CN101211906B/zh
Publication of CN101211906A publication Critical patent/CN101211906A/zh
Application granted granted Critical
Publication of CN101211906B publication Critical patent/CN101211906B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Wire Bonding (AREA)

Abstract

本发明涉及一种封装芯片结构，包括闪存芯片、控制器芯片以及承载闪存芯片、控制器芯片的印刷电路板，所述闪存芯片上的每一个引脚都有一个可导电凸块，所述印刷电路板上设置相应的焊点，还包括导电线，所述的闪存芯片形成芯片阵列，所述芯片阵列的闪存芯片的有可导电凸块的面向下倒压组装在印刷电路板上，所述的可导电凸块和印刷电路板上的焊点形成导电性的固定连接，控制器芯片重叠放置于所述芯片阵列的闪存芯片上并固定，所述导电线连接控制器芯片的引脚与印刷电路板上的焊点并固定。利用本发明的技术方案可以使得在使用闪存芯片的大容量存储，使得电子设备的体积明显的被压缩和降低封装成本。

Description

封装芯片结构
【所属技术领域】
本发明涉及一种芯片的结构，尤其涉及封装芯片的结构。
【背景技术】
随着电子技术的日益发展，以及随着闪存(Flash)芯片的存储容量的加大，使得以闪存(Flash)芯片作为存储介质的电子设备成为存储介质的发展趋势。大容量的电子设备可能还会使用多颗闪存芯片，比较典型的应用可能会使用8颗、16颗、32颗，甚至64颗闪存芯片。
当需要大容量的闪存芯片的时候，由于现有的芯片封装多采用金属线以邦定技术(Bonding，称为邦定技术或打线技术)连接芯片的可导电凸块和印刷电路板焊点，然而，此种采用金属线的连接方式使得电子设备总厚度的加大。也就是说，电子设备的总厚度会受到金属线的打线工艺的限制。另外，对于芯片封装工艺来讲，芯片的倒装技术也已经非常成熟。
然而，如何将上述的金属线的封装芯片邦定技术与芯片的倒装封装技术相结合，降低封装芯片的体积，则成为当前封装芯片所需解决的课题。
【发明内容】
本发明的目的在于提供一种封装芯片的结构，能够实现多芯片的紧密封装，减小封装体积，降低封装成本。
本发明的技术方案如下：
一种封装芯片结构，包括闪存芯片、控制器芯片以及承载闪存芯片、控制器芯片的印刷电路板，所述闪存芯片上的每一个引脚都有一个可导电凸块，所述印刷电路板上设置相应的焊点，还包括导电线，所述的闪存芯片形成芯片阵列，所述芯片阵列的闪存芯片的有可导电凸块的面向下倒压组装在印刷电路板上，所述的可导电凸块和印刷电路板上的焊点形成导电性的固定连接，控制器芯片重叠放置于所述芯片阵列的闪存芯片上并固定，所述导电线连接控制器芯片的引脚与印刷电路板上的焊点并固定封装。
所述的芯片阵列的闪存芯片至少为一颗。
所述的控制器芯片至少为一颗。
所述的可导电凸块和印刷电路板上的焊点之间设有导电层。
所述的控制器芯片有硅材料的一面向上重叠放置于闪存芯片上。
所述的控制器芯片重叠放置于闪存芯片上并固定，所述控制器芯片与闪存芯片之间涂覆粘胶。
由上述技术方案可知，本发明通过将闪存芯片倒压封装于印刷电路板，同时将控制芯片与闪存芯片重叠放置在一起，利用本发明的技术方案可以使得在使用闪存芯片的大容量存储电子设备时，能明显的压缩电子设备的体积和降低封装芯片的成本。有利于当前的电子硬盘或闪存存储介质的电子产品的小型化趋势。
【附图说明】
图1是本发明芯片封装结构的实施例的结构示意图。
图2是本发明芯片封装结构的闪存芯片与印刷电路板倒压封装的局部结构放大示意图。
图3是本发明芯片封装结构的另一实施例的结构示意图。
【具体实施方式
如图1所示，为本发明第一实施例，该封装芯片结构可应用于电子硬盘内。现有技术中，可以将多个芯片组成的芯片阵列进行封装的方式，如，未分割的8个、16个芯片为一组，可直接采用8个芯片的阵列作为一个整体闪存芯片，则以每一封装整体闪存芯片的容量成为8个芯片的总和，在本发明中闪存芯片形成芯片阵列，所述芯片阵列与所述的控制器芯片固定封装。现有的芯片制造工艺需求，是先将分割后的单个芯片或是多颗芯片封装在印刷电路板上，然后再将封装后的印刷电路板连同芯片一并用绝缘的塑料进行密封封装，并将芯片的用于与印刷电路板进行焊接的导电管脚引出。本实施例中采用的是未分割的8个芯片的芯片阵列作为一个整体闪存芯片阵列，进行电子硬盘内部芯片的芯片封装技术。
该电子硬盘包括上述的一整体闪存芯片1，以及控制器芯片2、承载闪存芯片、控制器芯片的印刷电路板3，所述闪存芯片1上的每一个引脚都有一个可导电凸块10，所述的印刷电路板3上存在焊点30，所述的闪存芯片1的可导电凸块10向下倒装压在印刷电路板3上，由于本实施例采用的未分割的整体闪存芯片1直接倒压封装于印刷电路板3上，因此要求印刷电路板3上的焊点30与闪存芯片1上的凸块10相互对合，且所述的可导电凸块10和印刷电路板3上的焊点形成导电性连接，也就是说，如图2所示，把闪存芯片1的有硅材料的一面向下倒装，即用焊料将闪存芯片1有硅材料的一面的可导电凸块10与印刷电路板3上的焊点30互连在一起，形成稳定可靠的机械、电性连接。这样，使得闪存芯片1和印刷电路板3的配合具有更优越的高频、低延迟、低串扰的电路特性，更适用于高频、高速的电子产品的应用。同时根据电子产品的日益发展，电子设备的体积要求越来越小，于是，在本实施例中在采用闪存芯片倒压封装技术的同时，将控制器芯片2重叠放置于已经被焊接到印刷电路板3上的闪存芯片1没有硅材料的一面上，并用一种导电线4将该控制器芯片2上的可导电凸块10和印刷电路板3上的焊点30焊接在一起，形成电性连接。控制器芯片2的有硅材料的一面向上重叠放置于闪存芯片1上，同时，控制器芯片2利用导电线4将控制器芯片2的引脚和印刷电路板3上的焊点30连接。所述的控制器芯片2重叠放置于闪存芯片上并用胶与闪存芯片1粘合起来，这样所述的控制器芯片2重叠放置于闪存芯片1上的区域是彼此绝缘的，既起到了固定作用也起到了绝缘的作用，即控制器芯片2重叠放置于闪存芯片1上的区域是彼此绝缘的。
当然，在本发明中，我们还可以在前述的闪存芯片1的可导电凸块10和印刷电路板3上的焊点30之间增加导电层。以确保可导电凸块10与印刷电路板3上的相应焊点30的导电性。
本发明的另一实施例与第一实施例的不同之处在于该电子硬盘的控制器芯片为两颗，如图3所示，两颗控制器芯片2重叠放置于闪存芯片1之上，在保证连接控制器芯片2与印刷电路板3的焊点30之间的多条导电线4之间彼此绝缘的前提下，可以根据情况选择安放两颗控制器芯片2在闪存芯片1上的位置。可导电凸块10和印刷电路板3上的焊点30之间有导电层，保证两者之间的导电性。
由上所述，本发明的技术方案通过利用闪存芯片与印刷电路板倒压封装后，在所述的闪存芯片的上面再重叠固定放置控制器芯片，实现这一芯片封装结构。这样就使得带有本发明的封装芯片的电子设备比同类型的电子设备在体积上更小。当然，可以在控制器芯片与闪存芯片之间涂覆粘胶或其他黏性材料，这样在固定连接控制器芯片的同时，也可以起到隔热的作用，并且，采用邦定技术(Bonding，或称为打线技术)，将控制器芯片的引脚用导电线(打线或金属线)连接至印刷电路板上的焊接点，从而实现控制器芯片与印刷电路板之间的电性连接，最后，可将封装好的闪存芯片阵列、控制器芯片一并采用绝缘材料，如黑色塑料，进行密封在印刷电路板上，从而，形成本发明的闪存芯片、控制器芯片与印刷电路板上的封装芯片结构，该封装芯片可组装于电子设备内部，从而，因为本发明的封装芯片的倒装封装与控制器芯片的邦定技术相结合，减少封装时的占用空间，降低封装体积，同时，本发明可采用多个闪存芯片组成的芯片阵列进行整体封装，从而在减少封装面积的情况下，增加存储容量，适合于当前电子设备对大容量的存储空间的发展需求。

Claims (6)

1.一种封装芯片结构，包括闪存芯片、控制器芯片以及承载闪存芯片、控制器芯片的印刷电路板，所述闪存芯片上的每一个引脚都有一个可导电凸块，所述印刷电路板上设置相应的焊点，其特征在于：还包括导电线，所述的闪存芯片形成芯片阵列，所述芯片阵列的闪存芯片的有可导电凸块的一面向下倒压组装在印刷电路板上，所述的可导电凸块和印刷电路板上的焊点形成导电性的固定连接，控制器芯片重叠放置于所述芯片阵列的闪存芯片上并固定，所述导电线连接控制器芯片的引脚与印刷电路板上的焊点并固定封装。
2.根据权利要求1所述的封装芯片结构，其特征在于：所述的芯片阵列的闪存芯片至少为一颗。
3.根据权利要求2所述的封装芯片结构，其特征在于：所述的控制器芯片至少为一颗。
4.根据权利要求1所述的封装芯片结构，其特征在于：所述的可导电凸块和印刷电路板上的焊点之间设有导电层。
5.根据权利要求1所述的封装芯片结构，其特征在于：所述的控制器芯片有硅材料的一面向上重叠放置于闪存芯片上。
6.根据权利要求1所述的封装芯片结构，其特征在于：所述的控制器芯片重叠放置于闪存芯片上并固定，所述控制器芯片与闪存芯片之间涂覆粘胶。
CN 200610171604 2006-12-31 2006-12-31 封装芯片结构 Expired - Fee Related CN101211906B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200610171604 CN101211906B (zh) 2006-12-31 2006-12-31 封装芯片结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200610171604 CN101211906B (zh) 2006-12-31 2006-12-31 封装芯片结构

Publications (2)

Publication Number Publication Date
CN101211906A CN101211906A (zh) 2008-07-02
CN101211906B true CN101211906B (zh) 2011-09-14

Family

ID=39611749

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200610171604 Expired - Fee Related CN101211906B (zh) 2006-12-31 2006-12-31 封装芯片结构

Country Status (1)

Country Link
CN (1) CN101211906B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107799513A (zh) * 2017-10-23 2018-03-13 南京矽邦半导体有限公司 一种芯片封装结构
CN111987066B (zh) * 2020-08-25 2022-08-12 维沃移动通信有限公司 芯片封装模组及电子设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1531085A (zh) * 2003-03-12 2004-09-22 ��ʽ���������Ƽ� 半导体器件

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1531085A (zh) * 2003-03-12 2004-09-22 ��ʽ���������Ƽ� 半导体器件

Also Published As

Publication number Publication date
CN101211906A (zh) 2008-07-02

Similar Documents

Publication Publication Date Title
US8680652B2 (en) Stack package
US6404044B2 (en) Semiconductor package with stacked substrates and multiple semiconductor dice
US6043430A (en) Bottom lead semiconductor chip package
US5834848A (en) Electronic device and semiconductor package
US7391105B2 (en) Unit semiconductor chip and multi chip package with center bonding pads and methods for manufacturing the same
US6884658B2 (en) Die stacking scheme
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
TWI415201B (zh) 多晶片堆疊結構及其製法
CN102569268A (zh) 半导体装置及其制造方法
CN101789420A (zh) 一种半导体器件的***级封装结构及其制造方法
KR20170016550A (ko) 반도체 패키지의 제조 방법
CN103426869B (zh) 层叠封装件及其制造方法
CN101211906B (zh) 封装芯片结构
CN102569275B (zh) 堆叠式半导体封装结构及其制造方法
CN103400826B (zh) 半导体封装及其制造方法
CN108336053A (zh) 封装器件和封装器件的制造方法
JP5022042B2 (ja) 半導体素子埋め込み支持基板の積層構造とその製造方法
CN201608174U (zh) 一种半导体器件的***级封装结构
KR20080020137A (ko) 역피라미드 형상의 적층 반도체 패키지
US20040159925A1 (en) Semiconductor device and method for manufacture thereof
CN204303804U (zh) 可拆卸、可组装的半导体封装体堆叠结构
CN219372674U (zh) 用于电子元件的焊盘、电路板组件和电子设备
KR100507131B1 (ko) 엠씨엠 볼 그리드 어레이 패키지 형성 방법
KR20080029273A (ko) 스택 패키지 및 이를 이용한 고밀도 멀티 패키지
CN114975135A (zh) 一种内置元器件的封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Free format text: FORMER OWNER: BEIJING HUAQI CODE TECH. LAB. CO., LTD.

Effective date: 20120627

Owner name: AIGO DIGITAL TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: BEIJING HUAQI INFORMATION + DIGITAL TECHNOLOGY CO., LTD.

Effective date: 20120627

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120627

Address after: 100080 Beijing, North Fourth Ring Road West, No. 58, International Building, ideal level 11,

Patentee after: Aigo Digital Technology Co., Ltd.

Address before: 100080 Beijing, North Fourth Ring Road West, No. 58, International Building, ideal level 11,

Co-patentee before: Beijing Huaqi Code Tech. Lab. Co., Ltd.

Patentee before: Beijing Huaqi Information & Digital Technology Co., Ltd.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110914

Termination date: 20131231