CN101208789A - 制造组件的方法及组件 - Google Patents

制造组件的方法及组件 Download PDF

Info

Publication number
CN101208789A
CN101208789A CNA2006800233382A CN200680023338A CN101208789A CN 101208789 A CN101208789 A CN 101208789A CN A2006800233382 A CNA2006800233382 A CN A2006800233382A CN 200680023338 A CN200680023338 A CN 200680023338A CN 101208789 A CN101208789 A CN 101208789A
Authority
CN
China
Prior art keywords
substrate
electric device
interconnection structure
carrier
contact pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800233382A
Other languages
English (en)
Other versions
CN100555589C (zh
Inventor
R·德克尔
M·A·德桑贝尔
W·H·德哈斯
T·M·米希尔森
F·A·C·M·朔夫斯
N·J·A·范费恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN101208789A publication Critical patent/CN101208789A/zh
Application granted granted Critical
Publication of CN100555589C publication Critical patent/CN100555589C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00—Climate change mitigation technologies for sector-wide applications
    • Y02P80/30—Reducing waste in manufacturing processes; Calculations of released waste quantities

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

组件(100)包括其中限定电元件(20)的横向有限的半导体衬底区(15)。其上，存在互连结构(21)。在其第一侧(101)设有用于耦合到电器件(30)的接触焊盘(25、26)，而在其第二侧(102)设有到电元件(11)的连接(20)。端子(52、53)位于互连结构(21)的第二侧(102)处，并且通过延伸部分(22、23)耦合到互连结构(21)，横向设置所述延伸部分并使其与半导体衬底区(15)隔离。将电器件(30)安装到互连结构(21)的第一侧(101)，并且存在封装体(40)，其在互连结构(21)的第一侧(101)上延伸以便支撑其并封装电器件(30)。

Description

制造组件的方法及组件
本发明涉及一种制造半导体组件的方法，其包括以下步骤：
提供载体，其包括具有第一侧和相反的第二侧的半导体衬底，且在衬底中、在第一侧处限定有至少一个电元件，还包括多个接触焊盘；
将至少一个有源器件附着并电耦合到接触焊盘；以及
从其第二侧对半导体衬底进行构图以形成与电元件电绝缘的端子。
本发明还涉及可由此获得的组件。
本发明进一步涉及在所述方法中使用的载体。
可以从US-A 6075279尤其是其中的图12获知这种方法。其中，载体包括具有多个晶体管的半导体衬底。其还包括通过衬底特别是通过n+掺杂衬底区的导电路径。接触焊盘耦合到晶体管的电极。将第二半导体衬底组装到第一衬底。该第二衬底为布线衬底并且包括适合于形成集成电路的多个晶体管和互连。该集成电路优选用作用于限定在载体中的晶体管的控制IC。第一和第二衬底上的接触焊盘利用焊球相互连接。利用由硅、环氧树脂或聚酰亚胺构成的绝缘粘合树脂填充第一和第二衬底之间的焊球周围的空间。该树脂确保第一和第二衬底的相互粘合。这之所以实现，特别是因为树脂层在热处理中是热固性的。该热固性还会导致树脂收缩和硬化。由于第一和第二衬底都包括硅，因此在热膨胀系数上不存在差异，并且防止了由于不同热膨胀导致的应力而产生的焊球的破裂。
此后，通过形成狭缝孔，特别是通过切割，从其第二侧对半导体衬底进行构图。狭缝孔延伸到树脂层中，以便使导电路径与晶体管电绝缘。狭缝孔将导电路径与晶体管分开，由此允许导电路径的背侧用作器件的端子。又将这些端子固定到封装衬底上的接触焊盘。然而这仅在填充狭缝孔且将衬底切割为单独的产品之后进行。
该公知方法的缺点是，产量损失的风险很大。该产量损失的原因特别在于必须在晶片级上执行第一和第二衬底的组装。因此衬底上的任何一个器件都被组装，即使其不能正常工作。因此如果每一衬底上有3％的器件不正常工作，则最终的产量损失将接近6％。
因此本发明的第一个目的是提供开篇段落中所述类型的制造方法，其具有减小的产量损失。之所以能够实现第一目的，是在于：
载体包括位于衬底的第一侧上的互连结构，其中限定多个接触焊盘和到衬底的第一侧的延伸部分，以及来自至少一个电元件和到所述至少一个电元件的互连，将端子耦合到所述延伸部分，
耦合到载体的有源器件的表面面积小于载体并且被封装，以及
减薄并选择性地去除载体的半导体衬底以便制造由半导体材料构成的岛。
由此实现第二个目的。
本发明解决了产量损失的问题，这是因为将单个器件组装到载体，该载体横向延伸超过单个器件。且然后将单个器件封装。然而，这种片上片组件(chip on chip)产生其他问题。首先，在封装体和载体衬底之间趋向于存在热膨胀系数上的差异。在热循环期间由这些差异引起的应力必须在某处释放。因此对载体衬底与有源器件之间的硬化热固性树脂的使用可能不是十分充分。然而，在没有这种硬化树脂的情况下似乎很难利用切割技术对载体衬底进行切割。
现在这些相关的问题在本发明中得到了解决。其方法是载体衬底仅在组装期间是载体。一旦施加封装体，这可以取代载体的作用。然后直到半导体衬底不在起作用，将其去除。这种去除至此扩展到仅留下由半导体材料构成的岛；并且这种岛的产生导致可以适当地耐受热循环的应力的组件。
在热循环期间，将组件附着到印刷电路板。在有源器件或者载体衬底中产生的热量将会消散。随着相应的膨胀和随后的收缩将产生特定的热流。此外，整体温度可能与组件温度不同，导致内在应力。
在本发明的组件中，随着附着到印刷电路板，可以区分四个部件：有源器件、封装体、由载体衬底产生的岛和印刷电路板。为了清楚起见，这里假设互连结构为封装体的一部分。通过将载体衬底构图为岛，只有印刷电路板和封装体在整个表面区域上横向延伸。这是合适的，因为封装体具有与印刷电路板的热膨胀系数-也被称为CTE-匹配最好的热膨胀系数。优选地，封装体的CTE小于印刷电路板的CTE，最优选地，其在横向方向上处在10和15ppm/K之间，而印刷电路板的CTE在横向方向上为17ppm/K。如果需要，在二者之间可以存在用于应力释放的部件，例如由顺应性材料构成的层。相对于在单一载体上的情形，有源器件的热特性相对于封装体来说至少在一阶上没有不同。
如果由半导体材料构成的岛没有连接到印刷电路板，则唯一相关的界面是岛与封装体之间的界面。这里，差小于与印刷电路板的差。此外，岛具有几毫米或更小的尺寸。因此限制了应力的积累。此外，由于封装体的较大CTE，而使岛在制造期间受到压应力。该压应力是防止裂缝形成的固有屏障。
如果岛也连接到印刷电路板，则有两个相关界面。于是应力取决于封装体与印刷电路板之间的热膨胀之差。然而，用于印刷电路板与这些岛之间的连接的装置，例如焊球和底层填料，本质上也是应力释放的。另外，由半导体材料构成的岛的有限厚度使得其相对较有顺应性，从而岛可以使其自身变形到一定程度以便消除应力。
为了优化载体衬底的岛结构，可以去除通常位于载体衬底顶部上的氧化层以便形成环绕岛的沟槽。因此，随之而来的，不只是载体衬底而且其顶部上的氧化层也不是连续的。取代沟槽状结构，可以应用任何其它的构图结构，从而将氧化层分割成多个岛。适合地，在对氧化物的构图之后，施加额外的钝化层。即使这为氧化物或氮化物，其形状也将使得氧化物岛至少在一定程度上可相对于另一个氧化物岛移动。
在另一实施例中，互连结构包括顺应性电介质材料。已知顺应性材料由于其高变形性的程度而释放应力。特别地，有机电介质层优选在无机层上以用作在组件的整个表面区域上延伸的层。
将载体衬底构造到其中的岛优选为台面(mesa)状。即，垂直于衬底表面的横截面于是基本上呈梯形形状。之所以获得台面结构，是因为首先将衬底减薄，然后按照期望的图案对其进行湿法化学蚀刻。在平行于衬底表面的平面中，岛可以具有任意形状。然而，优选地它们的周边无拐角，且最优选地它们的周边为圆形。
可以在将有源器件安装到载体之前和之后执行对载体衬底的减薄。虽然适合将有源器件安装在厚且刚性的载体上，但是焊接连接易受到任何机械力的影响且因此也易受到由于研磨而产生的振动的影响。因此在组装步骤之前至少在一定程度上将载体衬底减薄。在一个适当的实施例中，在组装步骤之前且在减薄步骤之后，载体衬底还在其第二侧上设有掩模。适当的掩模例如为Ni、Au、Pd、TiW或这些材料的组合，而且也可以使用箔状光刻胶。
特别地，如果在组装之后执行减薄，则可以将底填材料施加到在平稳加热时熔化的载体衬底上。这种平稳加热导致有源器件穿过底填材料的下沉，且因此导致载体与有源器件的机械连接。在减薄步骤之后则可以执行提供电连接的步骤，例如，使焊料与相反表面上的金属发生化学反应以形成焊接连接。
可以将封装体选择为金属衬底、利用粘合剂附着的玻璃衬底或者包覆成型封装体。很清楚对封装体的选择将影响组件的热特性。
包覆成型封装体的热膨胀系数在硅衬底的热膨胀系数与印刷电路板的热膨胀系数之间。可以通过填充物的量来调节其特定系数。更为适当地，将该系数选择为处在10和15ppm/K之间的范围内。这允许与印刷电路板相匹配，而且与组件内的半导体材料的差并未变得太大。
然而大表面区域例如晶片的包覆成型具有在组装期间产生翘曲的趋势。于是对所得到的弯曲的载体衬底的处理是困难的。然而，如果在包覆成型步骤之前减薄衬底，则在包覆成型之前可以在载体衬底的第二侧施加蚀刻掩模。即使组件不是平面的，也可以执行蚀刻，尤其是湿法蚀刻。作为蚀刻步骤的结果，将基本上减小翘曲效应。或者，可以在载体衬底上的两个或更多的区域(通常被称为图(map))中实施包覆成型。载体衬底的第一侧上的表面修正有助于防止包覆成型材料沉积在期望图之外。
更为适当地，电器件或整个载体衬底设置有弹性材料(杨氏模量低于包覆成型材料)的涂层。这种涂层被称为晶片涂层或芯片涂层。然而，在本文中，还可以将其施加在电器件的背侧上。该涂层的目的是，特别是在电器件和模塑化合物之间的横向范围内，释放应力。
金属衬底实际上所具有的热膨胀系数至少在平行于衬底表面的方向上可与印刷电路的热膨胀系数相比。其具有实现散热的优点。这种改善的散热有效地导致热循环的较低频率和较小幅度。对于具体的应用，可以选择金属衬底、有源器件和载体之间的热绝缘和电绝缘。这里一个具体的选择是产生带状线，其中信号线夹在第一与第二接地面之间。这种带状线非常适合于在超高频下工作的器件。
具有粘合剂的玻璃衬底实际上是两层乃至多层的封装体。粘合剂可以用作应力释放层。适当地选择玻璃衬底使其的热膨胀系数在其横向方向上相对比较接近印刷电路板的热膨胀系数。这可以通过适当地选择玻璃成分来实现。
在另一实施例中，封装体设有一个或多个通孔。在电绝缘封装体的情况下，随后将通孔金属化。该操作本身是公知的，特别是对于玻璃衬底。以这种方式，还可以在组件的第一侧提供接触。这允许器件的进一步叠置。
在制造期间的组装步骤通常包括提供焊接连接。然而，同样对于向外部板提供端子，适合使用焊球。因此优选地，用于电器件和载体衬底的连接的焊球与用于载体衬底到印刷电路板的连接的焊球相比具有更高的熔点。与用于印刷电路板的连接的Sn-Ag-Cu焊料结合的例子例如为Pb-Sn和Au-Sn。于是，防止首先提及的焊料的再熔化。这种再熔化会导致稳定性问题，例如焊球和载体衬底的变形。在其中叠置焊球的构造中这是特别的风险。于是，仅有将两个焊球分开的金属键合焊盘。
还可以实现在内侧提供焊接连接，这在于使焊球下沉穿过在加热时液化的绝缘层。同样地，不需要施加单独的底填材料。另外，可以将焊接连接的形成推迟到制造中的随后步骤。
为了使组件的高度最小化，可以利用焊料盖实施电器件与载体衬底之间的焊接连接。例如可以将这种盖用作浸没式焊料突起。
更为适当地，用于电器件与载体衬底之间的连接的焊接材料是具有作为第二相的颗粒的两相焊接材料，所述颗粒是热力亚稳态的。在未公开的申请PCT/IB2005/051547(PHNL040567)中描述的该焊接材料允许在氧化的表面上提供焊料，而不需要首先去除氧化物。其特别适合于铝。因此，在该组件中，允许使用铝或铝合金，例如Al-Si、Al-Cu，用于互连结构中的导电迹线。这具有Al和其普通合金相对柔软的优点。
本发明的第二个目的是提供可以根据本发明制造的产量损失有限且可以耐受热循环的应力的组件。
该目的可以实现，在于该组件包括：
横向有限的半导体衬底区，其中限定电元件；
覆在衬底区之上且具有第一侧和第二侧的互连结构，该结构在其第一侧设有用于耦合到电器件的接触焊盘，且在其第二侧设有与电元件的连接；
位于互连结构的第二侧处并通过延伸部分耦合到互连结构的端子，横向设置延伸部分并使其与所述半导体衬底区隔离；
耦合到互连结构的第一侧的电器件，以及在互连结构的第一侧上延伸并封装电器件的封装体。
如参考方法所述的那样，由于半导体区域为封装体和互连结构上的岛的事实，而使所得到的器件耐受热循环。这里封装体用作支撑体。
限定在载体衬底中的器件，至少部分地，例如为沟槽电容器、沟槽电池、晶体管、二极管、变容二极管。对于RF应用而言，沟槽电容器由于其高电容密度是适合的，并且变容二极管由于其可保持的性质是适合的。pin二极管(pin-diode)适合用作开关。在台面结构中使用pin二极管另外还具有如下优点：防止通过衬底的pin二极管之间的任何相互影响。pin二极管优选为横向pin二极管。可以容易地将这些从顶侧连接。同样，横向pin二极管具有如下优点：可以在一个衬底上集成具有不同尺寸的pin二极管。不同尺寸导致不同的特性，例如击穿、绝缘和导通电阻等。在包括功率放大器、波段开关和阻抗匹配以及任选的收发器的移动电话的一个前端内，具有不同尺寸的pin二极管是非常优选的。
为了保护有源器件免受静电放电(ESD)脉冲的影响，可以将诸如齐纳二极管和背对背二极管的二极管适当地集成到载体衬底中。这里，适当地对载体衬底进行掺杂以使其导电。为了除去在放电期间产生的电荷和热量，也使岛适当地与印刷电路板连接。在与作为有源器件的集成电路的结合中特别需要ESD保护器件，且其特别适用于诸如移动电话的移动应用。此外，集成电路尺寸的缩小使得这些更易受到损坏，且因此增加了静电放电器件和电路的重要性。电容器和电阻器可以存在于用于对信号进行滤波的互连结构中。
为了识别有源器件，由半导体材料构成的岛可以包含识别电路以及用于信号的无线传输的电路。天线可以存在于互连结构中。
对于电源应用，功率晶体管可以位于载体衬底中。同样在该应用中，岛适当地与印刷电路板电连接。在本文中有源器件例如为用于单个功率晶体管的控制的控制IC。
对于光电子应用，发光二极管和/或光电二极管可以位于载体衬底中。任选地，载体衬底另外包含III-V半导体衬底材料来代替硅。在该实施例中有源器件适合为驱动器IC。
将参考附图进一步说明方法和组件的这些以及其他方案，附图是概略的而且不是按比例绘制的，并且其中在不同附图中的相同数字表示相同或等效的部件，其中：
图1-6示出组装方法的第一实施例中的几个阶段的截面图；
图7-9示出组装方法的第二实施例中的几个阶段的截面图；以及
图10-14示出组装方法的第三实施例中的几个阶段的截面图。
图1-6概略地示出用于获得封装内***的本发明的方法的第一实施例的截面图。虽然这种步骤顺序是优选的，但是并不排除另一种顺序。虽然仅示出一个单独的部件，但应该理解的是工艺适合在晶片级上执行。这些和以下附图未按比例绘制。
图1示出载体10。在该实例中，载体10包括具有第一侧101和相反的第二侧102的硅衬底11。其设有多个设置在衬底11的区域15中的电元件20，将所述区域15设计成台面。电元件20例如为电容器和/或开关以及传感器。用于RF应用的实例包括沟槽电容器、pin二极管和绝缘的电路块，例如VCO。在该实施例中部件优选为具有低功耗的部件，因为没有与地的直接连接。而且它们存在于台面15中还提供优良的绝缘，这可以充分应用在对于通过衬底11的寄生的相互作用敏感的部件中。虽然这里未示出，但是元件20还可以部分或全部位于衬底表面12上。关于此的实例为LC电路、具有铁电电介质(dielectricum)的电容器以及可调电容器和开关，例如特别是MEMS元件。另外，组合是有利的，例如具有高电容的沟槽电容器，以及可调的MEMS元件。RF应用之外的实例例如包括传感器，以及单个或多个晶体管。对于RF应用，使用高欧姆衬底是非常有利的。可以通过粒子注入或利用e-光束进行照射来制备这种衬底11。此外，在其第一侧101附近将衬底11制成是非晶的。
在衬底11的第一侧101存在氧化层12。这适合为热氧化物。在氧化物层12中形成孔以提供至电元件20的互连21，而且还提供用于提供外部连接的延伸部分22、23。在部分去除衬底11之后将它们暴露出来以形成端子52、53。虽然这里示出互连21为单层，但是作为选择可以使用多层。当在该互连(结构)21内限定诸如电阻器、薄膜电容器和电感的电元件时，这特别适合。互连(结构)21覆盖有例如由氮化硅构成的钝化层24。在所选择的位置处将钝化层24开口以形成顶侧键合焊盘25、26。虽然在该附图中示出所有的键合焊盘22、23、25、26以及至电元件20的互连具有相同的尺寸，但这不需要是实际设计的精确表示。
适当地，将顶侧键合焊盘25、26中的至少一个设计为测试焊盘，即连接到下层测试结构。这允许在将任何其它部件安装到载体衬底10之前测试载体衬底10。不必每一个单元都设有测试结构。要执行的测试主要是常规的电测试。
对于RF应用，需要具有高品质因数的电感器。如果使用铝或铝合金作为金属，则这可以通过使用相对较厚的金属层来实现，所述相对较厚的金属层例如处在0.5微米或更高的数量级上，尤其处在1.0微米或更高的数量级上。该同一层同时非常适用于对键合焊盘的支撑。
虽然在该附图中未示出，但是顶侧键合焊盘25、26可以设有附加的支撑物和粘合覆盖物，例如在封装领域中公知的作为突起下金属化。该金属化例如包括NiPdAu的叠层。然而叠层取决于下层金属。如果互连21由铜制成，则可能需要阻挡层来防止铜的扩散。然而，在非常适合与铝或铝合金的互连21结合的适当修改中，不需要这种附加的突起下金属化。相反，可以将设置在互连21上的焊料突起材料选择为包括亚稳态粒子。在加热时，这种粒子会减少被氧化的铝并与其形成稳定的合金。在未公开的专利申请PCT/IB2005/051547(PHNL040567)中描述了该原理，将该申请并入本文中作为参考。该焊料的使用最适合与其中还集成电感器的厚金属层结合。适当地，一些区域不被任何金属化覆盖并且被限定为绝缘狭带。
图2示出在将有源器件30设置在载体10上之后产生的组件100。将有源器件30沿倒装片的方向安装到载体10，使得其键合焊盘35、36面对载体10中的顶侧键合焊盘25、26，并且键合焊盘可以与焊料突起32相互连接。为了保护的目的，存在钝化层34，例如在本领域中公知的那样。取代焊料突起32，可以使用具有减小高度的焊料盖。例如，在本身被称为浸没式焊接突起的工艺中可以应用这种焊料盖。对载体10上的有源器件30的高度限制有利于随后工艺的可靠性。在这点上，进一步优选地有源器件30具有减薄的衬底31。
有源器件30可以包括以下功能中的一个或多个：其可以是声学器件，例如体声滤波器。其可以是阻抗匹配器件，包括LC滤波器以及开关，尤其是MEMS部件。可以是收发器或其至少一部分。其可以是或包括功率晶体管，并且可以用作功率放大器或功率管理单元。显然，还可以沿面朝上的方向施加有源器件30并利用引线键合将其连接到顶侧键合焊盘25、26。然而，采用倒装片方向的本构造是非常适当的，因为可以形成从有源器件30到外部板的非常直接的连接，这将从工艺的稍后阶段中变得显而易见。需要该直接连接用于接地，如在收发器或功率放大器等中那样，或者用于从电池中提供功率，例如在功率管理单元中，或用于散热。虽然仅示出一个有源器件30，但是在组件的一个单元中可以存在几个有源器件。这允许制造如所期望的任意功能***，例如具有功率放大器、收发器和匹配功能的移动电话的完全前端。
将底层填料33设置在有源器件30与载体10之间。虽然这里未示出，但是可以使用在将有源器件30安装到载体10之前设置在该载体10上的底层填料30。如果不限制底层填料的流动，则其存在于整个载体上。适当地，将其设置为箔，然而这不是必需的。通常，其由丙烯酸脂或聚酰亚胺类材料制成。例如通过加热至大约100℃，可以将该类填充材料软化。软化使得其在机械上是脆弱的，并且焊料突起由于其重量会下沉穿过该底层填料层。
使用这种材料的另一个优点是在工艺的该阶段不必电连接焊料突起32，在所述阶段将焊料突起设置在载体10上；或者更明确地说：焊料突起不必与载体10的键合焊盘22、23反应以形成金属间化合物。这对于制造的所有阶段中的结构可靠性来说是优点。在组件100中焊球32是固有的在机械上脆弱的区域。它们需要在组装的所有步骤期间以及在使用期间释放应力，该应力源自组件中的不同部件之间的热膨胀之差。如果这是不可能的，则在焊球中会形成裂缝，或者会发生焊球与任意键合焊盘的层离。这导致组件出故障。虽然可以使用额外的焊球来充当次要路径，但这通常是不期望的。然而，在本工艺中，焊球32还需要承受由于另外的工艺步骤而产生的机械力。这些步骤可以包括对载体衬底的研磨和蚀刻。虽然研磨涉及强振动力，但是蚀刻可能导致载体10的弯曲，例如翘曲。如果焊球32已经在化学和电学上连接到载体10，则它们需要承受这些机械力。如果仅设置在载体上，则这是不需要的。
图3示出在另一工艺步骤之后的组件100，在该工艺步骤中提供封装体40。除了对现存的任一引线键合以及有源器件30提供化学和机械保护之外，封装体40还应具有基本平坦的顶表面41。平坦度应该足于将组件通过其布置在设备上且在载体10的衬低11上执行操作。在该实施例中，封装体40为环氧树脂包覆成型物。或者，可以使用金属包覆成型物或粘合剂和玻璃层。另一选择是使用具有适当载体的保护包覆成型物，例如类似引线框架的构造。在另一变形中，封装体40包括多层，其中第一层具有平坦化效应。最为适当地，该平坦化层的热膨胀系数与有源器件30的热膨胀系数匹配或相似。此外，可以在包覆成型物之前使用具有低杨氏模量的用于释放应力的层。
图4示出在另两个工艺步骤之后的器件，其中将部分去除衬底11。在第一步骤中，衬底11被减薄至厚度处在30-100微米的数量级上，并且优选为大约50-60微米。因此研磨是最广泛公知的选择。然而，在工艺的修改例中，已经在将有源器件30安装到载体10之前执行研磨。适当地，然后将支撑层附着到载体衬底11以便稳定载体10。例如通过溶解支撑层与载体衬底11之间的粘合剂，通过溶解整个支撑层，通过剥离支撑层，在工艺的该阶段又去除支撑层。或者可以使用其它方法以及组合。在例如通过研磨去除支撑物之后是另一湿法化学蚀刻步骤。其后，选择性蚀刻载体衬底11，以便保持具有电元件20的台面15，而去除别处的衬底11以暴露互连结构21的延伸部分22、23，并以其形成端子52、53。或者，可以将封装层设置在第二侧上，并对其进行构图以暴露延伸部分22、23。然后在该封装层上形成端子。适当的材料例如为聚酰亚胺等。这具有如下效果：可以使载体衬底处于来自第一侧和来自第二侧的压应力之下。
在该阶段，在衬底去除之后并在向端子提供焊料之前，可以执行最终的测试。这种最终测试的目的具体是检验在载体衬底上的接触焊盘与有源器件30之间的所有焊接连接是否允许电耦合。此外，可以执行一些测试以检验组件是否经受得住弯曲。
图5示出最终的组装步骤之后的组件。这里，端子52、53于此设有金属化54以便加强结构并提高键合能力。其后，通过丝网印刷来提供焊剂55。最后，将焊球56附着于其。这里，焊剂55确保焊球不散布在载体衬底10的整个第二侧上。适当地，焊球56的间距大于焊球32的间距，以便可以使在小表面区域上具有许多接触焊盘25的有源器件30与通常具有较低分辨率的印刷电路板结合。
图6示出处于其在板300上的位置处的组件100。这里，焊球56将端子52、53耦合到板的相应接触焊盘301。板300通常为印刷电路板，例如由FR4材料制成，但是作为选择，也可以是诸如带的柔性载体。此外，板300还可以是封装内***的一部分。于是其可以包括诸如无源部件和互连的功能性，并且诶其可以由有机或陶瓷材料构成。这似乎为特别适合于RF应用的***。从设计角度来讲，其优点是不必将端子52、53按阵列布置。
如果板不是***的一部分，则最优选地将端子52、53按阵列布置。于是优选将组件100设计成使得向有源器件30提供直接连接的端子52、53设置在组件第一边缘的附近。优选地向台面状岛15中的电元件提供连接的端子52、53位于组件的相对边缘附近。以这种方式，有效地将组件100分割成若干区域。
图7-9概略地示出本法明的组装方法的第二实施例的截面图和最终的组件。该实施例的组件包括功率器件，尤其是垂直MOS型的功率器件。将这种功率器件设计成尽可能地减小导通电阻。这意味着器件形成在用作漏极或集电极接触的重掺杂、n型硅衬底中。然而，该方法的缺点是每个管芯仅可以存在一个晶体管；否则现存的晶体管的漏极或集电极会被连接。
减少这种问题的一个解决方案是将衬底构造成台面。这本身可以从US5753537中获知。虽然可以使用该技术来创造较高的集成度，但是不会产生具有形成功能实体的多个元件的封装内***。在US6075279中公开了另一方法。该方法建议第一和第二晶片相互组装以产生垂直集成。随后，对第一晶片进行机械构图。这里，重要的是最终的狭缝穿过第一晶片延伸到晶片之间的用树脂填充的区域。否则，会导致第一晶片中的相邻电极的不充分绝缘。这些狭缝随后被绝缘树脂填充。
然而，该方法的缺点是必须组装晶片，这迅速导致产量损失，就无法工作而言，晶体管中有一个不充分工作就足够了。此外，对穿过晶片的孔的干法蚀刻是费时的工艺，其因此也是昂贵的。
在本发明中，将单独的器件集成在设有互连结构的第一晶片上。随后将第一晶片减薄并利用湿法蚀刻技术对其进行构图，由此将第一晶片减少至几个岛，所述岛是从它们所附着的组件结构而不是从它们自身来获得它们的机械特性。这里，岛不对应于一个晶体管，如在US6075279中的器件那样，而对应于一个接触焊盘。
为了在组装的所有阶段期间以及在使用期间提供所需的机械稳定性，可以将单独的器件封装。此外，在该实施例中在第一晶片的顶部上存在柔性层且优选为顺应性层。通孔延伸穿过该柔性层，并且单独器件耦合到其上的接触焊盘仅存在于该柔性层上。以这种方式，布置机械去耦。
图7示出载体10的截面图。其包括具有为n型重掺杂的第一层111的硅衬底11。掺杂剂浓度处在1019/cm3的数量级上。在衬底11的n++层111上存在基本未掺杂的衬底层112。该本征层112用作晶体管的沟道。深扩散113从n++层111延伸穿过未掺杂层112至互连结构21中的一个或多个延伸部分22。另外，将电元件20限定在衬底中，在该实例中其为垂直MOS器件。这里，衬底111用作漏极，而源极和栅极位于顶侧。这些垂直MOS器件是常规的。或者，可以应用沟槽MOS器件或双极性器件。通过互连21将延伸部分或接触焊盘22电耦合到元件20中的第一个(或实际上是同一个)。第二元件20也设置有这种互连，然而对于另一个，未示出延伸部分22。
元件20和具有其延伸部分22的互连结构被电介质层120覆盖。这优选为顺应性层，例如聚酰亚胺。适当的顺应性层为具有小杨氏模量和低玻璃转变温度的有机材料。这种类型的材料应用于封装工业中，其用于芯片级封装中的晶片涂层、再布线层以及用于球栅阵列封装中的集成电路的管芯附着材料。如果在将有源器件30安装到载体之后执行研磨，则优选使用玻璃转变温度在室温之上的材料。这确保在室温下进行研磨期间载体衬底与封装体的组装在机械上足够硬。另外，室温下的相对硬度似乎适合于组装步骤其自身。电介质层120的厚度优选处在0.5-20微米的范围内，最为优选地处在1-5微米的数量级上。这是允许足够柔性的厚度，同时可以适当地制造垂直互连区域121。实际上，电介质层120还在相邻的元件20之间形成电绝缘。垂直互连区域121延伸穿过电介质层120。互连122位于电介质层120上且延伸到接触焊盘25。这些接触焊盘25设有适合于键合的材料125，例如NiAu。可以通过无电镀生长来施加还被称为突起下金属化的该材料125。虽然这里仅作为突起下金属化示出，但是不排除还应用焊料突起。该结构最后被钝化层24覆盖，例如为其选择Si3N4。
图8示出在安装器件30并提供封装体40之后的组件100。通过倒装片技术利用在安装之前已经设置在器件30上的焊球32，将器件30安装到载体10。优选地，使用底填材料33。可以在安装之后或之前施加该底层填料33，如之前关于第一实施例所论述的那样。可以使用焊料盖来代替焊球32。可以采用可选择的连接技术，例如各向异性导电胶。器件30优选具有减薄的衬底31。在加热步骤中，将有源器件30上的焊球32和突起下金属化125结合到焊接连接32。
这里，特别设计器件30以控制电元件20，且优选为集成电路。这种控制IC本身对于本领域技术人员来说是公知的。显而易见地，集成到单个封装中的一个优点是可以简化将组件100设置到其上的板。在控制IC与受控元件之间不需要提供互连，并且可以减少组件100的端子的数量。该结构的另一优点是控制IC与电元件之间的距离相对较短且简单。这在简单通信协议的使用中被充分利用。另外，集成允许提供额外的从元件20到控制IC 30的反馈机制，以便改善控制。
封装体40在该实例中包括粘合剂41和覆盖整个组件的玻璃衬底43。或者可以使用例如在第一实例中使用的环氧树脂包覆成型物。粘合剂41和玻璃衬底43的应用显得非常适合于其中预期有大的温差的组件，例如功率晶体管。粘合剂主要存在于有源器件30之间并且可以将其选择为可高度变形。以此可以适当地释放局部的和相对少量的应力。
图9示出对载体的衬底11进行减薄和构图之后的组件100。这与第一实施例的不同之处在于：使用台面15以及至用于耦合到外部部件的端子52、53的互连。每一台面15限定一个以上的端子52、53，但是其也许不必用于同一个信号或接地连接。提供多个端子以便获得来自用作功率晶体管和板的电元件20的优良的热传递。接触焊盘22通过深扩散113耦合到端子52。将端子53耦合到功率晶体管20的漏极。虽然这里未示出，但是可以存在另一深扩散以减少高掺杂层112与衬底中用作源极的区域之间的接触电阻。通常将功率晶体管的栅极耦合到控制IC 30，并且分离的端子可用于至控制IC 30的输入和输出。将接触焊盘52(且所有分别至控制IC的接触焊盘)设置在接触焊盘53周围被认为是有利的。这对于其上安装组件100的板的简单布图是有利的。如果希望，可以对氧化层12进行构图以便增大岛15的相互可移动性。此后可以施加另一钝化层。台面15可以用作用于对氧化层12进行构图的掩模。然而，观察到氧化层12适合为厚度为大约500nm的热氧化物并且其自身构成优良的钝化。
在该实施例中，仅在对载体衬底10进行构图之后，且因此仅在有源器件30的安装之后，可以执行组件和载体衬底中的元件的测试。适当地，在将焊料设置在焊球上之前执行该测试。为了限制产量损失，优选在相对较大的规模上并且利用公知的工艺技术制造载体衬底10中的元件，和/或双重提供相对脆弱的互连。此外，提供特定的测试焊盘作为互连122的一部分(或连接到其)以便使得能够在蚀刻步骤之前对到有源器件30的焊接连接32进行测试。
图10-15示出本发明第三实施例中的不同阶段的截面概略图，其未按比例绘制。该实施例针对BICMOS或CMOS电路与III-V衬底中的半导体器件的集成。III-V衬底中的半导体器件例如为功率放大器、低噪声放大器或者甚至是光电子器件，例如发光二极管。附图所示的实例包括具有BICMOS电路的载体10且另外包括带状线、以及作为半导体器件30的InP双极性晶体管。
在机械上，该第三实施例的组件100结合了第一和第二实施例的两个概念，并且引入了另外一个概念。如在第一实施例中那样，在载体的互连结构21中设置用于至外部板的连接的接触焊盘。换言之，在接触焊盘22的区域处完全去除衬底11。如在第二实施例中那样，在载体10的顶部上使用柔性层。该柔性层允许被减薄的并被部分去除的衬底11与半导体器件30的机械去耦。该实施例的另一特征是提供金属封装体，其同时用作有效的散热器。
图10示出组装之前的载体10。其设有具有第一侧101和相反的第二侧102的衬底11。氧化层12位于第一侧101上。在衬底11中将电元件20限定在该相同的第一侧101处。电元件20在该实例中形成集成电路。特别将其设计为收发器集成电路。为此，优选地电路包括双极性和CMOS晶体管。将互连结构21限定在元件20的顶部上。其包括至衬底11的第一侧101的延伸部分22、23。该结构21可以与集成电路20所需的常规互连结构集成，尽管这不是必需的。互连结构21至少包括第一层211和第二层212。第一层211用作用于端子52、53的互连，所述端子52、53将由衬底11的第一侧101处的延伸部分22、23形成。第二层212用作用于顶侧接触焊盘25、26的互连。利用一个或多个绝缘层213使这些层211、212相互分离。优选地，该绝缘层213包括具有低介电常数的材料，例如从Dow Corning可获得的SilKTM。另外，可以使用材料的叠层用作绝缘层213。通孔214延伸穿过绝缘层213并位于第一和第二层211、212之间，或者接触焊盘22、23、25、26之间。另外，在该设计中，在层211、212中都限定带状线215。这可以实现，是因为互连结构的第一层211，达到耦合到延伸部分22的程度，用作接地面。在互连结构21完全与集成电路20的互连结构集成的情况下，第一层211优选为互连结构的底层。然而，带状线不是唯一可行的构造。以相同的方式可以形成电容器，而且还可以获得具有屏蔽的电感器或多层电感器。特别对于电容器，适合将第一和第二层211、212设置得彼此较近。
以构图的方式将钝化层24沉积在结构21的顶部上，以便仅覆盖接触焊盘26。如稍后所述，接触焊盘26连接到热沉，而接触焊盘25连接到另一半导体器件30。因此，额外的金属化125适合仅沉积在接触焊盘25上。钝化层24优选包括氮化物。另一绝缘构图层216存在于该结构上。该层216用作间隔物并限定用作接触焊盘25、26的区域，其中例如可以将感光苯并环丁烷(BCB)或感光聚酰亚胺或丙烯酸脂用于所述层216。
图11示出在工艺过程中的第二阶段的组件100。这里已采用倒装片技术组装有源器件30和载体10，并且利用在限定在载体10中的集成电路20的接触焊盘25与限定在有源器件中的接触焊盘35之间的焊球32形成电接触。提供底层填料33以保护焊球32以及改善机械可靠性。在该实例中有源器件30为由III-V半导体材料、特别是由InP构成的衬底31上的放大器。或者，其可以为低噪声放大器、诸如光耦合器、光电二极管或发光二极管的光电子元件、另一集成电路、MEMS部件或滤声器。衬底31包括衬底层231、蚀刻停止层232(在该实例中由InGaAs构成)、间隔层233(在该情况下为InP I间隔物)。在具有层结构231-233的该衬底31的顶部上，限定几个被构图的层，即InGaAs n++掩埋集电极接触234、InP n集电极235、InGaAsp基极236和InP n++发射极237。虽未示出但实际存在的是基极236和集电极237之间的InP n-间隔物、以及InGaAs n++发射极接触。金属化238在集电极和发射极的接触与接触焊盘35之间提供电耦合，所述金属化238例如由具有诸如TiN的适当阻挡层的Au构成。金属化39和层234-237掩埋在电介质材料239中。
图12示出在工艺过程中的第三阶段的组件。这里，通过蚀刻去除有源器件30的衬底。首先，去除InP衬底231。在HCl中的蚀刻在InGaAs蚀刻停止层232上停止。然后，朝向间隔物233选择性地去除蚀刻停止层232。这在其中导致将间隔物233暴露出来。另外，将顶侧接触焊盘26上的钝化层24开口以便暴露该接触焊盘26。虽然这里未示出，但是可以在另一绝缘层216和底层填料33上提供诸如氮化硅或氧化硅的额外保护层。这种保护层保护下面的层不受用于去除有源器件30的衬底的抗蚀剂的影响。
图13示出在工艺过程中的第四阶段的组件100。已经将封装体40施加到组件上。在该情况下，使用金属封装体40。虽然这种金属封装体最适合由铜制成，但是也可以用其它材料制成，例如Al、Ni、Au或合金。另外，金属封装体40包括不止一层，例如可以将由Au构成的粘合层施加到铜金属化40的顶部上。如果想要透明层，可以使用ITO。适合通过电镀来施加金属化。对此，首先，例如通过溅射将电镀基材42设置在另一绝缘层216上以及半导体器件30的暴露的表面上。由于已经去除半导体器件30的衬底231、232，所以其排除焊球32的厚度处在1-5微米的数量级上，优选为约1微米。可以任意选择焊球的尺寸。适当地，它们在另一绝缘层216上仅延伸5到15微米。因此，在另一绝缘层216与暴露的间隔物层233之间的最终高度差优选在5-20微米的数量级上，且适当地大约为10微米。这种距离不会引起电镀工艺中的问题，特别是当所预见的厚度处在50-100微米的数量级上时。
该封装体的效果具有两个优点。首先，带状线215在这里为全带状线，因为信号传输线(即第二层212)在两侧(即第一层211与封装体40)上设置有接地面。
第二个优点是散热。存在从半导体器件30到热沉的短路径，使得能够容易地散热。此外，热沉在整个表面上的延伸允许在器件中产生均匀的温度。以此，可以优化器件的操作。
图14示出最终的组件100。在提供封装体40之后，通过研磨并向下蚀刻至20-50μm，来减薄载体的衬底11。铜封装体40在这里使结构机械稳定。此后，选择性地蚀刻衬底11以通过暴露到互连结构21的延伸部分22、23来形成端子52、53，并产生具有集成电路20的台面15。可以对氧化层12进行构图。
最后，底侧接触焊盘22、23设有适当的金属化241和用于设置到外部板上的焊球242。可以将封装体40设置在热沉上，或连接到任何其它的散热机构，例如热导管。或者，可以将封装体40用于承载组件100。于是底侧接触焊盘22、23可以设有键合引线或箔，例如柔性箔(flexfoil)。
参考标记列表
10：载体
11：载体的半导体衬底
12：半导体衬底11上的氧化层
15：限定在衬底11中的台面结构
20：电元件
21：互连(结构)
22、23：互连结构的延伸部分
24：钝化层
25、26：顶侧接触焊盘
30：有源器件
31：有源器件30的衬底
32：载体与有源器件之间的焊球
33：底层填料
34：有源器件30的钝化层
35、36：有源器件30的接触焊盘
40：封装体
41：粘合剂
42：用于封装体的电镀基材
43：玻璃衬底
52、53：端子
54：端子上的金属化
55：焊剂
56：焊球
100：组件
101：衬底11的第一侧
102：衬底11的第二侧
111：半导体衬底(高掺杂n++)的第一层
112：衬底11中的本征层
113：衬底11中的深扩散
120：电介质层
121：垂直互连区域
122：互连
125：突起下金属化
211：互连结构21的第一金属层
212：互连结构21的第二金属层
213：互连结构21的绝缘层
214：穿过绝缘层213的通孔
215：限定在第一&第二金属层211、212中的带状线
216：另一绝缘层
231：有源器件30的衬底31的衬底层
232：衬底31的蚀刻停止层
233：衬底31的间隔物层
234：掩埋的集电极接触
235：集电极
236：基极
237：发射极
238：金属化
239：电介质材料
241：用于底侧接触焊盘22、23的金属化
242：附着到底侧接触焊盘22、23的焊球
300：印刷电路板
301：印刷电路板上的接触焊盘

Claims (14)

1.一种制造半导体组件的方法，包括以下步骤：
提供载体，其包括具有第一侧和相反的第二侧的半导体衬底，且具有限定在所述衬底中、在所述第一侧处的至少一个电元件，所述载体还包括位于所述衬底的所述第一侧上的互连结构，其中限定多个接触焊盘和至少一个至所述衬底的所述第一侧的延伸部分，以及来自所述至少一个电元件和到所述至少一个电元件的互连；
将有源器件附着并电耦合到所述互连结构中的所述接触焊盘，所述有源器件的表面面积小于所述载体；
封装电器件，
通过从其第二侧选择性地去除所述半导体衬底来形成至少一个由半导体材料构成的岛，以及
限定用于耦合到所述互连结构中的所述延伸部分的外部连接的端子。
2.如权利要求1所述的方法，其中以形成台面状岛的这样一种方式去除所述衬底。
3.如权利要求1所述的方法，其中所述载体在半导体层的第一侧处设有氧化层，局部去除所述台面状岛周围的所述氧化层。
4.如权利要求1或2所述的方法，其中所述互连结构包括应力消除电介质层，以允许所述有源器件与所述台面状岛之间的相对移动。
5.如权利要求1所述的方法，其中在选择性地去除所述半导体衬底的过程中同时形成所述台面状岛和所述端子，由于衬底在所述延伸部分的区域处被完全去除以便形成所述端子。
6.如权利要求1所述的方法，其中所述端子形成在所述台面状岛的表面上并通过所述台面状岛电耦合到所述延伸部分。
7.如权利要求1所述的方法，其中对所述衬底的选择性去除将所述互连结构中的所述延伸部分暴露出来，其后将树脂层设置在该第二侧上，在该第二侧面上限定通过延伸穿过所述树脂层的互连而耦合到所述延伸部分的所述端子。
8.如权利要求1所述的方法，其中所述有源器件设有接触焊盘，其利用焊球耦合到所述载体的所述接触焊盘。
9.如权利要求8所述的方法，其中在对所述衬底的选择性去除之前通过研磨从其第二侧来减薄该衬底，且其中仅在所述减薄步骤之后，将所述焊球施加到所述有源器件的所述接触焊盘并对其进行热处理以便与所述接触焊盘或其上的任何材料形成焊接点。
10.一种半导体组件，包括：
横向有限的半导体衬底区，其中限定电元件；
覆在所述衬底区之上且具有第一侧和第二侧的互连结构，该结构在其第一侧设有用于耦合到电器件的接触焊盘，且在其第二侧设有与所述电元件的连接，
位于所述互连结构的所述第二侧处并通过延伸部分耦合到所述互连结构的端子，横向设置所述延伸部分并使其与所述半导体衬底区隔离，
耦合到所述互连结构的所述第一侧的电器件，以及
在所述互连结构的所述第一侧上延伸以便支撑所述互连结构并封装所述电器件的封装体。
11.如权利要求10所述的半导体组件，其中所述封装体包括金属层，并且所述互连结构的所述延伸部分延伸到所述第一侧并耦合到所述金属层。
12.如权利要求11所述的半导体组件，其中所述封装体包括绝缘层。
13.如权利要求11所述的半导体组件，其中所述有源器件包括用于所述衬底区中的所述电元件的控制器件。
14.一种载体衬底，包括具有第一侧和相反的第二侧的半导体衬底，且具有限定在所述衬底中的所述第一侧处的区域中的至少一个电元件，所述载体衬底还包括位于该衬底的所述第一侧上的互连结构，其中限定互连结构：
暴露在所述第二侧处的多个接触焊盘，所述接触焊盘对应于将要安装到其上的电器件的接触焊盘；
至少一个至所述衬底的所述第一侧的延伸部分，其与所述衬底区相邻；
按照预定设计在所述至少一个电元件、延伸部分和接触焊盘之间的互连。
CNB2006800233382A 2005-06-29 2006-06-23 制造半导体组件的方法 Expired - Fee Related CN100555589C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP05105838 2005-06-29
EP05105838.6 2005-06-29

Publications (2)

Publication Number Publication Date
CN101208789A true CN101208789A (zh) 2008-06-25
CN100555589C CN100555589C (zh) 2009-10-28

Family

ID=37450915

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006800233382A Expired - Fee Related CN100555589C (zh) 2005-06-29 2006-06-23 制造半导体组件的方法

Country Status (7)

Country Link
US (1) US20100164079A1 (zh)
EP (1) EP1900018A2 (zh)
JP (1) JP2009500820A (zh)
KR (1) KR20080021703A (zh)
CN (1) CN100555589C (zh)
TW (1) TW200707606A (zh)
WO (1) WO2007000697A2 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102244012A (zh) * 2010-05-13 2011-11-16 新科金朋有限公司 半导体器件及其制造方法
CN102714190A (zh) * 2010-01-18 2012-10-03 马维尔国际贸易有限公司 具有半导体衬底的封装组件
CN103311202A (zh) * 2012-03-16 2013-09-18 台湾积体电路制造股份有限公司 集成电路的引线接合结构
US9257410B2 (en) 2010-02-03 2016-02-09 Marvell World Trade Ltd. Package assembly including a semiconductor substrate in which a first portion of a surface of the semiconductor substrate is recessed relative to a second portion of the surface of the semiconductor substrate to form a recessed region in the semiconductor substrate
CN110945660A (zh) * 2019-11-12 2020-03-31 深圳市汇顶科技股份有限公司 堆叠式的芯片、制造方法、图像传感器和电子设备
TWI694581B (zh) * 2018-12-26 2020-05-21 財團法人工業技術研究院 靜電放電防護裝置與具有電容的整合被動元件
CN111223821A (zh) * 2018-11-27 2020-06-02 台湾积体电路制造股份有限公司 半导体器件封装件和半导体结构
CN111968972A (zh) * 2020-07-13 2020-11-20 深圳市汇芯通信技术有限公司 一种集成芯片及其制作方法和集成电路
US11380639B2 (en) 2018-11-27 2022-07-05 Taiwan Semiconductor Manufacturing Co., Ltd. Shielding structures

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7432690B2 (en) * 2005-05-27 2008-10-07 Hubbell Incorporated Dual circuit wall switch occupancy sensor and method of operating same
JP2008016508A (ja) * 2006-07-03 2008-01-24 Nec Electronics Corp 半導体装置およびその製造方法
JP4303282B2 (ja) * 2006-12-22 2009-07-29 Ｔｄｋ株式会社 プリント配線板の配線構造及びその形成方法
HK1109708A2 (en) * 2007-04-24 2008-06-13 On Track Innovations Ltd Interface card and apparatus and process for the formation thereof
US7872356B2 (en) 2007-05-16 2011-01-18 Qualcomm Incorporated Die stacking system and method
TWI351751B (en) * 2007-06-22 2011-11-01 Ind Tech Res Inst Self-aligned wafer or chip structure, self-aligned
JP5092621B2 (ja) * 2007-08-20 2012-12-05 大日本印刷株式会社 配線基板およびその製造方法
KR101278526B1 (ko) 2007-08-30 2013-06-25 삼성전자주식회사 반도체 장치 및 그의 제조 방법, 및 이를 갖는 플립 칩패키지 및 그의 제조 방법
JP4675945B2 (ja) * 2007-09-06 2011-04-27 株式会社東芝 半導体装置
US8064224B2 (en) * 2008-03-31 2011-11-22 Intel Corporation Microelectronic package containing silicon patches for high density interconnects, and method of manufacturing same
US8273603B2 (en) * 2008-04-04 2012-09-25 The Charles Stark Draper Laboratory, Inc. Interposers, electronic modules, and methods for forming the same
US8017451B2 (en) 2008-04-04 2011-09-13 The Charles Stark Draper Laboratory, Inc. Electronic modules and methods for forming the same
KR101473300B1 (ko) * 2008-08-21 2014-12-26 삼성전자주식회사 플립 칩 패키지 및 그의 제조 방법
EP2178113A1 (en) * 2008-10-15 2010-04-21 Nxp B.V. Electronic component and method of manufacturing the same
GB2464916B (en) 2008-10-21 2013-07-31 Iti Scotland Ltd Light Guides
KR101751711B1 (ko) 2009-03-05 2017-06-28 아이티아이 스코틀랜드 리미티드 광 가이드들
US9625641B2 (en) * 2009-03-05 2017-04-18 Design Led Products Limited Light guides
US20100327465A1 (en) * 2009-06-25 2010-12-30 Advanced Semiconductor Engineering, Inc. Package process and package structure
DE102009038674B4 (de) * 2009-08-24 2012-02-09 Epcos Ag Trägervorrichtung, Anordnung mit einer solchen Trägervorrichtung sowie Verfahren zur Herstellung eines mindestens eine keramische Schicht umfassenden struktururierten Schichtstapels
TWI391037B (zh) * 2009-11-09 2013-03-21 Advance Materials Corp 接墊結構及其製法
US8440012B2 (en) 2010-10-13 2013-05-14 Rf Micro Devices, Inc. Atomic layer deposition encapsulation for acoustic wave devices
US8313985B2 (en) 2010-10-21 2012-11-20 Rf Micro Devices, Inc. Atomic layer deposition encapsulation for power amplifiers in RF circuits
TWI418007B (zh) * 2011-01-07 2013-12-01 Unimicron Technology Corp 覆晶封裝基板
JP5827476B2 (ja) * 2011-03-08 2015-12-02 株式会社東芝 半導体モジュール及びその製造方法
GB2486032B (en) * 2011-03-22 2013-06-19 Enecsys Ltd Solar photovoltaic inverters
US20130113118A1 (en) * 2011-11-04 2013-05-09 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Sloped Surface in Patterning Layer to Separate Bumps of Semiconductor Die from Patterning Layer
JP5959097B2 (ja) 2012-07-03 2016-08-02 ルネサスエレクトロニクス株式会社 半導体装置
JP6066612B2 (ja) * 2012-08-06 2017-01-25 キヤノン株式会社 液体吐出ヘッド及びその製造方法
US20140077355A1 (en) * 2012-09-14 2014-03-20 Maxim Integrated Products, Inc. Three-dimensional semiconductor package device having enhanced security
US9564415B2 (en) * 2012-09-14 2017-02-07 Maxim Integrated Products, Inc. Semiconductor package device having passive energy components
JP6336298B2 (ja) * 2014-03-10 2018-06-06 ローム株式会社 半導体装置
US9331003B1 (en) * 2014-03-28 2016-05-03 Stats Chippac Ltd. Integrated circuit packaging system with pre-molded leadframe and method of manufacture thereof
US9899330B2 (en) * 2014-10-03 2018-02-20 Mc10, Inc. Flexible electronic circuits with embedded integrated circuit die
TWI575676B (zh) * 2014-11-17 2017-03-21 矽品精密工業股份有限公司 電子封裝結構及其製法
DE102014223862A1 (de) * 2014-11-24 2016-05-25 Robert Bosch Gmbh Anordnung mit einem Trägersubstrat und einem Leistungsbauelement
US10217904B2 (en) * 2015-02-03 2019-02-26 Epistar Corporation Light-emitting device with metallized mounting support structure
US9819144B2 (en) * 2015-05-14 2017-11-14 Apple Inc. High-efficiency vertical emitters with improved heat sinking
US10034375B2 (en) 2015-05-21 2018-07-24 Apple Inc. Circuit substrate with embedded heat sink
US10699970B2 (en) * 2015-06-16 2020-06-30 Psemi Corporation Electrically testable integrated circuit packaging
US9735539B2 (en) 2015-07-20 2017-08-15 Apple Inc. VCSEL structure with embedded heat sink
US10317965B2 (en) 2015-09-15 2019-06-11 Intersil Americas LLC Apparatuses and methods for encapsulated devices
US20180180795A1 (en) * 2016-12-22 2018-06-28 Dura Operating, Llc Light guide and method of creating a light guide by screen-printing
FR3061404B1 (fr) * 2016-12-27 2022-09-23 Packaging Sip Procede de fabrication collective de modules electroniques hermetiques
EP3422417B1 (en) * 2017-06-30 2021-08-04 Murata Manufacturing Co., Ltd. Distributed lc filter structure
JP2019192729A (ja) * 2018-04-23 2019-10-31 株式会社村田製作所 半導体装置
JP2020004885A (ja) * 2018-06-29 2020-01-09 太陽誘電株式会社 半導体モジュール
JP7298195B2 (ja) 2019-03-05 2023-06-27 富士通オプティカルコンポーネンツ株式会社 光モジュール及びその製造方法
KR102545168B1 (ko) * 2019-03-26 2023-06-19 삼성전자주식회사 인터포저 및 이를 포함하는 반도체 패키지
US10881028B1 (en) 2019-07-03 2020-12-29 Apple Inc. Efficient heat removal from electronic modules
USD930928S1 (en) 2019-09-26 2021-09-14 Karcher North America, Inc. Frame for a pressure washer
KR20210042212A (ko) * 2019-10-08 2021-04-19 삼성전자주식회사 반도체 패키지
US11710945B2 (en) 2020-05-25 2023-07-25 Apple Inc. Projection of patterned and flood illumination
US11699715B1 (en) 2020-09-06 2023-07-11 Apple Inc. Flip-chip mounting of optoelectronic chips
JP2022071925A (ja) * 2020-10-29 2022-05-17 ローム株式会社 半導体装置および半導体装置の製造方法
US20220345828A1 (en) * 2021-04-26 2022-10-27 RF360 Europe GmbH Etch stop and protection layer for capacitor processing in electroacoustic devices

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE1008384A3 (nl) * 1994-05-24 1996-04-02 Koninkl Philips Electronics Nv Werkwijze voor het vervaardigen van halfgeleiderinrichtingen met halfgeleiderelementen gevormd in een op een dragerplak aangebrachte laag halfgeleidermateriaal.
EP1251557B1 (en) * 1994-07-26 2007-01-03 Koninklijke Philips Electronics N.V. Method of manufacturing semiconductor devices and semiconductor device
US5994188A (en) * 1996-04-15 1999-11-30 Delco Electronics Corporation Method of fabricating a vertical power device with integrated control circuitry
US6075279A (en) * 1996-06-26 2000-06-13 Sanyo Electric Co., Ltd. Semiconductor device
US5858814A (en) * 1996-07-17 1999-01-12 Lucent Technologies Inc. Hybrid chip and method therefor
FR2782840B1 (fr) * 1998-08-25 2003-09-05 Commissariat Energie Atomique Circuit electronique et procede de realisation d'un circuit electronique integre comprenant au moins un composant electronique de puissance dans une plaque de substrat
KR100281907B1 (ko) * 1998-10-29 2001-02-15 김덕중 인텔리전트 전력 집적 회로 및 이를 제조하는 방법
JP4526651B2 (ja) * 1999-08-12 2010-08-18 富士通セミコンダクター株式会社 半導体装置
JP4329235B2 (ja) * 2000-06-27 2009-09-09 セイコーエプソン株式会社 半導体装置及びその製造方法
US6632704B2 (en) * 2000-12-19 2003-10-14 Intel Corporation Molded flip chip package
EP1251577B1 (en) * 2001-04-19 2007-04-25 Interuniversitair Microelektronica Centrum Vzw Fabrication of integrated tunable/switchable passive microwave and millimeter wave modules
US20040084766A1 (en) * 2002-10-30 2004-05-06 Pei-Ying Shieh System-in-a-package device

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102714190A (zh) * 2010-01-18 2012-10-03 马维尔国际贸易有限公司 具有半导体衬底的封装组件
US9275929B2 (en) 2010-01-18 2016-03-01 Marvell World Trade Ltd. Package assembly having a semiconductor substrate
CN102714190B (zh) * 2010-01-18 2016-11-30 马维尔国际贸易有限公司 具有半导体衬底的封装组件
US9257410B2 (en) 2010-02-03 2016-02-09 Marvell World Trade Ltd. Package assembly including a semiconductor substrate in which a first portion of a surface of the semiconductor substrate is recessed relative to a second portion of the surface of the semiconductor substrate to form a recessed region in the semiconductor substrate
US9768144B2 (en) 2010-02-03 2017-09-19 Marvell World Trade Ltd. Package assembly including a semiconductor substrate in which a first portion of a surface of the semiconductor substrate is recessed relative to a second portion of the surface of the semiconductor substrate to form a recessed region in the semiconductor substrate
CN102244012A (zh) * 2010-05-13 2011-11-16 新科金朋有限公司 半导体器件及其制造方法
US9257411B2 (en) 2010-05-13 2016-02-09 Stats Chippac, Ltd. Semiconductor device and method of embedding bumps formed on semiconductor die into penetrable adhesive layer to reduce die shifting during encapsulation
TWI550739B (zh) * 2010-05-13 2016-09-21 史達晶片有限公司 埋置形成於半導體晶粒上之凸塊於可穿透黏著層中之半導體裝置及方法以減少在單一化過程中晶粒之移動
CN103311202A (zh) * 2012-03-16 2013-09-18 台湾积体电路制造股份有限公司 集成电路的引线接合结构
CN103311202B (zh) * 2012-03-16 2016-01-20 台湾积体电路制造股份有限公司 集成电路的引线接合结构
CN111223821B (zh) * 2018-11-27 2022-03-11 台湾积体电路制造股份有限公司 半导体器件封装件和半导体结构
CN111223821A (zh) * 2018-11-27 2020-06-02 台湾积体电路制造股份有限公司 半导体器件封装件和半导体结构
US11380639B2 (en) 2018-11-27 2022-07-05 Taiwan Semiconductor Manufacturing Co., Ltd. Shielding structures
US11855022B2 (en) 2018-11-27 2023-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Shielding structures
TWI694581B (zh) * 2018-12-26 2020-05-21 財團法人工業技術研究院 靜電放電防護裝置與具有電容的整合被動元件
US11088135B2 (en) 2018-12-26 2021-08-10 Industrial Technology Research Institute Electrostatic discharge protection apparatus and integrated passive device with capacitors
CN110945660A (zh) * 2019-11-12 2020-03-31 深圳市汇顶科技股份有限公司 堆叠式的芯片、制造方法、图像传感器和电子设备
CN110945660B (zh) * 2019-11-12 2024-01-23 深圳市汇顶科技股份有限公司 堆叠式的芯片、制造方法、图像传感器和电子设备
CN111968972A (zh) * 2020-07-13 2020-11-20 深圳市汇芯通信技术有限公司 一种集成芯片及其制作方法和集成电路
CN111968972B (zh) * 2020-07-13 2024-03-26 深圳市汇芯通信技术有限公司 一种集成芯片及其制作方法和集成电路

Also Published As

Publication number Publication date
EP1900018A2 (en) 2008-03-19
CN100555589C (zh) 2009-10-28
TW200707606A (en) 2007-02-16
US20100164079A1 (en) 2010-07-01
JP2009500820A (ja) 2009-01-08
KR20080021703A (ko) 2008-03-07
WO2007000697A3 (en) 2007-04-12
WO2007000697A2 (en) 2007-01-04

Similar Documents

Publication Publication Date Title
CN100555589C (zh) 制造半导体组件的方法
KR100878169B1 (ko) 반도체 장치, 적층형 반도체 장치, 및 반도체 장치의 제조방법
KR100612425B1 (ko) 안테나가 내장된 무연 칩 캐리어의 구조 및 제조방법
US6239496B1 (en) Package having very thin semiconductor chip, multichip module assembled by the package, and method for manufacturing the same
US7132747B2 (en) Multilayer integrated circuit for RF communication and method for assembly thereof
US7268426B2 (en) High-frequency chip packages
KR100692441B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
US7781880B2 (en) Semiconductor package
CN110649001B (zh) 一种集成天线结构的2.5d多芯片封装结构及制造方法
US7838380B2 (en) Method for manufacturing passive device and semiconductor package using thin metal piece
US20080315396A1 (en) Mold compound circuit structure for enhanced electrical and thermal performance
US7078794B2 (en) Chip package and process for forming the same
JP2008545263A (ja) パッケージ、部分組立品、及びその製造方法
CN102034718A (zh) 半导体器件和在tsv转接板中形成开口腔以在wlcsmp中容纳半导体裸片的方法
CN110890349A (zh) 一种带有光互连接口的光电芯片三维封装结构及其制造方法
JP2009516369A (ja) チップアセンブリ及びそのチップアセンブリの製造方法
US7732934B2 (en) Semiconductor device having conductive adhesive layer and method of fabricating the same
CN114765137A (zh) 半导体装置及其制造方法
CN113140549A (zh) 半导体设备封装和其制造方法
CN115497910A (zh) 晶片堆叠结构及其制造方法
WO2000019531A1 (en) Backside electrical contact structure for a module having an exposed backside
CN115938951A (zh) 半导体器件以及在衬底上形成用于散热器/屏蔽结构的接地连接的凸块焊盘阵列的方法
JP3568534B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091028

Termination date: 20110623