CN101208682B - 具有锁存服务请求的从设备 - Google Patents

具有锁存服务请求的从设备 Download PDF

Info

Publication number
CN101208682B
CN101208682B CN2006800232623A CN200680023262A CN101208682B CN 101208682 B CN101208682 B CN 101208682B CN 2006800232623 A CN2006800232623 A CN 2006800232623A CN 200680023262 A CN200680023262 A CN 200680023262A CN 101208682 B CN101208682 B CN 101208682B
Authority
CN
China
Prior art keywords
slave unit
service
serial data
request
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800232623A
Other languages
English (en)
Other versions
CN101208682A (zh
Inventor
阿姆里塔·德什潘德
阿尔玛·安德森
让-马克·伊拉扎巴尔
斯蒂芬·布洛佐斯
保罗·博加德斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN101208682A publication Critical patent/CN101208682A/zh
Application granted granted Critical
Publication of CN101208682B publication Critical patent/CN101208682B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Small-Scale Networks (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Train Traffic Observation, Control, And Security (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

根据一个实施例,一种通信***(100),使用用于实现通信协议的、具有串行数据线和时钟线的串行数据传送总线,所述通信***包括锁存的服务请求。一个或更多个从设备向主设备(130)请求服务的方法,包括:在独立于串行数据传送总线的公共节点处(156),检测向总线的主设备断言服务请求信号的条件(162)。在从设备内,对服务请求进行锁存(164),从而服务请求保持被断言,无需考虑所检测的条件的改变。主设备使用串行数据传送总线,响应于从设备的询问,将服务请求去断言(166)。可以将设备配置为通用输入/输出设备,CODEC装置或其他从设备,并且可符合I2C和/或SMBus串行通信规范。

Description

具有锁存服务请求的从设备
技术领域
本发明概括而言涉及通信设备和方法,并具体涉及通过通信总线上的从设备锁存服务请求的方法及装置。
背景技术
菲利浦公司开发的集成电路间(I2C)总线允许集成电路通过简单的双向2线总线(正电源和地)彼此直接通信。设备与总线上两个线中的每一个连接,一个是用于数据通信的串行数据线(SDA),另一个是用于设备间数据通信的控制和同步的串行时钟线(SCL)。每个设备与其他设备中的每一个并行连接,每一条总线,SDA和SCL,用作总线上所有线的线与(wired-AND)。将每个设备的输出配置为集电极开路/漏极开路设备,并且当总线处于静止状态时,一个或更多个上拉电阻器保持总线上的‘软’逻辑高值。当设备需要访问总线时,通过导通状态下位于地电势的集电极开路/漏极开路设备,设备将总线拉至逻辑低值。
与I2C总线连接的每个设备可由地址来识别,并且可作为发送方或接收方、或作为两者而操作。使用主-从通信协议实现数据传送。主设备是启动数据传送并产生允许该传送的时钟信号的设备;被寻址的任何设备为该传送的从设备。可通过主设备启动数据传送,将数据发送到从设备(此处称作写),或者向从设备请求数据(此处称作读)。例如,诸如显示屏的输出设备通常不能启动数据传送,因而将其配置成仅以从设备而操作。另一方面,微处理器通常被配置成根据情况需要而作为主设备或从设备而操作。
在静止状态下,SDA和SCL总线都处于逻辑高状态(此处称作高,或逻辑状态1)。主设备通过断言(assert)SDA线上转变成逻辑低状态(此处称作低,或逻辑状态0)来启动数据传送,同时SCL线为高;将其称作START条件。之后,主设备来回切换(toggle)SCL线,以控制数据传送的同步;当SCL时钟为低时,SDA线上发生数据值的改变,并且只有当SCL时钟为高时才认为SDA线的状态有效。
可断言多个START,以实现同一传送对话期内的一系列数据传送。通常,每次数据传送都需要来自被寻址的数据传送接收方的应答。为了终止该数据传送,当SCL时钟为高时,主机断言SDA线上的由低到高的转变;将其称作STOP条件。之后,任何设备都可以作为主设备,通过断言使SDA线上发生低到高的转换来控制总线,如上所述。注意,为了易于描述,此处所使用的术语“断言”用于实现或试图实现特定的逻辑状态。在转变到逻辑高状态的示例中,通常通过断言设备将总线从强制下拉状态中释放而提供。断言逻辑高状态允许总线上的上述上拉设备使总线处于逻辑高状态,除非另一设备也迫使下拉状态。
I2C数据传送的一般格式包括构成I2C总线的SDA线和SCL线上的信号。START条件(S)对应于:当SCL线为高时,SDA线上的信号从高到低的转变。在START之后,主机发送额定为7位的地址,之后发送读/写非(read/write-not)指示符。在发送地址和数据传送方向(R/W-)之后,主机释放SDA线,允许其升高到逻辑高电平。如果从设备识别出其地址,则从设备通过将总线拉低而发送应答信号(ACK)。因此,主机释放SDA线时不存在低信号表示未应答(NAK)。如果通过SDA上的低电平使地址得到应答,则发送设备发送数据。如果数据传送的方向相对于主机是“读”,则从设备为发送设备;如果该方向相对于主机是“写”,则主设备为发送设备。发送设备释放对SDA线的控制,接收设备通过断言SDA线上的逻辑低值而对数据接收进行应答。如果数据得到应答,则发送法发送附加的数据。持续这一过程直到全部数据都得到传输,或者直至所传输的数据项没有得到应答为止。随后,主设备可重新断言START信号,并重复上述过程,或者可断言STOP信号(P),终止这个数据传送对话。
上述接口协议可通过多种方法来实现。为了使I2C接口的编程或设计的开发时间最短,已经公开了多种通用接口方案。美国新墨西哥州立大学(University of New Mexico)Amrita Deshpande的硕士论文“DESIGN OF A BEHAVIORAL(REGISTER TRANSFER LEVEL,RTL)MODELOF THE INTER-INTEGRATED CIRCUIT OR I2C-BUS MASTER-SLAVEINTERFACE”(1999)披露了一种包含在I2C设备中的I2C主设备接口和从设备接口,该文章在此引作参考。通过提供得到验证的I2C接口,***设计人员无需致力于I2C规范和协议的细节。该论文中主设备和从设备接口两者都基于状态机。在美国专利编号6,799,233中进一步描述了基于状态机的***和方法,该专利在此引作参考。
发明内容
本发明的多个方面涉及以解决和克服上述问题的方式、通过通信总线上的从设备锁存服务请求的方法和装置。
根据一个示例性实施例,本发明涉及一种具有数据线电路和服务请求电路的从设备,所述数据线电路被配置为接收来自总线的数据,而所述服务请求电路被配置为对期望进行服务做出响应,在独立于总线之处断言(assert)服务请求。服务请求电路包括锁存器,该锁存器被配置为锁存所断言的服务请求,直至使用数据线电路对从设备进行服务为止。
在其他实施例中,用软件来实现锁存器,和/或将锁存器可编程地配置为:锁存服务请求电路所断言的请求,直至从设备得到服务;或者不对服务请求电路进行锁存。可以将根据本发明的设备的实施例配置成通用输入/输出设备,CODEC装置或其他从设备。根据本发明的设备的实施例可以遵从I2C串行通信规范,SMBus串行通信规范,或其他串行数据传送总线规范。
根据本发明的方法的实施例涉及使用用于实现通信协议的、具有串行数据线和时钟线的串行数据传送总线的通信***。一个或更多个从设备向主设备请求服务的方法包括:在从设备内,在独立于串行数据传送总线的公共节点处,检测向串行数据传送总线的主设备断言服务请求信号的条件。在从设备内锁存该服务请求,使得服务请求保持被断言,无需考虑所检测条件的改变。主设备使用串行数据传送总线,响应于从设备的询问(interrogation)而对服务请求去断言(de-asserted)。
该方法的实施例还可以包括将一个或更多个输入值存储到从设备,把一个或更多个输入的当前条件与存储值进行比较,并确定存储值与当前条件不同。
本发明的上述概括描述无意于描述本发明的每个实施例或每种实施方式。参照下面结合附图进行的详细描述和权利要求,本发明的优点,效果以及对本发明更完全的理解将变得明显且可以理解。
附图说明
考虑到下面结合附图对本发明多个实施例的详细描述,可以更充分地理解本发明,在附图中:
图1A为根据本发明实施例实现锁存的服务请求的数据通信***的框图;
图1B为根据本发明实施例实现非锁存和锁存的服务请求的数据通信***的信号线的图示;
图2为根据本发明实施例实现锁存的服务请求的方法的流程图;以及
图3为根据本发明其他实施例实现可编程锁存的服务请求的另一方法的流程图。
具体实施方式
尽管本发明存在多种修改和备选形式,但附图中示例性地示出了其具体形式,下面将对此进行详细描述。然而,应该理解,本发明并不限于所描述的特定实施例。相反,本发明将涵盖由所附权利要求定义的本发明范围内的所有修改、等效和备选。
本发明一般而言可应用于由通信总线上的从设备锁存服务请求的方法和装置。本发明已被发现特别有益于集成电路间(I2C)串行数据通信总线,不过也有益于其他总线和通信协议,如***管理总线(SMBus)体系结构和/或协议,或其他串行数据通信***。为了说明而非限制的目的,将在具有控制与从设备的通信的主设备的I2C总线的上下文中描述本发明。
在I2C总线结构上,主设备控制与I2C从设备的通信。I2C从设备可应用于多个应用领域中,从蜂窝电话,PDA和智能电话(SmartPhone)到LCD TV,医疗设备,游戏及其他应用。I2C从设备的一个具体应用是作为通用输入/输出(GPIO)设备。在这种设备中,存在多个可用作输入或输出的多功能管脚。当用作输入时,这些管脚通常指示被监测的特定信号的状态。
有些时候,希望监测输入管脚的值的改变,并将该信息传递给***控制主设备,如微控制器。这可通过指示针对主设备的服务的请求的INTERRUPT管脚来完成。当被断言时,服务请求信号(此处称作INTERRUPT)向微控制器指示输入信号的值已经发生改变。例如,GPIO可存储输入管脚的初始值,然后当任何一个输入发生改变时,比较存储值与当前值,并且如果不同的话,则产生INTERRUPT信号。
已知的I2C从设备的一个问题是,如果输入管脚变回到其初始条件,则INTERRUPT信号被去断言,如果***主设备没有机会在断言INTERRUPT时读取输入值,则指示输入信号已经发生改变的信息会发生丢失。根据本发明的设备锁存输入信号的改变,使得即使信号切换回其初始值,仍旧保持对INTERRUPT的断言。由此,改变信息不会发生丢失。在根据本发明的其他实施例中,可通过I2C总线在非锁存与锁存服务请求之间对从设备进行编程。
根据本发明的一个示例性实施例,串行数据通信总线上的一个或更多个从设备通过在独立于串行数据传送总线的公共节点处,在从设备中检测向串行数据传送总线的主设备断言服务请求信号的条件,向主设备请求服务。在从设备中对服务请求进行锁存,从而服务请求保持被断言,无需考虑所检测条件的改变。主设备使用串行数据传送总线,响应从设备的询问,对服务请求进行去断言。可以将从设备配置为通用输入/输出设备,CODEC装置或其他从设备。通信***可符合I2C,SMBus和/或其他串行通信规范。
图1A为根据本发明实施例实现锁存的服务请求的数据通信***100的框图。将SDA线110和SCL线120设置成I2C数据总线125。主设备130和从设备140与I2C数据总线125相连。主设备130与I2C数据总线125电连接,使用时钟连接134和数据连接132分别与SCL线120和SDA线110电连接。
从设备140与I2C数据总线125电连接,使用时钟连接144和数据连接142分别与SCL线120和SDA线110电连接。与I2C数据总线125分离的服务请求节点150,被表示成将主设备130与从设备140电连接。根据本发明,可使用服务请求节点150断言INTERRUPT。尽管在图1A中将服务请求节点150表示成物理连接,例如迹线(trace),然而服务请求节点150可通过中间设备路由。例如,服务请求节点150备选地可以是从设备140上的中断请求管脚,该管脚可通信地与执行中断例程的微处理器(未示出)耦合,其中微处理器检测来自从设备140的服务请求,并与主设备130进行通信,以启动从设备140所断言的INTERRUPT的服务。
除主设备130所执行的任何其他动作以外,主设备130包括至少三种针对INTERRUPT的服务的状态152,154,156。检测服务请求节点150上的服务请求的状态152,是一种针对INTERRUPT的服务的静止状态。主设备130完成它的其他职能(如果有的话),直到服务请求节点150上断言INTERRUPT为止。主设备130可连续地检测服务请求节点150的条件,或者以有规律的间隔检测服务请求节点150的条件,或者可以响应于提示(prompt)而检测服务请求节点150的条件。
如果主设备130检测服务请求节点150处的INTERRUPT,则主设备130在状态154下获得I2C数据总线125的控制。主设备130使用仲裁方法获得I2C数据总线125的控制,例如在可从菲利浦半导体公司获得的、文档号为9398-393-4001-1的“I2C总线规范”(2000年1月,2.1版)中进一步描述的。主设备130在状态156下对从设备的INTERRUPT进行服务,并返回其静止状态152。
根据本发明的实施例,在图1A中将从设备140表示成GPIO设备,其把一个或更多个输入/输出(I/O)管脚处的当前条件与初始条件进行比较,并在服务请求节点150处断言锁存的INTERRUPT。在状态162下,从设备140检测希望主设备130进行服务的条件。从设备140对服务请求节点150上的服务请求164进行锁存。与启动服务请求164的条件的改变无关,在服务请求节点150处保持对INTERRUPT的断言,从而将INTERRUPT锁存,至少到从设备140被主设备130寻址和服务为止。响应于主设备130对从设备140的寻址以及对INTERRUPT的服务,从设备140将服务请求节点150上的INTERRUPT去断言166。
图1B为根据本发明实施例,实现锁存的服务请求的数据通信***的数据线的图示170,其对异步INTERRUPT进行锁存。曲线172对应于根据本发明的GPIO从设备的I/O管脚的逻辑状态,曲线174对应于GPIO从设备的服务请求管脚的逻辑状态。曲线172和174示出了I/O管脚与服务请求管脚的逻辑状态之间的对应。在图1B所示的示例中,事件184导致曲线172表现出从逻辑状态1到0的转变,曲线174中也表现出从逻辑状态1到0发生转变。事件186导致曲线172表现出从逻辑状态0到1的转变,曲线174中也表现出从逻辑状态0到1的转变。如果从设备INTERRUPT,在本示例中为事件184与事件186之间的曲线174的低状态,在事件184与事件186的时间之间并没有得到总线上主设备的服务,则可能丢失与INTERRUPT有关的信息。
曲线176对应于根据本发明具有锁存的INTERRUPT的GPIO从设备的I/O管脚的逻辑状态,曲线178对应于GPIO从设备的服务请求管脚的逻辑状态。根据锁存的INTERRUPT,曲线176和178示出了I/O管脚与服务请求管脚的逻辑状态之间的对应。在图1A中曲线176,178所示的示例中,事件182导致曲线176表现出从逻辑状态1到0的转变,曲线178中也表现出从逻辑状态1到0的转变,在服务请求线上断言锁存的INTERRUPT。在事件184之后,事件182导致逻辑状态从0到1的转变,而曲线178不是这样(例如,没有将INTERRUPT去断言)。响应于在总线上对从设备进行寻址,以及INTERRUPT得到服务,例如通过事件188,曲线178表示通过逻辑状态从0到1的转变将INTERRUPT去断言。即使事件184可能是瞬时异步条件,根据本发明对服务请求进行锁存能够确保从设备得到总线上的主设备的服务,从而解决了瞬时异步条件的问题。
图2为根据本发明实施例实现锁存的服务请求的方法的流程图200。从设备检测210要求服务的条件。例如,GPIO从设备可监测输入管脚逻辑状态的改变。如果所监测的管脚的逻辑状态发生改变,则从设备诸如通过在服务请求节点上断言INTERRUPT,来断言并锁存服务请求220。响应于总线上主设备对从设备的寻址,以及对INTERRUPT的服务230,从设备诸如通过从服务请求节点去除INTERRUPT而去断言服务请求240。使用GPIO设备作为实现方法200的从设备,仅仅是为了说明的目的,而非进行限制。
图3为根据本发明其他实施例实现可编程锁存的服务请求的方法300的流程图。为了说明而非限制,将在I2C总线上的GPIO从设备的上下文中描述方法300。
从设备诸如通过使用易失性和/或非易失性存储器来存储初始输入条件310。把存储的输入条件与当前条件进行比较320。如果判断330存储的输入条件与当前条件不存在差异,则不断言服务请求332,并执行进一步比较320。如果判断330存储的输入条件与当前条件不同,则进行检查340以确定是否需要锁存的服务请求。如果检查340表明不需要锁存,则断言服务请求350,并进行进一步比较320。如果检查340表明需要锁存,则断言服务请求360并进行锁存370。
然后,从设备等待主设备使用总线进行寻址和对服务请求进行服务。如果主设备使用总线对从设备进行寻址,并且执行期望的服务372,那么将服务请求去断言374,并进行进一步的比较320。
正如本领域所公知的,如果期望对服务请求进行去锁存(诸如进行硬件复位或软件重启),可以使用看门狗定时器或其他方法对服务请求去断言374,从而去除服务请求锁存370。
可使用硬件,固件,软件或者它们的组合来实现此处所描述的服务请求锁存和可编程服务请求锁存的多个实施例。本发明所使用的服务功能可以存在于所述的主设备中,或者备选地可存在于与串行数据通信***100连接的独立或联网的计算机中。图1中所示的串行数据通信***100是一种可结合该通信***,计算机或其他计算机实现的设备使用的、执行本发明操作的示例结构。
图1中所示的适于实现根据本发明的服务功能的示例性主设备130,通常包括与随机存取存储器(RAM)和/或只读存储器(ROM)的某些变体相耦合的中央处理器(CPU)。ROM也可以是其他种类的用于存储程序的存储介质,诸如可编程ROM(PROM),可擦除PROM(EPROM)等等。处理器可通过输入/输出(I/O)电路和/或其他总线(bussing)与其他内部和外部部件进行通信,以提供控制信号,通信信号等。
主设备130还可以包括一个或多个数据存储设备,包括硬盘和软盘驱动器,CD-ROM驱动器,以及能够读和/或存储信息的其他硬件,诸如DVD等。在一个实施例中,实现根据本发明的服务请求锁存和可编程服务请求锁存的软件可以被存储并分发到CD-ROM,磁盘或其他能够以便携式存储信息的介质上。这些存储介质可以被***诸如CD-ROM驱动器、磁盘驱动器等的设备中,并且被读取。也可以通过数据信号将该软件传输给计算装置,例如通过诸如互联网的网络而电下载。另外,如前面所描述的,可以将实现本发明相关功能的软件备选地存储到计算设备的内部存储器/存储器中,例如存储在ROM中。
所产生的具有计算机可读程序代码的任何程序,都可以被包含在一个或多个计算机可用介质中,诸如存储器设备或传输设备,从而得到根据本发明的计算机程序产品或制品。由此,此处使用的“计算机可读介质”,“制品”,“计算机程序产品”或其他类似语言意在包含永久,临时或暂时存在于诸如任何存储器设备或任何传输设备的计算机可用介质上的计算机程序。
说明书中所披露的每个特征(包括任何所附的权利要求,摘要和附图),都可以被具有相同、等效或类似作用的备选特征所取代,除非另有说明。因此,除非另有说明,否则所披露的每个特征仅是等效或类似特征的一般系列的一个示例。
因而,描述了多个实施例作为实现本发明的示例,解决了从与总线结构连接的多个设备请求服务的问题。在每种实施方式中,可以对服务请求进行锁存,以确保由总线上的主设备对服务请求进行服务,无需考虑瞬态或改变的输入条件。
不应认为本发明局限于上面所述的特定示例。多种变型,等效过程以及本发明可采用的多种结构都落入本发明的范围之内。例如,可使用类似构成的在公共总线(诸如SMBus或其他总线配置)上的设备之间进行通信的单向或双向接口来实现服务请求锁存装置。这些变体都被认为是如所附权利要求清楚给出的所要求保护的发明的一部分。

Claims (4)

1.一种通信***(100),使用用于实现通信协议的、具有串行数据线(110)和时钟线(120)的串行数据传送总线(125),所述通信***包括:主设备(130),与串行数据传送总线连接,并且被配置为控制串行数据线上的双向串行通信;
独立于串行数据传送总线的服务请求节点(150),所述服务请求节点可由主设备访问;以及从设备模块(140),与串行数据传送总线电耦合,而且被配置为通过对服务请求节点上的服务请求进行锁存而响应希望主设备进行服务的条件,以及响应于主设备使用串行数据传送总线对从设备模块的询问,而去除服务请求。
2.如权利要求1所述的***,其中,所述从设备模块包括:存储器,存储一个或更多个输入的初始值(310);以及比较***(320),把一个或更多个输入的当前值与存储的初始值进行比较,并确定足以在服务请求节点处断言服务请求的条件(330)。
3.如权利要求1所述的***,其中,将所述从设备模块配置为通用输入/输出设备。
4.如权利要求1所述的***,其中,将所述从设备模块配置为CODEC装置的解码器。
CN2006800232623A 2005-04-29 2006-05-01 具有锁存服务请求的从设备 Expired - Fee Related CN101208682B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US67636705P 2005-04-29 2005-04-29
US60/676,367 2005-04-29
PCT/IB2006/051361 WO2006117748A1 (en) 2005-04-29 2006-05-01 Slave device with latched request for service

Publications (2)

Publication Number Publication Date
CN101208682A CN101208682A (zh) 2008-06-25
CN101208682B true CN101208682B (zh) 2011-10-05

Family

ID=36889277

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800232623A Expired - Fee Related CN101208682B (zh) 2005-04-29 2006-05-01 具有锁存服务请求的从设备

Country Status (7)

Country Link
US (1) US7761637B2 (zh)
EP (1) EP1877913B1 (zh)
JP (1) JP2008539495A (zh)
CN (1) CN101208682B (zh)
AT (1) ATE460706T1 (zh)
DE (1) DE602006012822D1 (zh)
WO (1) WO2006117748A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101213535B (zh) * 2005-04-29 2011-11-30 Nxp股份有限公司 动态i2c从装置地址译码器
EP2166457B1 (en) * 2008-09-12 2014-04-23 TELEFONAKTIEBOLAGET LM ERICSSON (publ) Interrupt controller and methods of operation
DE102010005104B3 (de) * 2010-01-20 2011-07-21 Texas Instruments Deutschland GmbH, 85356 Elektronische Vorrichtung und Verfahren für einen größeren Adressbereich auf einem IIC oder einem IIC-kompatiblen Bus
TWI474179B (zh) * 2010-04-28 2015-02-21 Hon Hai Prec Ind Co Ltd 多設備連接系統
JP2012064021A (ja) * 2010-09-16 2012-03-29 Ricoh Co Ltd 通信システム、マスター装置、及びスレーブ装置、並びに通信方法
JP5921264B2 (ja) * 2012-03-09 2016-05-24 キヤノン株式会社 シリアル通信システムおよびその通信初期化の方法、並びにシリアル通信装置およびその通信初期化の方法
CN103440216B (zh) * 2013-08-22 2016-12-28 深圳市汇顶科技股份有限公司 一种通过i2c从设备调试mcu的芯片及方法
JP6359955B2 (ja) * 2014-11-13 2018-07-18 ルネサスエレクトロニクス株式会社 シリアル通信システム、通信制御装置および電子装置
US9846672B2 (en) * 2015-02-02 2017-12-19 Atmel Corporation Serial device with configuration mode for changing device behavior

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5062044A (en) * 1987-09-29 1991-10-29 Western Digital Corporation Temporary bus master for use in a digital system having asynchronously communicating sub-systems
US6438624B1 (en) 1999-03-30 2002-08-20 International Business Machines Corporation Configurable I/O expander addressing for I/O drawers in a multi-drawer rack server system
AU2001288653A1 (en) * 2000-08-31 2002-03-13 Sun Microsystems, Inc. System configuration device security
US6912606B2 (en) * 2001-06-08 2005-06-28 Sycamore Networks, Inc. Generic serial bus architecture
US6799233B1 (en) 2001-06-29 2004-09-28 Koninklijke Philips Electronics N.V. Generalized I2C slave transmitter/receiver state machine
JP2005515547A (ja) 2001-12-28 2005-05-26 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 通信システム
US7089338B1 (en) * 2002-07-17 2006-08-08 Cypress Semiconductor Corp. Method and apparatus for interrupt signaling in a communication network
US20040039835A1 (en) 2002-08-21 2004-02-26 Intel Corporation Method and apparatus for transferring general purpose control information between processors
KR20050076924A (ko) * 2004-01-26 2005-07-29 삼성전자주식회사 양방향 통신이 가능한 i2c 통신시스템 및 그 방법
US20060110157A1 (en) * 2004-11-22 2006-05-25 Infineon Technologies North America Corp. Transceiver with interrupt unit

Also Published As

Publication number Publication date
CN101208682A (zh) 2008-06-25
ATE460706T1 (de) 2010-03-15
JP2008539495A (ja) 2008-11-13
EP1877913B1 (en) 2010-03-10
EP1877913A1 (en) 2008-01-16
WO2006117748A1 (en) 2006-11-09
US20080215779A1 (en) 2008-09-04
US7761637B2 (en) 2010-07-20
DE602006012822D1 (de) 2010-04-22

Similar Documents

Publication Publication Date Title
CN101208682B (zh) 具有锁存服务请求的从设备
CN101208681B (zh) 通信***
CN111427831B (zh) 一种基于电源管理总线协议的接口实现方法
US7788431B2 (en) Dynamic I2C slave device address decoder
US7562172B2 (en) I2C Slave/master interface enhancement using state machines
CN100566278C (zh) 在使用串行数据传送总线的通信***中的从设备
CN104636101A (zh) 定时控制器、包括该定时控制器的显示***及其使用方法
US20070067544A1 (en) System for providing access of multiple data buffers to a data retaining and processing device
CN211427190U (zh) 一种基于飞腾处理器2000+的服务器电路和主板
US11216049B2 (en) Bus system
CN112765082B (zh) 多主机仲裁方法、装置和可读存储介质
TW202026895A (zh) 聚集帶內中斷
CN100588149C (zh) 将目标时钟域中发生的目标事件传递到监控时钟域的电路
CN112214343B (zh) 一种基于pca9511芯片的iic挂死的链路恢复电路及方法
CN212112457U (zh) 一种总线控制器
US20110200059A1 (en) BIT Inversion For Communication Interface
CN105068962A (zh) I2c控制器访问方法及***
CN101627375A (zh) I2c时钟发生方法和***
CN103901959A (zh) 主机板及其电源管理方法
TW202143061A (zh) 促進與積體電路間(ic)反向相容性之改良式積體電路間(i3c)集線器
CN112491674A (zh) 一种串行总线协议兼容通信方法、***、终端及存储介质
Barenys et al. Polling of failed devices on an I 2 C bus
Mahajan Study on I2C Protocol for Implementation on FPGA

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20080912

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20080912

Address after: Holland Ian Deho Finn

Applicant after: NXP B.V.

Address before: Holland Ian Deho Finn

Applicant before: Koninklijke Philips Electronics N.V.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111005

CF01 Termination of patent right due to non-payment of annual fee