CN101207591A - 测量集成电路芯片间传输的数据信号的信号特性的方法和*** - Google Patents

测量集成电路芯片间传输的数据信号的信号特性的方法和*** Download PDF

Info

Publication number
CN101207591A
CN101207591A CNA2007101694132A CN200710169413A CN101207591A CN 101207591 A CN101207591 A CN 101207591A CN A2007101694132 A CNA2007101694132 A CN A2007101694132A CN 200710169413 A CN200710169413 A CN 200710169413A CN 101207591 A CN101207591 A CN 101207591A
Authority
CN
China
Prior art keywords
data
signal
sampling
clock signal
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101694132A
Other languages
English (en)
Other versions
CN101207591B (zh
Inventor
J·D·绍布
F·H·根巴拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101207591A publication Critical patent/CN101207591A/zh
Application granted granted Critical
Publication of CN101207591B publication Critical patent/CN101207591B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31727—Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3016—Delay or race condition test, e.g. race hazard test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Dc Digital Transmission (AREA)

Abstract

在集成电路中接收的数据信号被耦合到接收器以及片上数据采集***，该***响应于测量请求，取数据信号的测量采样。使测量请求与产生捕捉信号和计数器复位信号的异步采样时钟信号同步。计数器对测量请求之间的采样时钟周期数进行测量。在收到测量请求时，捕捉信号触发作为捕捉数据的、计数器中的预设周期数以及测量采样在寄存器中的存储。计数器被同步复位，捕捉数据被发送到离片存储器。离片存储器存储任意数量的捕捉数据，且对于片上数据采集来说片上面积大大减小。离片分析被用于对于捕捉数据构建有效时基，以便进行信号分析。

Description

测量集成电路芯片间传输的数据信号的信号特性的方法和***
技术领域
本发明一般涉及板级传输线驱动器与接收器，特别涉及对在电路板上的集成电路驱动传输线耦合元件之间传输数据的数据通道进行测试的方法。
背景技术
数字计算机***具有持续提高***所用处理器的速度的历史。由于计算机***已经向着多处理器***变化，处理器和存储器***之间的共享信息也已产生了对离片(off-chip)通信网络的提高的速度的需求。设计者通常对片上(on-chip)通信通道拥有与离片通信通道相比更好的控制。离片通信通道较长，具有较高的噪音、阻抗不匹配，并具有与片上通信通道相比较大的不连续性。由于离片通信通道具有较低的阻抗，它们需要较大的电流、因此需要较大的功率来驱动。
当使用片间高速通信(signaling)时，信号线之间的噪音和耦合(串扰)影响信号品质。减轻噪音与耦合的有害影响的一种方法是通过使用差动通信。差动通信包含向差动接收器发送信号及其补码(complement)。通过这种方式，噪音和耦合同等地影响信号及补码。差动接收器仅仅检测信号及其补码之间的不同，因为噪音和耦合代表共模信号。因此，差动通信可抵抗噪音与串扰在信号品质上具有的影响。
当高速数据在芯片之间被传输时，信号线通过其传输线参数被特征化。如果传输线不是在与传输线特征阻抗匹配的阻抗上端接(terminate)，高速信号常常遭受反射。反射可能在驱动器与接收器之间来来回回地传播，并且当在接收器上检测信号时降低了裕量(margin)。因此，为了控制过冲(overshoot)、下冲(undershoot)并提高信号品质，对于所有的高速信号，通常需要某些形式的端接。对于差动通信，使用平行(parallel)传输线。每个传输线可关于其个体的特征阻抗被端接，或者，差动对可用两传输线之间等于差动线阻抗的电阻端接。
传输线***通过噪音、传播速度、损耗以及由于不完美的端接引起的反射来特征化。因此，被接收到的信号不是以可重复的方式在逻辑电平(logic level)之间跳变。即使是当在同一时钟时间被触发跳变到一逻辑电平的时候，线驱动器可能不能每次严格相同地做到这一点。在定时和电压电平上的这些变化可通过使用在时间窗口中查看被接收信号的示波器***进行查看。在此时间窗口中信号的快照可通过触发示波器***以便在与产生该数据信号的时钟同步的时钟时间开始时间扫描进行显示。该数据信号的结果得到的逻辑状态跳变可显示为“可见图(eye diagram)”，其中，上升和下降时间以及逻辑1与逻辑0电压电平将被“污染(smear)”到取决于它们相对于触发时钟跳变的变化性以及测量***中的任何变化性的程度。
由于结果得到的显示将取决于接收器上的时钟触发信号是如何得出的，对于数据传输***来说，没有“唯一(one)”可见图。可能的触发信号的某些实例如下：
1)与数据信号同步且以同样的速率的时钟信号触发。
2)以数据速率的某些通常涉及2的幂(例如4、16等)的分频比的分频时钟触发信号。
3)型态(pattern)触发，它是每次型态重复提供一次触发的信号。
4)数据自身可被用作触发。
5)最后，触发信号是通过在数据信号上使用时钟恢复得出的。
当用于构建可视图(eye pattern)时，这些方法中的每一种提供不同的结果。1)中的时钟触发提供一种在一个显示中包含所有可能的位跳变的经典可见图。2)中的分频时钟触发也产生一可见图，且这在用于产生可见图的设备具有低于被查看信号的数据速率的触发输入带宽时可能是有用的。这种方法将产生好的可见图，除非数据信号被分频比分频后的型态长度(pattern length)为整数。在这种情况下，触发信号将总是与型态中相同的位重合，同时，一贯地丢失型态的其它部分。这将导致产生不完整的可见图。
3)中的型态触发用于显示数据型态中单独的位。如果型态长且查看时间仅仅包括一些位跳变，则每个被触发的扫描中将查看特定的一组位。为了查看整个型态，需要将查看时间触发从型态触发延迟。这是使用示波器时基(scope time base)实现的，并可能导致被显示信号上由于时基电路中的缺点引起的增大的明显抖动。
4)中的数据上的触发是构建可见图的最不可取的方法，应当仅仅用作快速观看。同样的参数的长时间运行未向触发提供跳变，故几乎不可能得到完整的可见图。
尽管需要增大的复杂性，5)中的恢复时钟上的触发具有所列的一些优点：
■在实际时钟信号不可获得时工作良好
■在发送器与接收器之间的距离非常长的情况下，被接收数据与传输时钟之间的关系可能出错
■某些标准需要接收器所“看到”的可见图的分析，特别是对于抖动测试
用于时钟恢复的电路典型地具有从呈现在数据信号上的所恢复时钟信号中移除抖动的环路(loop)带宽。取决于将被进行的测量，这种影响可能好或者坏，需要去理解。
时钟恢复中窄的环路带宽给出了稳定的时钟，因为数据可见图中的任何抖动和基准将被显示。这是有用的绝对措施，但可能未正确表现真实***所“看到”的抖动，如果接收器也使用时钟恢复来跟踪数据以移除抖动的话。
宽的环路带宽让所恢复的时钟信号中更多的抖动通过。这产生了跟踪数据信号中的抖动的所恢复时钟，故结果得到的可见图可能有非常小的抖动存在。相反，如果数据信号与触发信号之间存在延迟，则延迟后的被恢复时钟触发可在相反方向从数据信号移动，导致可见图显示数据信号中所存在的两倍之多的抖动。
尽管这些不同的产生触发信号的方法产生不同的可见图，大多数测量标准指定了进行特定的测量需要什么类型的触发方案。
尽管可见图提供了参数性能的可访问且直观的查看，数据***终究在它们以低的错误率传输数据的能力上被判断。错误测试将提供***运行有多好的整体量度，但对帮助理解降低该期望性能的基本原因方面所做甚少。
完美的可见图将显示所有可能的位序列的所有参数方面，无论某些效应可能发生得多么罕见。这将导致“高的信息深度”。然而，可见图典型地由原始数据的电压/时间采样组成，它们以某一采样速率——其可能为慢于实际数据速率的大小数量级——被采集。对于采样示波器，其对于10Gb/s(数据型态1010)的速率可能是每秒105个采样。这意味着这样采集的可见图将会是“信息浅薄的”。
在不频繁发生的事务(issue)出现时，这成为问题。例如，它们可能是与型态有关的、与噪音有关的，或者可能与例如串扰等的其它效应以及其它类型的干扰有关。这些状况可能不在一个被采样的示波器可见图中呈现出自己，但可能阻碍传输链路达到期望性能等级。例如，可能需要传输链路具有优于1012中有一的错误，而所采集的可见图难以对具有低于105中有一的发生率的概率的事件进行显示。
可见图提供关于被传输数据信号的特性的有用信息，且为了产生和分析可见图数据，已经开发了多种技术。集成电路(IC)具有这样的I/O速度：其使得使用这些技术令人满意而又不对处于到测试者的长距离测试下的信号产生干扰。显然，人们想要在片上采集电压/时间数据，并接着在没有显示示波器限制的情况下重建可见图。
现代计算机***可具有每个芯片(die)几百个的通信通道，这使得使用外部测试设备查看每个单独通道的可见图并不现实。一种解决方案是并入终端附近传统采样示波器中使用的部件(例如触发器、延迟线和采样器)或对各接收器的锁存器进行采样。然而，高速同步触发信号穿过几百个通道的分布是不现实的。如果使用***时钟或本地恢复时钟，则对于每个采样器需要可变延迟线。在现代CMOS工艺中，实现既具有精细分辨率(即小于变换器延迟——几个皮秒)又具有大的延迟范围(几百个皮秒)的延迟线异常艰难。延迟线常常具有低的准确度、高的功率耗散和大的面积，使得它们在每通道基础上的使用是不现实的。
另外，***时钟的频率常常被轻微振动以避免特定频率下的辐射。在同步链路中，***时钟是共用的，故频率变换在所有通信链路间被跟踪。在异步***中，时钟和数据恢复时钟在每通道基础上使用以跟踪任何进入的数据信号的频率偏移。因此，用于测量可见图的解决方案必须具有克服频率漂移的能力。
已经开发了多种方法，它们使用异步采样、电压/时间采样的片上存储以及用于信号统计资料和分析的离片重建的采样数据的读出使得信号特性的测量成为可能。这些方法都具有FIFO存储器块，其使得相对较大的信号数据组(例如＞4000个采样)的捕捉成为可能。这些存储器块在这些片上测量技术与宽总线通道一起使用时变得重要。
因此，存在对于使用减小现有技术的***中片上存储器所需面积的电路进行高速信号高品质测量的方法的需求。
发明内容
片上信号测量***包含一个或一个以上的数字化块、计数器、存储寄存器以及同步块。数字化块并入了被配置为采集表示处于测试下的被接收信号的模拟幅值的数字数据。计数器获得从采集上一个测量采样被采集以来已经发生了多少个异步时钟周期的计数。存储寄存器响应于测量请求信号，捕捉计数器以及数字化块的当前状态。同步块接收测量请求信号并产生与捕捉寄存器中的当前状态数据的采样时钟信号同步的测量信号以及与用于复位计数器的采样时钟信号同步的复位信号。寄存器数据被离片发送，以便用于处理和存储。当所想要的数量的采样被采集到时，可产生信号统计资料并进行分析。
离片处理使用进行修改以并入计数器值的时基算法产生用于所采集数据的新时基。该时基使得多种信号特性能被产生。本发明的方法保留了先前的异步采样方法的所有优点，同时，大大减小了实现所需的面积。结果，所分析的数据的量不再受到片上数据采集存储器的大小的限制。
在一个实施例中，第一数字化块采集与数据时钟同步的信号。第二数字化块采集可能对于数据时钟具有非周期性的信号。在本实施例中，第一数字化块用于使用时基算法寻找异步采样速率，接着，该采样速率被用于分析来自第二数字化块的信号数据。
为了使下面对本发明的详细介绍更易理解，上面以相当宽广的方式概述了本发明的特征和技术优点。本发明的其他特点和优点将在下文介绍，其构成了本发明的权利要求的目标。
附图说明
为了更充分地理解本发明及其优点，现在参照以下结合附图的介绍。在附图中：
图1为使用伪差动通信的现有技术的数据通道电路图；
图2示出了来自使用触发***的信号的显示部分的波形；
图3示出了用于分析数据通道的可见图的特性；
图4示出了通过数据时钟产生并通过对应的采样时钟信号采样的数据型态的波形特性；
图5为现有技术中片上信号测量***所用的采样***的电路框图；
图6为根据本发明一实施例的片上信号测量***的框图；
图7A为图6的框图，其示出了适用于本发明的实施例的同步块的细节；
图7B示出了图7A的实施例中的波形的定时；
图7C为一框图，其示出了适用于本发明的实施例的数字化块的细节；
图8示出了现有技术的***的电压向量与根据本发明的实施例的电压向量之间的关系；
图9A为本发明的实施例中所用的方法步骤的流程图；
图9B为本发明的实施例中所用的方法步骤的流程图；
图9C为本发明的实施例中所用的方法步骤的流程图。
具体实施方式
在下面的介绍中，给出多种具体细节以提供对本发明的彻底理解。然而，对本领域技术人员来说，本发明显然可在没有这些具体细节的情况下实现。在其他的实例中，公知电路可能以框图形式示出，以便不在非必要的细节上使本发明变得模糊。对于绝大部分，省略了关于定时考虑等等的细节，因为这些细节对于获得对本发明的完整理解来说不是必要的且在相关领域技术人员的知识范围内。
对于如何确定本发明的实施例中所用的可见型态的定时抖动的阐释可在出版物“Firmware Measurement Algorithms for HP 83480 DigitalCommunications Analyzer”(Hewlett-Packard Journal，1996)中找到，其并入此处作为参考。
下面的说明讨论对“数据信号”的分析。可以明了，“数据信号”是用于描述以其逻辑状态传送数据或以其频率、定时或模拟幅值传送数据的信号的广义术语。因此，术语“数据信号”可指用于传送数据的信号和可能主要用于传送定时的时钟类信号。
现在参照附图，其中，所示出的元件不必被示为可按比例缩放，且其中，贯穿几个视图，类似或相同的元件用同样的参考标号表示。
图1为典型的伪差动通信的电路图，其用于从芯片A 140中的驱动器向芯片B 142中的接收器经由传输通道141传输数据。驱动器101、102、114分别表示向接收器110、113、116发送数据的n个驱动器中的三个。示例性驱动器110、113、116接收数据0 120、数据1 121、数据n 124，并产生在电力供给干线电压P1 103(逻辑1)与G1 104(逻辑零)之间振荡的输出。当示例性驱动器101的输出处于P1 103时，电力总线上的任何噪音与数据信号的逻辑状态一起被耦合到传输线105。示例性传输线105、112、115用分压器(例如示例性的电阻器108与109)端接。到接收器110的接收器输入130具有由电阻器108和109的分压比以及P2 106与G2 107之间的电压决定的DC偏置值。接收器110被电压P2 106和G2 107供电，由于分布损耗、噪音耦合以及分布网络的动态阻抗，电压P2 106和G2 107可具有与P1 103和G1 104不同的值。示例性接收器110、113、116典型地为电压比较器或对输入130与基准电压Vref 117之间的差进行放大并产生检测输出(例如接收器110的输出133)的高增益放大器。电压基准Vref117可以是可编程的，并通过多种技术产生。
图2示出了当在示波器(未示出)上查看数据时钟201时可被观察到的波形。触发脉冲202被示为在数据时钟201的正跳变上产生。如果显示示波器是模拟的，则产生在查看屏幕206上移动示波器电子束的扫描电压203。如果扫描电压203是线性的且经过了校准，则该束将在形成显示的连续时基刻度的特定时间内转移。第一扫描将显示数据时钟201的周期204。在查看屏幕扫描完成后，该束折回，下一个正跳变允许查看数据时钟201的另一部分205。周期204和205将重叠，即使它们在不同的真实时间发生。这种过程继续，且电压电平和定时跳变在进行显示时将会取决于数据时钟201稳定性以及显示自身稳定性地经受拓宽。如果被观察的信号是具有在特定数据时钟跳变上发生的逻辑1与逻辑0跳变的数据信号，则正负跳变将在同样的明显数据时钟时间被观察到。这是产生本发明的实施例中所用的可见图的基础。
图3示出了数据信号300的可见图。在确定设置影响数据信号300可见型态的变量的最优值中使用何种度量(metric)时，可监视多种信号特性。图3示出了在传输线(TL)(例如115)上接收的示例性信号(例如图2中的206)的踪迹的叠加。图3定义了本发明的实施例中所讨论的波形的“可见窗口”意味着什么。如果一个窗口显示响应于数据时钟地产生的数据信号，则所有的数据跳变将以与定时抖动对应的公差重叠。数据信号的时间推移示波器显示逻辑1与逻辑0之间的波形跳变实际上发生变化(例如正跳变311和负跳变310)。与逻辑1(307)以及逻辑0(308)对应的实际电压电平也显示出动态差异。“可见窗口”用320表示，其中，数据被认为是有效的。电压电平312显示出高于其则被接收信号被定义为逻辑1的电压，电平313显示出低于其则被接收信号被定义为逻辑0的电压。交叉点303(电压550mV)可以为对于接收器的理想阈值电压。312与307之间的电压可被称为正的信号噪音裕量(signal-to-noise margin)，313与308之间的电压可被称为负的信号噪音裕量。噪音裕量可以为确定用于设置基准电压(例如Vref 307)——其用于检测数据信号306以便在接收器输出314上产生检测数据信号——的最优值的一种方法。
如果数据信号300通过时钟跳变309被采样，使时钟跳变发生在时间302上将会是理想的，在时间302上，数据窗口320给出最佳裕量。如果时钟309采样时间302被移动到窗口320的左或右侧，错误将更频繁地发生。使用这种标准，可以说，如所示出的那样相对于时钟309定位数据300将使用于检测数据300的逻辑状态的可见型态窗口最大化。
图4示出了具有用时间TD表示的周期的数据时钟401。数据信号402的逻辑状态404-406在每个时钟边缘(1-4)上被设置。例如，逻辑状态404在时钟边缘1上被设置，逻辑状态405在时钟边缘2上被设置，逻辑状态406在时钟边缘3上被设置。假设数据信号402中的可变数据型态，随着时间推移，所有跳变(逻辑0到逻辑1以及逻辑1到逻辑0)将在时钟的某个第N个边缘上发生。使用具有用时间TS表示的周期的采样时钟403对数据信号402进行采样。采样时钟403一般与数据时钟401异步产生且不为数据时钟401的谐波。如果使用采样时钟403对数据信号402进行采样，则采样时间可用数据时钟401的倍数加被示为α407的余数(remainder)表示。为了简化阐释，在图4中，第一采样被示为与时间零(0)处的时钟边缘1同步。采样时间于是可被示为用序列[S]＝0，TD+α，2TD+2α，3TD+3α，......KTD+Kα表示。如果相对于时间TD对采样时间进行标准化，则[SN]＝0，1+α/TD，2+2α/TD，3+3α/TD，......K+Kα/TD。序列[SN]的每个元素由整数第一项和分数最后一项(其为数据信号周期TD的分数)构成。如果采样的数量K足够大到使得存在Pα/TD＞1的项，则其整数部分被加到整数第一项。现在，通过舍弃序列[SN]的每个元素的整数项，产生新的序列[SNI]，其中，Pα/TD＜1的每个分数项表示落在时间周期TD内的点。这种技术导致将所有采样点映射到数据时钟周期TD内。通过这种方式，可用产生电压序列V[N]的采样时钟403以及对应的N元素时间序列[SNI](其将把所有采样点映射到产生数据信号通道可见图的数据时钟401的一个周期上)对数据信号402进行采样。
如果采样时钟403的周期TS小于数据时钟401的周期TD，则将导致过采样。在这种情况下取一系列K个采样再次产生序列[S]＝0，TDα，2TDα，3TDα，......KTDα。现在，如果相对于时间TD对采样时间进行标准化，则[SN]＝0，α，2α，3α，......Kα。各个序列[SN]元素的第一项为数据信号周期TD的分数。如果采样个数K足够大到使得存在Pα＞1的项，则整数部分被加为整数项。又一次地，通过舍弃在序列[SN]的元素中存在的整数项，产生新的序列[SNI]，其中，Pα＜1的各项表示落在时间周期TD内的点。
图5为使用异步时钟在片上采集测量数据的现有技术中的***的框图。数据信号501被耦合到模拟至数字转换器(ADC)503，该转换器503在异步时钟504的每个正边缘上采集数据信号501的采样。数据信号的采样被数字化，且数字采样被存储在片上存储器506中。当一组采样已被采集时，包含电压采样序列的电压向量505从片中被读出，用于处理和分析。电压向量505中的每个电压采样对应于异步时钟504的跳变。因此，电压向量505的时基为通常不知道的采样时钟周期的整数倍。需要一算法来产生有效时基(tbase 509)，其作为采样时钟的整数倍形成的序列的模(modulo)T(数据时钟周期)。于是可使用tbase 509对电压采样进行分析，以产生信号特性或产生表示信号品质的图形(例如可见图)。
图6示出了具有根据本发明一实施例的片上数据采集以及离片存储与分析的示例性数据通道。在本实施例中，用数据时钟602作为data_in 601的时钟以产生数据信号603。数据信号603通过传输线615传输并作为信号606产生到达失真。接收器608相对于Vref 607检测信号606，产生检测数据信号609(其被用于正常数据处理)。随着时间推移，数据信号606的波形表现出表示数据通道变化性的幅值与定时变化。在信号特性方面对这些变化的分析将揭示出可获得多大的裕量以及可如何对通道设计进行修改以产生更为可靠的数据传输。
本发明将数据信号606耦合到数字化块1 612和视情况可选的数字化块2 613。数字化块1 612代表多种可用于将数据信号606的模拟电压转换为数字数据的电路。类似地，数字化块2 613代表多种可用于对替代(alternate)信号624(其可能与数据时钟602异步)进行数字化的电路。例如，替代信号源624可以为电源噪音或不与数据时钟602同步的其它信号。来自数字化块1 612和数字化块2 613的数字数据被耦合到寄存器618，寄存器618响应于来自同步单元615的捕捉信号623的跳变，存储数据。用采样时钟611(异步时钟)作为数字化块1 612和数字化块2 613的时钟。计数器614被在寄存器618响应于测量请求621捕捉的每个采样之后的脉冲620复位。使复位脉冲620及捕捉信号623与采样时钟611同步。在每个测量请求621后，来自数字化块1 612和数字化块2 613的数据以及计数器614的计数值被读出到离片分析器617。在本发明中，片上存储器用计数器614和计数器618替代，大大减小了实现片上数据采集电路所需要的面积。
图7A示出了适用于实现图6所介绍的同步块615的电路的展开电路图。包含端接网络610和接收器608的电路使用Vref 607产生关于图6所介绍的检测信号609。类似的异步采样时钟611、数字化块1 612、数字化块2 613、计数器614和寄存器618如关于图6所介绍的那样运行，以产生捕捉数据619。
同步块615接收测量请求621并产生计数器复位脉冲620和捕捉信号623。用采样时钟611作为D型触发器(flip flop)(FF)701的时钟，用变换器704产生的采样时钟611的补码(705)作为D型触发器FF 702的时钟。当采样时钟611为逻辑1时，测量请求621的逻辑状态作为捕捉信号623被耦合。当采样时钟611跳变到逻辑0时，D-FF 701的输出状态被锁存。类似地，当采样时钟611为逻辑0时，706的逻辑状态被耦合到脉冲发生器703。到逻辑1的跳变触发来自脉冲发生器703的脉冲(计数器复位620)，以便对计数器614进行复位。
图7B为一定时图，其描述了由同步块615产生的信号。数据信号606通常与采样时钟信号622异步。当测量被请求时，测量请求信号621跳变到逻辑1。当采样时钟信号622跳变到逻辑1时，作为捕捉信号623上的正跳变，这一逻辑1被传送到输出。类似地，当补码采样时钟705跳变到逻辑1时，逻辑1作为控制信号706被传送。控制信号706上的正跳变触发通过脉冲发生器703进行的计数器复位脉冲620的产生。
图7C为适用于实现本发明一实施例的示例性数字化块1 612的电路图。比较器711接收可编程基准电压Vref710和与其输出同步的采样时钟611。当数据输入606大于Vref 710且采样时钟跳变到逻辑1时，则比较器711的输出712为逻辑1。通过扫描Vref 710的值(输入程序值)，将产生一组值，其判断数据输入信号606大于还是小于Vref710的特定编程值。通过这种方式，输入信号数据606可被数字化。
图8示出了本发明的实施例如何使得有效时基在不需要片上存储器的情况下被产生。根据本发明的实施例产生的有效时基使得与现有技术中的***相同的分析成为可能，但需要小得多的片上面积。现有技术中的***产生示例性电压向量801，其中，每个采样点代表采样时钟(例如611)的一个顺次的周期。在本实例中，20个采样V1——V20显示在电压向量801中。作为时间序列TS到NTS的模T，现有技术中的***产生有效的时基tbase 806。在本发明的***中，数据信号的采样被测量请求621触发，于是使其与采样时钟611同步。因此，替代产生所有采样V1——V20的是，本发明可仅仅产生示例性采样V1、V6、V9和V16，其各自与计数器614的值(例如计数1——计数4)相关联。在这种情况下，电压向量802为V1′——VN′。
在图8的实例中，将使第一测量请求(例如621)与采样时钟(例如611)以及电压采样V(i)(作为V(i)′)同步，计数器值(Counti)将被存储，表示自从上一个测量请求621以来采样时钟611的周期数。每当测量请求被接收到时，序列803与802中的附加项被采集并被离片存储。在测量的结尾，数量N个的采样将已被采集并被离片存储。在现有技术中，M个采样将已被片上存储，电压向量将为V[M]＝[V1，V2，V3，......VM]，对应的时间向量将为tbase[M]＝[TS，2TS，......MTS]模T。根据本发明一实施例，电压向量被显示为是V[N]的子集，V[M]＝[V1，V6，V9，......VN]的，对应的时间向量tbase[N]＝[(Count 1)TS，(Count 2)TS，......(CountN)TS]。对于所示出的示例性向量801，对应于[V1，V6，V9，V16......VN]的采样时钟的周期数为[0，5TS，3TS，7TS，......KTS]，其中，TS的特定值未知。为了由Count[N]产生有效时基tbase[N]，进行计算tbase[N]＝(Count[N])TS模T的算法。对于这种计算的闭型(closed form)值仅在TS已知的条件下(其并不是通常的情况)是可能的。因此，进行一种算法，其中，TS被推定和迭代，直到计算出有效的tbase[N]，并为最小抖动确定和分析出可见图。有效tbase[N]使用产生可见图中的最小抖动的TS计算值被选择。本发明不需要在TS的连续周期取电压采样(捕捉数据)，仅需要使采样与采样时钟信号622同步，且表示自从上一采样以来的整数个TS周期。
通过在较长的时间段内采集采样，对于片上存储器的需求被计数器614和寄存器618取代，且采样大小仅仅由分配用于测量分析***617的离片存储器的量限制。
采样时钟611通常与数据信号606异步地产生，并且不是数据信号606的谐波。如果在每个测量请求621时数据信号606被采样且数据被捕捉，产生这样的电压序列：其不具有与每个电压值相关联的相等的时间周期。相对于图4，每个电压采样对应于用采样时钟403的整数倍表示的时间周期。在本发明中，电压采样的时间周期对应于采样时钟611的不连续整数倍。相对于图8，这产生了用时间向量803中的计数器614的计数值(例如Count 1——Count N)表示的时间序列。在这种情况下，这些时间(对于所示出的20个采样值)将为[0，5TS，3TS，7TS]。假设采样时钟611与产生数据信号606的数据时钟之间的相同的关系，采样时间可被示为用序列[S]＝[0，5T+5α，3T+3α，7T+7α]表示。如果相对于时间TD对采样时间进行标准化，则[SN]＝[0，5+5α/T，3+3α/T，7+7α/T]。又一次地，序列[SN]的每个元素由整数第一项与分数最后一项(其为数据信号周期T的分数)组成。如果采样之间的时间足够大到使得存在Pα/TD＞1的项，则其整数部分被加到整数第一项。产生丢弃序列[SN]的每个元素的整数项的模T，产生新的序列[SNI]，其中，每个分数项Pα/T＜1表示落在时间周期T内的点。又一次地，这种技术导致将所有的采样点映射到数据时钟周期T上。通过这种方式，可使用产生电压序列V[N]的采样时钟611以及对应的N元素时间序列[SNI](其将把所有采样点映射到数据时钟的一个周期上，以便为数据信号通道产生可见图)对数据信号606进行采样。
在现有技术中，序列中的项表示采样时钟611的连续的整数倍。在本发明中，序列中的项对应于连续采样之间的采样时钟周期的个数。采样之间时钟周期的个数不必为将数据点映射到数据时钟的一个周期上而相同。如同在现有技术中那样，要求是确定实际采样时钟的准确推定。
本发明的实施例使用现有技术的方法来凭经验地确定采样时钟611的“有效”周期。在每个测量请求后，寄存器618中捕捉的值被读出到离片分析器617中。分析器617使用确定实际采样时钟的“有效”周期(其将在公差范围内产生数据时钟周期T内与对应于数据点序列何时被捕捉的实际时间点接近的一组时间)的方法步骤。在本发明中，在进行分析之前可取任何数量的数据点，因为不像现有技术的情况下那样存在对可用于采集数据点的固定片上存储器的限制。所引用的现有技术的参考文献具有用于确定根据本发明采集以及存储的捕捉数据的有效时基的适用方法的细节。
图9A为本发明一实施例中所用的方法步骤的流程图900。在步骤901中，响应于数据时钟地产生的数据信号的新数字化采样在采样时钟信号的逻辑状态跳变时被取为测量数据。在步骤902中，测量请求被接收以便在寄存器中捕捉当前测量数据。在步骤903中，计数器也将在测量请求之间发生的采样时钟的周期数计数为测量数据。在步骤904中，响应于测量请求，与采样时钟同步地产生捕捉数据信号，当前测量数据响应于捕捉信号地被存储为捕捉数据。在步骤905中，在捕捉数据信号之后，与采样时钟同步地产生复位信号，并将之用于对计数器的当前状态进行复位。在步骤906中，寄存器中的当前捕捉数据在下一个测量请求之前被离片存储。在步骤907中，测量请求的数量被计数为数量N。在步骤908中，进行测试以确定N是否大于预定值。如果步骤908中的测试结果为否，则取返回步骤902的分支，等待下一个测量请求。如果步骤908中的测试结果为是，则使用一算法来确定对于存储在离片存储器中的捕捉数据的有效时基，且对有效时基和存储捕捉数据进行分析以产生数据信号特性的统计资料。
图9B为与图9A中的方法结合使用的方法步骤的流程图950。在步骤910中，产生对于采样时钟周期的推定值TSE。在步骤911中，将离片存储的计数器值序列乘以TSE，由此产生作为推定时基的时间值序列。在步骤912中，计算对于推定时基的各项的模T值，产生标准化的推定时基。在步骤913中，通过分析基于标准化推定时基被定位在数据时钟周期T内的数字化采样的统计参数确定推定时基的准确度。在步骤914中，进行测试以确定标准化推定时基的准确度是否在预定准确度范围内。如果步骤914中的测试结果是否，则在步骤915中，TSE的值被修改，取返回步骤915的分支。如果步骤914中的测试的结果为是，则在步骤916中，分析结束。
图9C为本发明的实施例中所用的方法步骤的流程图960。一旦标准化时基在图9B中被确定，其可被用以对关于用来对替代信号源624进行数字化的可选数字化时钟2 613所采集的数据进行分析。由于同样的采样时钟622被用于采集数据信号606和替代信号源623的采样，N tbase 807可被用于两个信号源。在步骤915中，进行测试以确定来自第二数字化块(例如613)的数据——其不是响应于数据时钟(例如602)产生的——是否将被分析。如果步骤915中的测试结果为是，则标准化的时基(N tbase)被用于再度产生来自由第二数字化块数字化的替代信号源(例如624)的数据信号。如果步骤915中的测试结果是否，则分析在步骤916中结束。
尽管详细介绍了本发明及其优点，应当明了，在不脱离所附权利要求限定的本发明的精神和范围的情况下，可进行多种改变、替代和替换。

Claims (22)

1.一种用于测量片上数据信号的特性的方法，所述数据信号是使用具有离片数据存储和分析的片上数据采集电路对具有周期T的数据时钟做出响应地产生的，该方法包括以下步骤：
a)在计数器中对异步采样时钟信号的周期进行计数；
b)响应于所述异步采样时钟信号，产生所述片上数据信号的数字化采样；
c)响应于测量请求，产生与所述采样时钟信号的第一跳变同步的捕捉信号；
d)响应于所述捕捉信号，在寄存器中捕捉所述计数器的当前计数值以及所述片上数据信号的所述数字化采样；
e)响应于与所述采样时钟信号第一跳变后的采样时钟信号第二跳变同步的复位脉冲，复位所述计数器；
f)响应于所述捕捉信号，在离片存储器中存储所述寄存器的所述当前计数器值以及所述片上数据信号的当前数字化采样；以及
g)重复步骤a)到f)预定数N次。
2.根据权利要求1的方法，其中，所述测量请求与所述采样时钟信号异步地发生。
3.根据权利要求2的方法，其中，测量请求之间的采样时钟信号的周期数不是均匀的。
4.根据权利要求1的方法，其还包含这样的步骤：配置一测量向量，该测量向量包含存储自所述寄存器的数字化采样的序列以及各自与所述数字化采样的对应一个相关联的计数器值的序列。
5.根据权利要求4的方法，其包含这样的步骤：
1)对于所述采样时钟信号的周期(TS)产生推定值；
2)将离片存储的计数器值序列乘以对于所述采样时钟信号周期的推定值，产生作为推定时基的时间值序列；
3)对于所述推定时基的各项计算模T；
4)通过对基于所述推定时基被定位在所述数据时钟周期内的所述数字化采样的统计参数进行分析，确定所述推定时基的准确度；以及
5)重复步骤1)到4)，直到所述统计参数小于预定最小值。
6.根据权利要求5的方法，其中，基于所述推定时基，将所述数字化采样定位在所述数据时钟的周期内，产生所述片上数据信号的可见图。
7.根据权利要求6的方法，其中，所述统计参数是所述片上数据信号可见图的跳变的定时抖动。
8.一种用于确定片上数据信号的特性的***，该数据信号是对具有周期T的数据时钟做出响应地产生的、且在集成电路(IC)芯片中被接收，该***包含：
数字化电路，其用于产生响应于采样时钟信号的第一跳变地被数字化的所述片上数据信号的数字化采样；
计数器，其用于产生在所述IC芯片上所接收的连续测量请求之间发生的所述采样时钟信号周期发生数的计数；
寄存器，其用于响应于捕捉信号，捕捉所述计数器的计数以及所述数字化采样的当前值；以及
同步电路，其响应于所述测量请求中的一个以及所述测量请求后的采样时钟信号第一跳变，产生所述捕捉信号，并响应于所述捕捉信号以及紧接在所述采样时钟信号第一跳变后的采样时钟信号第二跳变，产生计数器复位信号。
9.根据权利要求8的***，其还包含离片存储器，该存储器用于在每个测量请求后做出响应地存储所述捕捉数据。
10.根据权利要求8的***，其中，所述测量请求与所述采样时钟信号异步地发生。
11.根据权利要求10的***，其中，测量请求之间的所述采样时钟信号的周期数不是均匀的。
12.根据权利要求8的***，其还包含：
产生对于采样时钟信号周期(TS)的推定值的电路；
用于将离片存储的计数器值序列乘以对于采样时钟信号周期的推定值以产生作为推定时基的时间值序列的电路；
用于对于所述推定时基的各项计算模T的电路；以及
用于通过分析基于所述推定时基被定位在所述数据时钟的周期内的数字化采样的统计参数来确定所述推定时基的准确度的电路。
13.根据权利要求12的***，其中，基于所述推定时基，所述数字化采样被定位在所述数据时钟的周期内，以产生所述片上数据信号的可见图。
14.根据权利要求13的***，其中，所述统计参数为所述片上数据信号可见图的跳变的定时抖动。
15.一种用于测量一个或一个以上的片上数据信号的特性的方法，该数据信号中的至少一个是使用具有离片数据存储和分析的片上数据采集电路对具有周期T的数据时钟做出响应地产生的，该方法包含以下步骤：
a)在计数器中对异步采样时钟信号的周期进行计数；
b)响应于所述异步采样时钟信号，产生所述片上数据信号的数字化采样；
c)响应于测量请求，产生与所述采样时钟信号的第一跳变同步的捕捉信号；
d)响应于所述捕捉信号，在寄存器中捕捉所述计数器的当前计数值以及所述片上数据信号的所述数字化采样；
e)响应于与所述采样时钟信号第一跳变后的采样时钟信号第二跳变同步的复位脉冲，复位所述计数器；
f)响应于所述捕捉信号，在离片存储器中存储所述寄存器的所述当前计数器值以及所述片上数据信号的当前数字化采样；以及
g)重复步骤a)到f)预定数N次。
16.根据权利要求15的方法，其中，所述测量请求与所述采样时钟信号异步地发生。
17.根据权利要求16的方法，其中，测量请求之间的所述采样时钟信号的周期数不是均匀的。
18.根据权利要求15的方法，其还包含这样的步骤：对于所述一个或一个以上的片上数据信号中的每一个配置一测量向量，其包含存储自所述寄存器的数字化采样的序列以及各自与所述数字化采样的对应一个相关联的计数器值的序列。
19.根据权利要求18的方法，其包含这样的步骤：
1)对于所述采样时钟信号的周期(TS)产生推定值；
2)将离片存储的所述计数器值序列乘以对于所述采样时钟信号周期的推定值，产生作为推定时基的时间值序列；
3)对于所述推定时基的各项计算模T；
4)通过分析响应于具有周期T的数据时钟地产生的所述片上数据信号的第一数字化采样的统计参数，确定所述推定时基的准确度，其中，所述第一数字化采样是基于所述推定时基被定位在所述数据时钟周期内的；以及
5)重复步骤1)到4)，直到所述统计参数小于预定最小值。
20.根据权利要求19的方法，其中，基于所述推定时基，将所述第一数字化采样定位在所述数据时钟的周期内，产生响应于具有周期T的数据时钟地产生的所述片上数据信号的可见图。
21.根据权利要求20的方法，其中，所述统计参数是响应于具有周期T的数据时钟地产生的所述片上数据信号可见图的跳变的定时抖动。
22.根据权利要求19的方法，其中，由所述一个或一个以上的片上数据信号，在统计参数小于预定最小值之后的推定时基值被用于再次产生采样测试片上数据信号，该片上数据信号不是使用具有周期T的数据时钟产生的。
CN2007101694132A 2006-12-19 2007-11-13 测量集成电路芯片间传输的数据信号的信号特性的方法和*** Active CN101207591B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/612,546 2006-12-19
US11/612,546 US7478011B2 (en) 2006-12-19 2006-12-19 Method and system for measuring signal characteristics of data signals transmitted between integrated circuit chips

Publications (2)

Publication Number Publication Date
CN101207591A true CN101207591A (zh) 2008-06-25
CN101207591B CN101207591B (zh) 2011-05-11

Family

ID=39528564

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101694132A Active CN101207591B (zh) 2006-12-19 2007-11-13 测量集成电路芯片间传输的数据信号的信号特性的方法和***

Country Status (2)

Country Link
US (1) US7478011B2 (zh)
CN (1) CN101207591B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104136928A (zh) * 2012-02-21 2014-11-05 高通股份有限公司 用于使用时间-数字转换器来检测电压变化的电路
CN108061850A (zh) * 2017-12-19 2018-05-22 许昌学院 一种片上信号监测***
CN109302725A (zh) * 2017-12-28 2019-02-01 上海创远仪器技术股份有限公司 一种LTE-Advanced高速异步同步提取方法与装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7684478B2 (en) * 2006-06-30 2010-03-23 International Business Machines Corporation Generating an eye diagram of integrated circuit transmitted signals
JP4775222B2 (ja) * 2006-10-03 2011-09-21 ブラザー工業株式会社 逓倍パルス生成装置、逓倍パルス生成方法、画像形成装置、及び画像読取装置
WO2008075702A1 (ja) * 2006-12-21 2008-06-26 Nec Corporation 信号測定装置および信号測定方法
US7685542B2 (en) * 2007-02-09 2010-03-23 International Business Machines Corporation Method and apparatus for shutting off data capture across asynchronous clock domains during at-speed testing
US7779375B2 (en) * 2007-10-17 2010-08-17 International Business Machines Corporation Design structure for shutting off data capture across asynchronous clock domains during at-speed testing
US8995510B2 (en) * 2008-03-25 2015-03-31 Tektronix, Inc. Apparatus and method for analyzing a signal under test
US20110286506A1 (en) * 2010-01-29 2011-11-24 Lecroy Corporation User Interface for Signal Integrity Network Analyzer
US8860455B2 (en) 2010-12-24 2014-10-14 Intel Corporation Methods and systems to measure a signal on an integrated circuit die
JP5734523B2 (ja) * 2012-08-01 2015-06-17 三菱電機株式会社 通信装置、通信システムおよび同期制御方法
US9906355B2 (en) 2013-01-09 2018-02-27 Nxp Usa, Inc. On-die signal measurement circuit and method
US9258011B2 (en) 2013-10-01 2016-02-09 Visteon Global Technologies, Inc. Efficient two-stage asynchronous sample-rate converter
JP6199341B2 (ja) * 2015-06-11 2017-09-20 アンリツ株式会社 サンプリング回路およびサンプリング方法とサンプリングオシロスコープ並びに波形表示方法
US11580373B2 (en) * 2017-01-20 2023-02-14 International Business Machines Corporation System, method and article of manufacture for synchronization-free transmittal of neuron values in a hardware artificial neural networks
CN112463671A (zh) * 2020-12-04 2021-03-09 上海君协光电科技发展有限公司 一种数据延时***、方法、装置、计算机设备及存储介质

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2858573B1 (ja) * 1997-07-30 1999-02-17 日本電気株式会社 スペクトラム拡散受信装置
US6661836B1 (en) * 1998-10-21 2003-12-09 Nptest, Llp Measuring jitter of high-speed data channels
US7061294B1 (en) * 2001-08-31 2006-06-13 Integrated Device Technology, Inc. Clock processing logic and method for determining clock signal characteristics in reference voltage and temperature varying environments
CN1272600C (zh) * 2003-12-18 2006-08-30 中国人民解放军国防科学技术大学 对相位差不敏感的交点跟踪式莫尔干涉条纹信号计数细分方法及装置
CN100347552C (zh) * 2005-01-07 2007-11-07 清华大学 集成电路芯片瞬态电流测量方法及其***

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104136928A (zh) * 2012-02-21 2014-11-05 高通股份有限公司 用于使用时间-数字转换器来检测电压变化的电路
CN104136928B (zh) * 2012-02-21 2016-05-04 高通股份有限公司 用于使用时间-数字转换器来检测电压变化的电路
CN108061850A (zh) * 2017-12-19 2018-05-22 许昌学院 一种片上信号监测***
CN109302725A (zh) * 2017-12-28 2019-02-01 上海创远仪器技术股份有限公司 一种LTE-Advanced高速异步同步提取方法与装置

Also Published As

Publication number Publication date
CN101207591B (zh) 2011-05-11
US7478011B2 (en) 2009-01-13
US20080147340A1 (en) 2008-06-19

Similar Documents

Publication Publication Date Title
CN101207591B (zh) 测量集成电路芯片间传输的数据信号的信号特性的方法和***
CN100545780C (zh) 利用相移周期波形进行时间测量的电路、方法、***及仪器
KR100724115B1 (ko) Ａｔｅ 타이밍 측정 유닛 및 방법
JP2733746B2 (ja) ロジック信号表示方法
US6993695B2 (en) Method and apparatus for testing digital devices using transition timestamps
US20090089623A1 (en) Event timing analyzer for a system of instruments and method of analyzing event timing in a system of intruments
EP1908205B1 (en) Testing method and apparatus for a transmission and reception system
US7684478B2 (en) Generating an eye diagram of integrated circuit transmitted signals
JP2007519005A (ja) ジッタを測定する方法および装置
EP1641172A2 (en) A method and apparatus for deferred decision signal quality analysis
US8111784B1 (en) On-chip data signal eye monitoring circuitry and methods
WO2007059411A2 (en) Locally in-order strobing
TWI509260B (zh) 低電壓差分信號測試的系統和方法
US7143323B2 (en) High speed capture and averaging of serial data by asynchronous periodic sampling
US10732222B2 (en) Real-time oscilloscope with a built-in time domain reflectometry (TDR) and/or time-domain transmission (TDT) function
US9015541B2 (en) Device and method for performing timing analysis
EP3220550B1 (en) Method and apparatus for analyzing a transmission signal
WO2008083265A1 (en) Identifying periodic jitter in a signal
US20080170610A1 (en) High Speed Serial Test Circuits
US10680792B1 (en) Systems and methods for timing a signal
US9673862B1 (en) System and method of analyzing crosstalk without measuring aggressor signal
Hafed et al. Massively parallel validation of high-speed serial interfaces using compact instrument modules
EP3796010A1 (en) System and methods for on-chip time-domain reflectometry
WO2010018544A1 (en) Testing of a transmission and reception system
Patrin et al. Characterizing jitter histograms for clock and datacom applications

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant