CN101207436A - 一种反馈延时锁相装置及方法以及相位误差检测单元 - Google Patents
一种反馈延时锁相装置及方法以及相位误差检测单元 Download PDFInfo
- Publication number
- CN101207436A CN101207436A CNA2007101723845A CN200710172384A CN101207436A CN 101207436 A CN101207436 A CN 101207436A CN A2007101723845 A CNA2007101723845 A CN A2007101723845A CN 200710172384 A CN200710172384 A CN 200710172384A CN 101207436 A CN101207436 A CN 101207436A
- Authority
- CN
- China
- Prior art keywords
- clock
- feedback
- phase
- error
- phase error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了一种反馈延时锁相装置及方法以及相位误差检测单元，用于提高***通用性。本发明装置包括：参考时钟源，用于提供参考时钟；频率误差检测单元，用于计算频率误差值；相位误差检测单元，用于从所述参考时钟源接收参考时钟，接收反馈时钟，对所述反馈时钟进行延时得到至少三路反馈校验时钟，根据所述反馈校验时钟以及所述参考时钟计算相位误差值；误差累加单元，用于对所述频率误差检测单元生成的频率误差值以及所述相位误差检测单元生成的相位误差值进行累加并计算得到误差控制电压；压控振荡器，用于根据所述误差累加单元生成的误差控制电压生成输出时钟并反馈。本发明可以有效地提高***通用性。
Description
技术领域
本发明涉及通讯领域，尤其涉及一种反馈延时锁相装置及方法以及相位误差检测单元
背景技术
随着网络技术的发展，网络及***内部对时钟同步的要求也越来越高，这使得时钟恢复及时钟同步在通信***中得到广泛应用。
通信***有的是同步***，需要全网时钟保持同步，具体实现方式为：将***同步于公共高精度时钟源(如全球定位***(GPS，Global PositionSystem)授权时钟***，外部高度稳定时钟源等)，***设备(如基站等)内部的同步时钟通过这个公共的时钟源，通过时钟变换产生设备所需要的时钟；这种时钟变换目前应用最广泛的方式是锁相/锁频环路方式。
现有技术中一种实现***同步的方案如图1所示，具体为：
参考时钟101：为外部公共时钟源f0(如外部GPS时钟1PPS信号等)。
压控振荡器(VCO，Voltage Control Oscillator)102：，为设备内部需要的目标时钟f1。
频差检测器103：检测f1实际输出的时钟频率与需要的目标频的频率误差值。
误差控制码生成器104：根据频差检测器输出的频率误差值，结合数模转换器的转换精度形成VCO的压控电压控制码；
数模转换/压控电压形成器105：根据误差控制码转换成模拟控制电压VT用以控制VCO输出时钟频率。
其中，误差控制码生成器104生成器的工作原理为：以参考时钟f0以GPS1PPS信号为例，假设目标输出时钟f1的频率为XHz，VCO实际输出的时钟频率为YHz，在VCO输出时钟f1为目标时钟频率为XHz时，参考时钟1PPS内包含X个目标输出时钟周期；如果VCO实际时钟输出频率为YHz(与目标时钟频率X有偏差)，则参考时钟1PPS内包含Y个VCO实际输出时钟周期，在这种情况下，VCO实际时钟频率与目标时钟频率误差为F＝X-Y，频率误差检测器通过对反馈VCO输出时钟信号进行计数，得到频差ΔF。
但是上述方案只能检测目标时钟与实际VCO输出时钟的频率误差，环路根据频率误差信号调整VCO的输出时钟频率，使VCO的输出时钟频率锁定到目标时钟频率上，达到频率锁定功能。
但在目前的某些实际应用中，***要求VCO锁定后的时钟输出不但要求输出目标频率，同时要求输出时钟的率的相位与参考时钟源的相位差有要求，即VCO目标输出时钟与参考源时钟保持一个固定的相位差，上述现有技术方案并不能实现该目的，从而降低了***通用性。
发明内容
本发明实施例提供了一种反馈延时锁相装置及方法以及相位误差检测单元，能够使得VCO目标输出时钟与参考源时钟保持一个固定的相位差，从而提高***通用性。
本发明实施例提供的反馈延时锁相装置，包括：
参考时钟源，用于提供参考时钟；频率误差检测单元，用于根据反馈时钟以及所述参考时钟计算频率误差值；
所述反馈延时锁相装置还包括：
相位误差检测单元，用于接收所述反馈时钟，从所述参考时钟源接收所述参考时钟，对所述反馈时钟进行延时得到至少三路反馈校验时钟，根据所述反馈校验时钟以及所述参考时钟计算相位误差值；
误差累加单元，用于对所述频率误差检测单元生成的频率误差值以及所述相位误差检测单元生成的相位误差值进行累加并计算得到误差控制电压；
压控振荡器，用于根据所述误差累加单元生成的误差控制电压生成输出时钟，并将所述输出时钟作为反馈时钟输入所述频率误差检测单元以及所述相位误差检测单元。
本发明实施例提供的相位误差检测单元，包括：
反馈相位延时子单元，用于根据预置的***最小延时对所述反馈时钟进行延时，得到至少三路反馈校验时钟，所述反馈校验时钟具体的数目与***精度需求相关；
相位误差计算子单元，用于根据所述参考时钟源提供的参考时钟以及所述反馈相位延时子单元提供的反馈校验时钟计算相位误差值。
本发明实施例提供的反馈延时锁相方法，包括：
频率误差检测单元根据反馈时钟以及参考时钟源产生的参考时钟计算频率误差值；
相位误差检测单元对所述反馈时钟进行延时得到至少三路反馈校验时钟，根据所述反馈校验时钟以及从参考时钟源接收到的参考时钟计算相位误差值；
误差累加单元对所述频率误差检测单元生成的频率误差值以及所述相位误差检测单元生成的相位误差值进行累加并计算得到误差控制电压；
压控振荡器根据所述误差累加单元生成的误差控制电压生成输出时钟，并将所述输出时钟作为反馈时钟输入所述频率误差检测单元以及所述相位误差检测单元。
从以上技术方案可以看出，本发明实施例具有以下优点：
本发明实施例中的反馈延时锁相装置中包含相位误差检测单元，所以可以根据参考时钟以及VCO反馈的输出时钟计算相位误差值，并将该相位误差值与频率误差值进行累加计算得到误差控制电压用以控制VCO运行，即VCO的输出时钟会在该误差控制电压的作用下进行调整，由于该误差控制电压中包含由相位误差值，所以能够使得VCO反馈的输出时钟与参考时钟源之间保持一个固定的相位差，从而提高***通用性。
附图说明
图1为现有技术中反馈延时锁频方案示意图
图2为本发明实施例中反馈延时锁相装置实施例示意图；
图3为本发明实施例中相位误差检测单元实施例示意图；
图4为本发明实施例中相位误差检测第一示意图；
图5为本发明实施例中相位误差检测第二示意图。
具体实施方式
本发明实施例提供了一种反馈延时锁相装置及方法以及相位误差检测单元，用于提高***通用性。
本发明实施例中的反馈延时锁相装置中包含相位误差检测单元，所以可以根据参考时钟以及VCO反馈的输出时钟计算相位误差值，并将该相位误差值与频率误差值进行累加计算得到误差控制电压用以控制VCO运行，即VCO的输出时钟会在该误差控制电压的作用下进行调整，由于该误差控制电压中包含由相位误差值，所以能够使得VCO反馈的输出时钟与参考时钟源之间保持一个固定的相位差，从而提高***通用性。
下面对本发明实施例中的反馈延时锁相装置实施例进行详细描述，请参阅图2，本发明实施例中反馈延时锁相装置实施例包括：
参考时钟源201，频率误差检测单元202，相位误差检测单元203，误差累加单元204以及压控振荡器206；
其中，参考时钟源201用于提供参考时钟，该参考时钟可以为GPS授权时钟***，或外部高度稳定时钟源等；
频率误差检测单元202用于根据参考时钟源201提供的参考时钟以及压控振荡器206反馈的输出时钟计算频率误差值；
需要说明的是，本实施例中频率误差检测单元202计算频率误差值的过程为现有技术，此处不再赘述；
相位误差检测单元203用于从所述参考时钟源201接收参考时钟，从压控振荡器206接收反馈时钟，对所述反馈时钟进行延时得到至少三路反馈校验时钟，根据所述反馈校验时钟以及所述参考时钟计算相位误差值；
误差累加单元204用于对所述频率误差检测单元202生成的频率误差值以及所述相位误差检测单元203生成的相位误差值进行累加并计算得到误差控制电压；
压控振荡器206用于根据所述误差累加单元204生成的误差控制电压生成输出时钟，并将该输出时钟作为反馈时钟输入频率误差检测单元202以及相位误差检测单元203。
本实施例中的反馈延时锁相装置还包括：
数模转换单元205，用于将所述误差累加单元204产生的数字信号的误差控制电压转换为模拟信号的误差控制电压，将所述模拟信号的误差控制电压作为所述压控振荡器206的输入。
本实施例中的反馈延时锁相装置中的相位误差检测单元203包括：
反馈相位延时单元2031，用于根据预置的***最小延时对压控振荡器206生成的反馈时钟进行延时，得到N路反馈校验时钟，所述N为一个大于或等于3的预置值，其数值与***精度需求相关；
相位误差计算单元2032，用于根据所述参考时钟源201提供的参考时钟以及所述反馈相位延时单元2031提供的N路反馈校验时钟计算相位误差值。
本实施例中，相位误差计算单元2032可以进一步包括：
参考时钟接收单元，用于接收参考时钟源提供的参考时钟；
反馈校验时钟接收单元，用于接收所述反馈相位延时单元2031提供的N路反馈校验时钟；
上升沿校验单元，用于采用所述N路反馈校验时钟中的每一路反馈校验时钟的上升沿检测所述参考时钟的上升沿并得到检测结果；
计算单元，用于根据所述上升沿检测单元提供的检测结果计算相位误差值。
本实施例中的反馈延时锁相装置中的误差累加单元204包括：
频率误差控制电压生成单元2041，用于根据所述频率误差检测单元202提供的频率误差值计算频率误差控制电压；
相位误差控制电压生成单元2042，用于根据所述相位误差检测单元203提供的相位误差值以及预置的相位误差参数生成相位误差控制电压；
误差控制电压输出单元2043，用于对所述频率误差控制电压生成单元2041提供的频率误差控制电压，以及所述相位误差控制电压生成单元2042提供的相位误差控制电压进行叠加得到误差控制电压。
上述对本发明实施例中的反馈延时锁相装置实施例进行了描述，在上述方案中的反馈延时锁相装置中包含相位误差检测单元，所以可以根据参考时钟以及VCO反馈的输出时钟计算相位误差值，并将该相位误差值与频率误差值进行累加计算得到误差控制电压用以控制VCO运行，即VCO的输出时钟会在该误差控制电压的作用下进行调整，由于该误差控制电压中包含由相位误差值，所以能够使得VCO反馈的输出时钟与参考时钟源之间保持一个固定的相位差，从而提高***通用性。
为便于理解，下面对本实施例中的相位误差检测单元进行详细介绍，可以理解的是，下述的相位误差检测单元既可以用于上述反馈延时锁相装置中，也可以独立存在。
请参阅图3，本发明实施例中的相位误差检测单元实施例包括：
反馈相位延时子单元301，用于根据预置的***最小延时对压控振荡器生成的反馈时钟进行延时，得到N路反馈校验时钟，所述N为一个大于或等于3的预置值，其数值与***精度需求相关；
相位误差计算子单元302，用于根据所述参考时钟源提供的参考时钟以及所述反馈相位延时子单元301提供的N路反馈校验时钟计算相位误差值。
本实施例中的相位误差计算子单元302可以进一步包括：
参考时钟接收模块3021，用于接收参考时钟源提供的参考时钟；
反馈校验时钟接收模块3022，用于接收所述反馈相位延时子单元301提供的N路反馈校验时钟；
上升沿校验模块3023，用于采用所述N路反馈校验时钟中的每一路反馈校验时钟的上升沿检测所述参考时钟的上升沿并得到检测结果；
计算模块3024，用于根据所述上升沿检测模块3023提供的检测结果计算相位误差值。
下面结合图2对本发明实施例中的反馈延时锁相方案流程进行详细描述：
参考时钟源201提供参考时钟，该参考时钟可以为GPS授权时钟***，或外部高度稳定时钟源等；
频率误差检测单元202根据参考时钟源201提供的参考时钟以及压控振荡器206反馈的输出时钟计算频率误差值；
相位误差检测单元203从所述参考时钟源201接收参考时钟，从压控振荡器206接收反馈时钟，对所述反馈时钟进行延时得到至少三路反馈校验时钟，根据所述反馈校验时钟以及所述参考时钟计算相位误差值θ；
误差累加单元204对所述频率误差检测单元202生成的频率误差值以及所述相位误差检测单元203生成的相位误差值进行累加并计算得到误差控制电压；
其中，计算误差控制电压的流程包括：
误差累加单元204中的频率误差控制电压生成单元2041根据所述频率误差检测单元202提供的频率误差值计算频率误差控制电压，此步骤为现有技术，不再赘述；
误差累加单元204中的相位误差控制电压生成单元2042根据所述相位误差检测单元203提供的相位误差值以及预置的相位误差参数生成相位误差控制电压，即ΔV＝d×θ，其中θ为相位误差值，d为相位误差参数，可以由数模转换单元205的位数及转换精度和VCO的压控动态范围参数及压控灵敏度参数来确定；
误差累加单元204中的误差控制电压输出单元2043对所述频率误差控制电压生成单元2041提供的频率误差控制电压，以及所述相位误差控制电压生成单元2042提供的相位误差控制电压进行叠加得到误差控制电压，具体叠加的步骤为现有的电压叠加处理技术，此处不再赘述。
误差累加单元204计算得到误差控制电压后，需要将该数字信号的误差控制电压输入至数模转换单元205；
数模转换单元205将所述误差累加单元204产生的数字信号的误差控制电压转换为模拟信号的误差控制电压，并将该模拟信号的误差控制电压输出至压控振荡器206；
压控振荡器206根据所述数模转换单元205输出的模拟信号的误差控制电压生成输出时钟，并将该输出时钟作为反馈时钟输入至频率误差检测单元202以及相位误差检测单元203。
可以理解的是，如果误差累加单元204集成有数模转换功能，即能够直接输出模拟信号的误差控制电压，则可以不需要数模转换单元205，或者若压控振荡器206集成有数模转换功能，即能够直接接收数字信号的误差控制电压，则也可以不需要数模转换单元205。
下面结合图3对本发明实施例中相位误差计算过程进行详细描述，可以理解的是，下述相位误差计算过程同样可以应用于上述反馈延时锁相流程中：
首先，反馈相位延时子单元301根据预置的***最小延时对压控振荡器生成的反馈时钟进行延时，得到N路反馈校验时钟，即0路，1路，2路，...(N-1)路，其中，***最小延时为一个预置的数值，在***构建时即确定，或可以根据实际应用情况进行修改，N为一个大于或等于3的预置数值，其数值与***精度需求相关，即若需要精确度比较高的时钟同步时，则需要N的数值大一些，若精确度要求不高时，则可以减小N的数值；
其次，相位误差计算子单元302根据所述参考时钟源提供的参考时钟以及所述反馈相位延时子单元301提供的N路反馈校验时钟计算相位误差值。
下面对本实施例中相位误差计算子单元302的具体实现流程进行描述：
相位误差计算子单元302中的参考时钟接收模块3021接收参考时钟源提供的参考时钟；
相位误差计算子单元302中的输出时钟接收模块3022接收反馈相位延时子单元301提供的N路反馈校验时钟；
相位误差计算子单元302中的上升沿校验模块3023采用所述N路反馈校验时钟中的每一路反馈校验时钟的上升沿检测所述参考时钟的上升沿并得到检测结果；
相位误差计算子单元302中的计算模块3024根据所述上升沿检测模块3023提供的检测结果计算相位误差值。
其中，具体的检测上升沿的过程如图4以及图5所示，下面进行详细描述：
请参阅图4，图4为VCO反馈的输出时钟相位滞后示意图，具体地：
上升沿校验模块3023利用每路反馈校验时钟的上升沿检测参考时钟的上升沿，如图4中所示，按照第一参考线，0路反馈校验时钟的上升沿对应的参考时钟信号为高电平，则VCO输出的时钟的上升沿滞后参考时钟的上升沿，即此时VCO反馈的输出时钟相位滞后；
图4中，如果除0路反馈校验时钟外，若第K-1路反馈校验时钟上升沿对应的参考时钟信号为低电平，第K路反馈校验时钟上升沿对应的参考时钟信号为高电平，且0路反馈校验时钟对应的参考时钟信号为高电平，则相位误差值θ＝-KΔ，如图4中的第二参考线，第三参考线以及第四参考线可知，2路反馈校验时钟的上升沿对应参考时钟信号的低电平，3路反馈校验时钟的上升沿对应参考时钟信号的高电平，且0路反馈校验时钟对应的参考时钟信号为高电平，则此时K的数值为3，即相位误差值为θ＝-3Δ。
请参阅图5，图5为VCO反馈的输出时钟相位超前示意图，具体地：
上升沿校验模块3023利用每路反馈校验时钟的上升沿检测参考时钟的上升沿，如图5中所示，按照第一参考线，0路反馈校验时钟的上升沿对应的参考时钟信号为低电平，则VCO输出的时钟的上升沿超前参考时钟的上升沿，即此时VCO反馈的输出时钟相位超前；
图5中，如果除0路反馈校验时钟外，若第K-1路反馈校验时钟上升沿对应的参考时钟信号为低电平，第K路反馈校验时钟上升沿对应的参考时钟信号为高电平，且0路反馈校验时钟对应的参考时钟信号为低电平，则相位误差值θ＝KΔ，如图5中的第二参考线，第三参考线以及第四参考线可知，0路反馈校验时钟对应的参考时钟信号为低电平，1路反馈校验时钟的上升沿对应参考时钟信号的低电平，2路反馈校验时钟的上升沿对应参考时钟信号的高电平，则此时K的数值为2，即相位误差值为θ＝2Δ。
上述描述的对相位误差值进行计算的过程，采用的是上升沿检测的方式，可以理解的是，同样可以是下降沿检测，具体的方式类似，此处不再赘述。
下面描述一下本发明实施例中的反馈延时锁相方法实施例，具体步骤包括：
频率误差检测单元根据反馈时钟以及参考时钟源产生的参考时钟计算频率误差值；
相位误差检测单元对所述反馈时钟进行延时得到至少三路反馈校验时钟，根据所述反馈校验时钟以及从参考时钟源接收到的参考时钟计算相位误差值；
误差累加单元对所述频率误差检测单元生成的频率误差值以及所述相位误差检测单元生成的相位误差值进行累加并计算得到误差控制电压；
压控振荡器根据所述误差累加单元生成的误差控制电压生成输出时钟，并将所述输出时钟作为反馈时钟输入所述频率误差检测单元以及所述相位误差检测单元。
本实施例中，所述相位误差检测单元对所述反馈时钟进行延时得到至少三路反馈校验时钟，根据所述反馈校验时钟以及从参考时钟源接收到的参考时钟计算相位误差值的步骤包括：
相位误差检测单元中的反馈相位延时单元根据预置的***最小延时对所述反馈时钟进行延时，得到至少三路反馈校验时钟，所述反馈校验时钟具体的数目与***精度需求相关；
相位误差检测单元中的相位误差计算单元根据所述参考时钟源提供的参考时钟以及所述反馈相位延时单元提供的反馈校验时钟计算相位误差值。
本实施例中，所述相位误差检测单元中的相位误差计算单元根据所述参考时钟源提供的参考时钟以及所述反馈相位延时单元提供的反馈校验时钟计算相位误差值的步骤包括：
采用所述反馈校验时钟中的每一路反馈校验时钟的上升沿检测所述参考时钟的上升沿并得到检测结果；
根据所述上升沿检测单元提供的检测结果计算相位误差值。
本实施例中，压控振荡器根据所述误差累加单元生成的误差控制电压生成输出时钟的步骤之前包括：
数模转换单元将所述误差累加单元产生的数字信号的误差控制电压转换为模拟信号的误差控制电压，并将所述模拟信号的误差控制电压输入所述压控振荡器。
可以理解的是，上述方法实施例中的详细流程在前面的反馈延时锁相装置实施例中已经描述过，此处不再赘述。
以上对本发明所提供的一种反馈延时锁相装置及方法以及相位误差检测单元进行了详细介绍，对于本领域的一般技术人员，依据本发明实施例的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
Claims (12)
1.一种反馈延时锁相装置，包括：参考时钟源，用于提供参考时钟；频率误差检测单元，用于根据反馈时钟以及所述参考时钟计算频率误差值；其特征在于，所述反馈延时锁相装置还包括：
相位误差检测单元，用于接收所述反馈时钟，从所述参考时钟源接收所述参考时钟，对所述反馈时钟进行延时得到至少三路反馈校验时钟，根据所述反馈校验时钟以及所述参考时钟计算相位误差值；
误差累加单元，用于对所述频率误差检测单元生成的频率误差值以及所述相位误差检测单元生成的相位误差值进行累加并计算得到误差控制电压；
压控振荡器，用于根据所述误差累加单元生成的误差控制电压生成输出时钟，并将所述输出时钟作为反馈时钟输入所述频率误差检测单元以及所述相位误差检测单元。
2.根据权利要求1所述的反馈延时锁相装置，其特征在于，所述反馈延时锁相装置还包括：
数模转换单元，用于将所述误差累加单元产生的数字信号的误差控制电压转换为模拟信号的误差控制电压，将所述模拟信号的误差控制电压作为所述压控振荡器的输入。
3.根据权利要求1或2所述的反馈延时锁相装置，其特征在于，所述相位误差检测单元包括：
反馈相位延时单元，用于根据预置的***最小延时对所述反馈时钟进行延时，得到至少三路反馈校验时钟，所述反馈校验时钟具体的数目与***精度需求相关；
相位误差计算单元，用于根据所述参考时钟源提供的参考时钟以及所述反馈相位延时单元提供的反馈校验时钟计算相位误差值。
4.根据权利要求3所述的反馈延时锁相装置，其特征在于，所述相位误差计算单元包括：
参考时钟接收单元，用于接收参考时钟源提供的参考时钟；
反馈校验时钟接收单元，用于接收所述反馈相位延时单元提供的反馈校验时钟；
上升沿校验单元，用于采用所述反馈校验时钟中的每一路反馈校验时钟的上升沿检测所述参考时钟的上升沿并得到检测结果；
计算单元，用于根据所述上升沿检测单元提供的检测结果计算相位误差值。
5.根据权利要求1或2所述的反馈延时锁相装置，其特征在于，所述误差累加单元包括：
频率误差控制电压生成单元，用于根据所述频率误差检测单元提供的频率误差值计算频率误差控制电压；
相位误差控制电压生成单元，用于根据所述相位误差检测单元提供的相位误差值以及预置的相位误差参数生成相位误差控制电压；
误差控制电压输出单元，用于对所述频率误差控制电压生成单元提供的频率误差控制电压，以及所述相位误差控制电压生成单元提供的相位误差控制电压进行叠加得到误差控制电压。
6.根据权利要求5所述的反馈延时锁相装置，其特征在于，所述相位误差参数包括：
数模转换单元的位数，数模转换单元的转换精度，压控振荡器的压控动态范围参数以及压控振荡器的压控灵敏度参数。
7.一种相位误差检测单元，其特征在于，包括：
反馈相位延时子单元，用于根据预置的***最小延时对所述反馈时钟进行延时，得到至少三路反馈校验时钟，所述反馈校验时钟具体的数目与***精度需求相关；
相位误差计算子单元，用于根据所述参考时钟源提供的参考时钟以及所述反馈相位延时子单元提供的反馈校验时钟计算相位误差值。
8.根据权利要求7所述的相位误差检测单元，其特征在于，所述相位误差计算子单元包括：
参考时钟接收模块，用于接收参考时钟源提供的参考时钟；
反馈时钟接收模块，用于接收所述反馈相位延时子单元提供的反馈校验时钟；
上升沿校验模块，用于采用所述反馈校验时钟中的每一路反馈校验时钟的上升沿检测所述参考时钟的上升沿并得到检测结果；
计算模块，用于根据所述上升沿检测模块提供的检测结果计算相位误差值。
9.一种反馈延时锁相方法，其特征在于，包括：
频率误差检测单元根据反馈时钟以及参考时钟源产生的参考时钟计算频率误差值；
相位误差检测单元对所述反馈时钟进行延时得到至少三路反馈校验时钟，根据所述反馈校验时钟以及从参考时钟源接收到的参考时钟计算相位误差值；
误差累加单元对所述频率误差检测单元生成的频率误差值以及所述相位误差检测单元生成的相位误差值进行累加并计算得到误差控制电压；
压控振荡器根据所述误差累加单元生成的误差控制电压生成输出时钟，并将所述输出时钟作为反馈时钟输入所述频率误差检测单元以及所述相位误差检测单元。
10.根据权利要求9所述的方法，其特征在于，所述相位误差检测单元对所述反馈时钟进行延时得到至少三路反馈校验时钟，根据所述反馈校验时钟以及从参考时钟源接收到的参考时钟计算相位误差值的步骤包括：
相位误差检测单元中的反馈相位延时单元根据预置的***最小延时对所述反馈时钟进行延时，得到至少三路反馈校验时钟，所述反馈校验时钟具体的数目与***精度需求相关；
相位误差检测单元中的相位误差计算单元根据所述参考时钟源提供的参考时钟以及所述反馈相位延时单元提供的反馈校验时钟计算相位误差值。
11.根据权利要求10所述的方法，其特征在于，所述相位误差检测单元中的相位误差计算单元根据所述参考时钟源提供的参考时钟以及所述反馈相位延时单元提供的反馈校验时钟计算相位误差值的步骤包括：
采用所述反馈校验时钟中的每一路反馈校验时钟的上升沿检测所述参考时钟的上升沿并得到检测结果；
根据所述上升沿检测单元提供的检测结果计算相位误差值。
12.根据权利要求9，10或11所述的方法，其特征在于，所述压控振荡器根据所述误差累加单元生成的误差控制电压生成输出时钟的步骤之前包括：
数模转换单元将所述误差累加单元产生的数字信号的误差控制电压转换为模拟信号的误差控制电压，将所述模拟信号的误差控制电压输入压控振荡器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007101723845A CN101207436B (zh) | 2007-12-12 | 2007-12-12 | 一种反馈延时锁相装置及方法以及相位误差检测单元 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007101723845A CN101207436B (zh) | 2007-12-12 | 2007-12-12 | 一种反馈延时锁相装置及方法以及相位误差检测单元 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101207436A true CN101207436A (zh) | 2008-06-25 |
| CN101207436B CN101207436B (zh) | 2012-08-15 |
Family
ID=39567359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007101723845A Expired - Fee Related CN101207436B (zh) | 2007-12-12 | 2007-12-12 | 一种反馈延时锁相装置及方法以及相位误差检测单元 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101207436B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101938348A (zh) * | 2010-07-30 | 2011-01-05 | 重庆金美通信有限责任公司 | 以标准时钟/数据为参考的时钟再生方法 |
| CN102761281A (zh) * | 2011-04-28 | 2012-10-31 | 特变电工新疆新能源股份有限公司 | 逆变器的锁相控制***及其锁相方法 |
| CN107359873A (zh) * | 2017-07-27 | 2017-11-17 | 中国电力科学研究院 | 一种基于锁相及移相校准合并单元测试仪时钟误差的装置和方法 |
| WO2021233203A1 (zh) * | 2020-05-20 | 2021-11-25 | 中兴通讯股份有限公司 | 相位检测方法及其装置、设备 |
| CN116451142A (zh) * | 2023-06-09 | 2023-07-18 | 山东云泷水务环境科技有限公司 | 一种基于机器学习算法的水质传感器故障检测方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69535087T2 (de) * | 1994-03-11 | 2006-12-21 | Fujitsu Ltd., Kawasaki | Schaltungsanordnung zur Taktrückgewinnung |
| JP3647364B2 (ja) * | 2000-07-21 | 2005-05-11 | Ｎｅｃエレクトロニクス株式会社 | クロック制御方法及び回路 |
| US6794912B2 (en) * | 2002-02-18 | 2004-09-21 | Matsushita Electric Industrial Co., Ltd. | Multi-phase clock transmission circuit and method |
-
2007
- 2007-12-12 CN CN2007101723845A patent/CN101207436B/zh not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101938348A (zh) * | 2010-07-30 | 2011-01-05 | 重庆金美通信有限责任公司 | 以标准时钟/数据为参考的时钟再生方法 |
| CN101938348B (zh) * | 2010-07-30 | 2013-05-22 | 重庆金美通信有限责任公司 | 以标准时钟/数据为参考的时钟再生方法 |
| CN102761281A (zh) * | 2011-04-28 | 2012-10-31 | 特变电工新疆新能源股份有限公司 | 逆变器的锁相控制***及其锁相方法 |
| CN102761281B (zh) * | 2011-04-28 | 2015-01-21 | 特变电工新疆新能源股份有限公司 | 逆变器的锁相控制***及其锁相方法 |
| CN107359873A (zh) * | 2017-07-27 | 2017-11-17 | 中国电力科学研究院 | 一种基于锁相及移相校准合并单元测试仪时钟误差的装置和方法 |
| CN107359873B (zh) * | 2017-07-27 | 2024-02-23 | 中国电力科学研究院 | 一种基于锁相及移相校准合并单元测试仪时钟误差的装置和方法 |
| WO2021233203A1 (zh) * | 2020-05-20 | 2021-11-25 | 中兴通讯股份有限公司 | 相位检测方法及其装置、设备 |
| CN116451142A (zh) * | 2023-06-09 | 2023-07-18 | 山东云泷水务环境科技有限公司 | 一种基于机器学习算法的水质传感器故障检测方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101207436B (zh) | 2012-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8451971B2 (en) | Communication systems, clock generation circuits thereof, and method for generating clock signal | |
| CN103219946B (zh) | 极坐标发射器、调频路径及方法、参考相位产生器及方法 | |
| CN102647186B (zh) | 信号产生电路、增益估测装置与信号产生方法 | |
| US7825719B2 (en) | System and method for wideband phase-adjustable common excitation | |
| TW546921B (en) | Multiple input phase lock loop with hitless reference switching | |
| CN101207436B (zh) | 一种反馈延时锁相装置及方法以及相位误差检测单元 | |
| CN107425851A (zh) | 频率补偿器、电子设备和频率补偿方法 | |
| CN104300969B (zh) | 一种基于全数字锁相环的高精度同步时钟实现方法 | |
| EP2312756A2 (en) | A dual reference oscillator phase-lock loop | |
| JP2007033447A (ja) | 周波数誤差を補正するスペクトルアナライザ及びその方法 | |
| CN101783680B (zh) | 频率综合器及其校准方法 | |
| CN110504962A (zh) | 数字补偿模拟小数分频锁相环及控制方法 | |
| CN106230435B (zh) | 时钟源生成装置及方法 | |
| JP2005287022A (ja) | 位相同期ループ、および、周波数制御可能な発振器の位相補正方法 | |
| CN103338036B (zh) | 基于相位群处理的原子钟频率信号链接控制方法 | |
| CN105306048A (zh) | 一种用于抑制杂散的锁相环电路及其杂散抑制方法 | |
| CN102636189A (zh) | 用于校正测量信号的测量信号校正装置和方法 | |
| CN110098885B (zh) | 一种时钟同步电路、装置及其方法 | |
| CN102142835B (zh) | 相位数字化装置及其方法 | |
| JP4546343B2 (ja) | デジタルｐｌｌ回路およびその同期制御方法 | |
| CN114296337A (zh) | 一种高精度授时授频接收机 | |
| EP2395665A1 (en) | Device and method for locking and calibrating frequency | |
| US20110248757A1 (en) | Digital calibration device and method for high speed digital systems | |
| US20070139126A1 (en) | Digital phase and frequency detector | |
| US8742795B2 (en) | Frequency difference calculation circuit, a satellite signal receiving apparatus and frequency difference calculation method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120815 Termination date: 20171212 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |