CN101165882A - 制造薄膜晶体管基板的方法 - Google Patents

制造薄膜晶体管基板的方法 Download PDF

Info

Publication number
CN101165882A
CN101165882A CNA2007101671041A CN200710167104A CN101165882A CN 101165882 A CN101165882 A CN 101165882A CN A2007101671041 A CNA2007101671041 A CN A2007101671041A CN 200710167104 A CN200710167104 A CN 200710167104A CN 101165882 A CN101165882 A CN 101165882A
Authority
CN
China
Prior art keywords
byproduct
reaction
etching
conductive layer
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101671041A
Other languages
English (en)
Inventor
崔升夏
金湘甲
吴旼锡
崔新逸
金大玉
秦洪基
丁荣镐
丁有光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101165882A publication Critical patent/CN101165882A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明涉及薄膜晶体管基板的制造方法，包括：在绝缘基板上顺序形成栅互连、栅绝缘层、有源层、用于数据互连的导电层、及包括第一区域和第二区域的光致抗蚀剂图案；利用该光致抗蚀剂图案蚀刻该导电层从而形成用于源/漏电极和数据线的导电层图案；利用该光致抗蚀剂图案蚀刻该有源层从而形成有源层图案；去除该光致抗蚀剂图案的第二区域；使用该光致抗蚀剂图案和蚀刻气体干法蚀刻该第二区域下的该用于源/漏电极的导电层图案；利用该光致抗蚀剂图案蚀刻该有源层图案的一部分；及使用反应副产物去除剂使得外力施加到该导电层图案的蚀刻气体和反应副产物而物理去除所述反应副产物。

Description

制造薄膜晶体管基板的方法
技术领域
本发明涉及薄膜晶体管基板的制造方法，更具体而言，涉及防止干蚀刻工艺期间数据互连的腐蚀的薄膜晶体管基板的制造方法。
背景技术
当前，液晶显示器(LCD)是最广泛使用的平板显示器之一。液晶显示器配置有其上形成电极的两个基板。液晶层置于基板之间。在液晶显示器中，电压施加到电极从而重新排列液晶层的液晶分子，由此控制透射光的量。近来，对具有高分辨率的大液晶显示器的需求正在增长。
在构成液晶显示器的两个基板中，薄膜晶体管基板包括以矩阵形式提供的多个像素电极。供选地，一公共电极可覆盖基板的整个表面。薄膜晶体管基板包括多个用于显示图像的栅互连和用于传输施加到像素电极的电压的数据互连。
形成数据互连包括蚀刻工艺，该蚀刻工艺可包括湿法蚀刻或干法蚀刻。由于湿法蚀刻的各向同性特性使数据互连歪斜，所以不可能使用湿法蚀刻制造具有高分辨率的液晶显示器。
干法蚀刻也是有问题的，因为它产生腐蚀数据互连的反应副产物，导致非均匀的连接图案或数据互连的中断。
因此，需要防止数据互连的歪斜(skew)或腐蚀。
发明内容
根据本发明的一方面，通过防止数据互连在干法蚀刻工艺期间被腐蚀的方法制造薄膜晶体管基板。
根据本发明的一方面，制造薄膜晶体管基板的方法包括：在绝缘基板上顺序形成栅互连、栅绝缘层、有源层、用于数据互连的导电层、及包括第一区域和第二区域的光致抗蚀剂图案；通过利用所述光致抗蚀剂图案作为蚀刻掩模蚀刻所述导电层从而形成用于源极/漏极电极和数据线的导电层图案；通过利用所述光致抗蚀剂图案作为蚀刻掩模蚀刻所述有源层从而形成有源层图案；去除所述光致抗蚀剂图案的所述第二区域；通过使用所述光致抗蚀剂图案作为蚀刻掩模且使用蚀刻气体来干法蚀刻所述第二区域之下的用于所述源极/漏极电极的导电层图案；通过利用所述光致抗蚀剂图案作为蚀刻掩模蚀刻所述有源层图案的一部分；以及通过使用反应副产物去除剂使得外力施加到用于所述源极/漏极电极的导电层图案的蚀刻气体和反应副产物而物理去除所述反应副产物。
根据本发明另一实施例，制造薄膜晶体管基板的方法包括：在绝缘基板上顺序形成栅互连、栅绝缘层、有源层、包括铝的用于数据互连的导电层、以及包括第一区域和第二区域的光致抗蚀剂图案；通过利用所述光致抗蚀剂图案作为蚀刻掩模蚀刻所述用于数据互连的导电层从而形成用于源极/漏极电极的导电层图案；通过利用所述光致抗蚀剂图案作为蚀刻掩模蚀刻所述有源层从而形成有源层图案；去除所述光致抗蚀剂图案的所述第二区域；通过使用所述光致抗蚀剂图案作为蚀刻掩模且使用氯基蚀刻气体来干法蚀刻所述第二区域之下的用于所述源极/漏极电极的导电层图案；通过利用所述光致抗蚀剂图案作为蚀刻掩模蚀刻所述有源层图案的一部分；以及喷射反应副产物去除剂到用于所述源极/漏极电极的导电层图案的蚀刻气体和反应副产物上从而去除所述反应副产物。
附图说明
通过参照附图详细描述其优选实施例，本发明的上述和其它特征及优点将变得更加明显，附图中：
图1是薄膜晶体管基板的布局图，该薄膜晶体管基板利用根据本发明实施例的制造薄膜晶体管基板的方法而制造；
图2是沿图1的线A-A’取得的薄膜晶体管基板的剖视图；
图3-13是剖视图，示出了根据本发明第一实施例制造薄膜晶体管基板；及
图14示意性示出了根据本发明第二实施例制造薄膜晶体管基板。
具体实施方式
应理解，当元件或层称为在另一元件或层“上”时，其可以直接在其它元件或层上或者可存在中间元件或层。相反，当元件称为“直接”在另一元件或层“上”时，没有中间元件或层存在。相似的附图标记始终表示相似的元件。
空间关系术语，例如“下面”、“之下”、“下”、“之上”、“上”等，可以为了描述的方便而在这里用来描述图中所示的一个元件或特征对另一元件(或多个元件)或特征(或多个特征)的关系。将理解，空间关系术语意在包括器件在使用或操作中的除了图中所示的取向之外的不同取向。相似的附图标记始终表示相似的元件。
下面，将参照附图详细描述本发明的实施例。根据下述实施例制造薄膜晶体管基板的方法可应用于制造包括薄膜晶体管的所有图像显示装置。然而，为了便于描述，披露了液晶显示器以作为使用根据本发明实施例制造薄膜晶体管基板的方法的图像显示装置。就此而言，液晶显示器包括其中形成有薄膜晶体管阵列的薄膜晶体管基板、面对该薄膜晶体管基板且其中形成有公共电极的公共电极基板、以及置于所述基板之间的液晶层。
参照图1和图2，将详细描述利用根据本发明第一实施例的制造方法而制造的薄膜晶体管基板。图1是薄膜晶体管基板的布局图，该薄膜晶体管基板利用根据本发明实施例的制造薄膜晶体管基板的方法而制造。
绝缘基板10可由具有耐热性和透光性的物质例如透明玻璃或塑料制成。
多个栅互连22、26、27和28形成在绝缘基板10的上部分上从而传输栅信号。栅互连22、26、27和28由沿横向延伸的栅线22、连接到栅线22而形成凸出部的薄膜晶体管的栅电极26、以及平行于栅线22的存储电极27和存储电极线28构成。
存储电极线28沿横向越过像素区域延伸并连接到存储电极27，存储电极27具有比存储电极线28更大的宽度。存储电极27交迭漏极电极扩展部67从而形成用于改善电荷存储能力的存储电容器，如下所述漏极电极扩展部67连接到像素电极82。上述存储电极27和存储电极线28的形状和位置可以改变，并且如果由于像素电极82和栅线22的交迭而产生的存储电容合意地高则可不需要存储电极27和存储电极线28。
栅互连22、26、27和28可由铝基金属例如铝(Al)和铝合金、银基金属例如银(Ag)和银合金、铜基金属例如铜(Cu)或铜合金、钼基金属例如钼(Mo)和钼合金、铬(Cr)、钛(Ti)或钽(Ta)制成。另外，栅互连22、26、27和28可具有多层结构，该多层结构包括具有不同物理特性的两导电层(未示出)。两导电层中，任何一个导电层由具有低电阻率的金属形成，例如铝基金属、银基金属或铜基金属，从而减小栅互连22、26、27和28的信号时间延迟或电压降。
另一方面，另一导电层可由另一物质形成，例如具有到ITO(铟锡氧化物)和IZO(铟锌氧化物)的优异粘着强度的物质，如钼基金属、铬、钛或钽。关于上述组合，可形成包括下铬层和上铝层的结构、或包括下铝层和上钼层的结构。
另外，栅互连22、26、27和28可利用预定涂布工艺或使用喷印(injet-printing)工艺通过印刷来施加PEDOT(聚二氧乙基噻吩：PolyEthyleneDiOxy Thiophene)，一种基于导电有机聚合物的物质而形成。然而，本发明不限于此。栅互连22、26、27和28可由各种类型的金属、导体、或基于导电有机聚合物的物质制成。
由无机绝缘物质如硅氧化物(SiOx)或硅氮化物(SiNx)、或有机绝缘物质(氢化非晶硅)如BCB(苯并环丁烯：BenzoCycloButene)、基于丙烯酰的(acryl-based)物质或聚酰亚胺制成的栅绝缘层30形成在栅互连22和26及绝缘基板10的上部分上。
由氢化非晶硅、多晶硅、或导电有机物质制成的有源层图案42和44形成在栅绝缘层30的上部分上。
有源层图案42和44可提供为具有岛形。有源层图案42和44交迭栅电极26和栅电极26上的存储电极27，并如下所述地部分交迭源极电极65和漏极电极66。有源层图案42和44的形状不限于岛形，有源层图案42和44可具有各种形状。
欧姆接触层52、55和56，由其中以高浓度掺杂n型杂质的n+氢化非晶硅如硅化物、或者其中掺杂p型杂质的ITO制成，形成在有源层图案42和44的上部分上。
数据互连62、65、66和67形成在欧姆接触层52、55和56的上部分上。数据互连62、65、66和67包括沿纵向交叉栅线22从而定义像素的数据线62、从数据线62分支并延伸到欧姆接触层55上部的源极电极65、与源极电极65分隔开且形成在欧姆接触层56的关于薄膜晶体管的栅电极26或沟道部分与源极电极65相对的上部分上的漏极电极66、以及从漏极电极66延伸从而交迭存储电极27并具有大的面积的漏极电极扩展部67。
数据互连62、65、66和67可由难熔金属(refractory metal)例如铬、钼基金属、钽和钛制成。另外，数据互连62、65、66和67可具有包括下难熔金属层(未示出)和由具有低电阻率的物质制成的上层(未示出)的多层结构。关于具有多层结构的数据互连62、65、66和67，数据互连62、65、66和67可包括由钼(Mo)制成的下数据互连62a、65a、66a和67a，由Al(Al)制成的中间数据互连62b、65b、66b和67b，以及由钼(Mo)制成的上数据互连62c、65c、66c和67c。
源电极65交迭至少部分有源层图案44。漏极电极66面对源极电极65，同时栅电极26设置在漏极电极66和源极电极65之间，并与有源层44的至少一部分交迭。与此相关，欧姆接触层55和56插置在下面的有源层图案44与上面的源极电极65和漏极电极66之间从而减小接触电阻。
漏极电极扩展部67设置为与存储电极27交迭，并与存储电极27一起形成存储电容器，同时栅绝缘层30设置在存储电极27和漏极电极扩展部67之间。当不形成存储电极27时，可不需要漏极电极扩展部67。
欧姆接触层52、55和56减小其下面的有源层图案42和44与其上面的数据互连62、65、66和67之间的接触电阻。欧姆接触层52、55和56与数据互连62、65、66和67具有基本相同的形状。
同时，有源层图案42和44与数据互连62、65、66和67以及欧姆接触层52、55和56具有基本相同的形状，除了薄膜晶体管的沟道部分以外。即，源极电极65和漏极电极66在薄膜晶体管的沟道部分处彼此分隔开，并且设置在源极电极65之下的欧姆接触层55与设置在漏极电极66之下的欧姆接触层56分隔开。然而，用于薄膜晶体管的有源层图案44在沟道部分不中断，而是延伸通过沟道部分从而形成薄膜晶体管的沟道。
保护层70形成在数据互连62、65、66和67及未覆盖有数据互连62、65、66和67的有源层图案44的上部分上。保护层70可以由例如具有优异平坦化特性和光敏性的有机物质、利用等离子体增强化学气相沉积(PECVD)形成的低介电绝缘物质诸如a-Si:C:O或a-Si:O:F、或作为无机物质的硅氮化物(SiNx)制成。另外，当保护层70由有机物质制成时，为了防止保护层70的有机物质与源极电极65和漏极电极66之间的有源层图案44的暴露部分接触，由硅氮化物(SiNx)或硅氧化物(SiOx)制成的绝缘层(未示出)可进一步形成在有机层之下。
接触孔77形成在保护层70中从而暴露漏极电极扩展部67。
像素电极82形成在保护层70的上部分上从而通过接触孔77电连接到漏极电极66并具有与像素相应的位置。被施加数据电压的像素电极82与公共电极基板的公共电极结合产生电场，从而控制像素电极82和公共电极之间液晶层的液晶分子的取向。
下面，将参照图1至13描述根据本发明第一实施例制造薄膜晶体管基板的方法。图2是沿图1的线A-A’取得的薄膜晶体管基板的剖视图。图3-13是剖视图，示出了根据本发明的第一实施例制造薄膜晶体管基板。
首先，如图1和3所示，形成包括栅线22、存储电极27和存储电极线28的栅互连22、26、27和28。
然后，如图1和4所示，由硅氮化物制成的栅绝缘层30、有源层40和掺杂的非晶硅层50通过利用例如化学气相沉积工艺在栅互连22、26、27和28上顺序沉积分别至150-500nm、50-200nm和30-60nm的厚度。
然后，用于数据互连的导电层60利用预定工艺例如溅射形成在掺杂的非晶硅层50上。根据本发明的用于数据互连的导电层60包括铝。具体而言，对于用于数据互连的导电层60，由钼制成的用于数据互连的下导电层60a、由铝制成的用于数据互连的中间导电层60b、以及用于数据互连的上导电层60c顺序层叠。通过利用后续的蚀刻工艺，用于数据互连的导电层60形成由上述物质制成的数据互连62、65、66和67。
然后，光致抗蚀剂110施加在上述用于数据互连的导电层60的上部分上。
然后，如图5所示，利用掩模，光辐照在光致抗蚀剂上(见图4的附图标记110)，然后显影从而形成包括第一区域和第二区域的光致抗蚀剂图案112和114。就此而言，光致抗蚀剂图案112和114的第二区域114，其设置在薄膜晶体管的沟道部分即源极电极(见图1的附图标记65)和漏极电极(见图1的附图标记66)之间的区域中，比第一区域112薄，第一区域112设置在数据互连部分即其上将形成数据互连的部分中。
另外，光致抗蚀剂的除了沟道部分和数据互连部分以外的部分被完全去除。就此而言，留在沟道部分上的第二区域114的厚度与留在数据互连部分上的第一区域112的厚度的比率必须根据如下所述的蚀刻工艺的工艺条件而变化。优选地第二区域114的厚度为第一区域112的厚度的1/2或更小。例如，第二区域114的厚度优选地为400nm或更小。
如上所述，可采用各种类型的工艺来根据位置控制光致抗蚀剂的厚度。为了控制透光量，使用具有狭缝或格子形状的图案、或者半透明膜。
就此而言，设置在狭缝之间的图案的宽度，或者图案之间的间距即狭缝的宽度，与曝光期间使用的曝光装置的分辨率相比优选地较小。当使用半透明膜时，可以使用具有不同透射率的薄膜或具有不同厚度的薄膜以在形成掩模时控制透射率。
如果使用上述掩模辐照光到光致抗蚀剂上，在光致抗蚀剂的暴露于光的部分处聚合物完全分解。然而，在光致抗蚀剂的其上形成狭缝图案或半透明膜的部分处由于辐照的光量少，聚合物不完全分解，且在光致抗蚀剂的覆盖以光阻挡膜的部分处少许聚合物分解。然后，如果光致抗蚀剂被显影，仅光致抗蚀剂的其中聚合物分子不分解的部分留下来。在光以低量辐照的中央部分中，可留下与光未辐照到的部分相比具有更小厚度的光致抗蚀剂的第二区域114。就此而言，如果曝光时间长，由于所有分子都分解，因而需要相应地选择曝光时间。
准备由能够进行回流的物质制成的光致抗蚀剂。光致抗蚀剂使用普通掩模曝光，所述普通掩模包括光能够完全透射的部分和光不能完全透射的另一部分。光致抗蚀剂被显影并经历回流(reflow)从而允许部分光致抗蚀剂流到不存在光致抗蚀剂的区域中，从而形成具有小厚度的光致抗蚀剂的第二区域114。
然后，第二区域114和设置在第二区域之下的用于数据互连的导电层60经历蚀刻。用于数据互连的导电层60可经历湿法蚀刻，使用光致抗蚀剂图案112和114作为蚀刻掩模并利用诸如磷酸、硝酸和乙酸的蚀刻溶液。
由此，如图6所示，仅数据线62、沟道部分和用于源极/漏极电极的导电层图案64保留，除了数据线62、沟道部分和用于源极/漏极电极的导电层图案64以外的部分的用于数据互连的导电层(见图5的附图标记60)被完全去除从而暴露掺杂的非晶硅层50。就此而言，余留的数据线62和用于源极/漏极电极的导电层图案64与数据互连(见图1的附图标记62、65、66和67)具有相同形状，除了源极电极和漏极电极(见图1的附图标记65和66)未彼此分开而是彼此连接以外。由于数据线62和用于源极/漏极电极的导电层图案64通过构图具有三层的用于数据互连的导电层(见图5的附图标记60)而形成，所以数据线62和用于源极/漏极电极的导电层图案64包括由三层即下钼层、中间铝层和上钼层构成的数据线62a、62b和62c，以及用于源极/漏极电极的导电层图案64a、64b和64c。
然后，如图7所示，除了数据线62a、62b和62c、沟道部分、以及用于源极/漏极电极的导电层图案64a、64b和64c以外的部分的暴露的掺杂非晶硅层(见图6的附图标记50)、以及有源层(见图6的附图标记40)通过干法蚀刻被去除从而形成掺杂的非晶硅层图案52和54以及有源层图案44。暴露的掺杂非晶硅层和设置在暴露的掺杂非晶硅层之下的有源层利用光致抗蚀剂图案112和114作为蚀刻掩模来蚀刻。进行该蚀刻使得掺杂非晶硅层和有源层同时被蚀刻且栅绝缘层30未被蚀刻。例如，如果使用SF6和HCl的混和气体、或SF6和O2的混和气体，可蚀刻所述两层使得蚀刻厚度几乎相同。
然后，光致抗蚀剂的第二区域114利用干法蚀刻工艺被去除。光致抗蚀剂的第二区域114、掺杂非晶硅层和有源层可利用干法蚀刻工艺同时被去除。
当对光致抗蚀剂图案112和114的蚀刻比率与对有源层的蚀刻比率彼此相同时，要求第二区域114的厚度等于或小于有源层和掺杂非晶硅层的总厚度。由此，设置在沟道部分上的第二区域114被去除从而暴露用于源极/漏极电极的导电层图案64。除了第二区域114以外的部分的掺杂非晶硅层和有源层被去除从而暴露设置在掺杂非晶硅层和有源层之下的栅绝缘层30。同时，数据互连部分的第一区域112被蚀刻从而变薄。
然后，留在沟道部分的用于源极/漏极电极的导电层图案64表面上的光致抗蚀剂通过灰化被去除。
然后，如图8所示，沟道部分的用于源极/漏极电极的导电层图案64，即设置在光致抗蚀剂的第二区域(见图6的附图标记114)之下的用于源极/漏极电极的导电层图案64，经历干法蚀刻从而被去除。用于源极/漏极电极的导电层图案64利用例如基于氯的蚀刻气体来经历干法蚀刻。用于源极/漏极电极的导电层图案64利用基于氯的蚀刻气体来蚀刻从而确保合意的蚀刻速率和蚀刻均匀性。
这将参照图7和8详细描述。首先，由钼制成的用于源极/漏极电极的上导电层图案64c利用包括SF6和Cl2作为主要成分的蚀刻气体来蚀刻从而形成上源极电极65c和上漏极电极66c。
然后，由铝制成的用于源极/漏极电极的中间导电层图案64b利用包括Cl2和BCl3作为主要成分的蚀刻气体来蚀刻从而形成中间源极电极65b和中间漏极电极66b。作为蚀刻气体的反应副产物的Cl2可附着到上源极电极65c和上漏极电极66c的壁上、中间源极电极65b和中间漏极电极66b的壁上、以及与其上存在光致抗蚀剂图案的第二区域(见图6的附图标记114)的部分相邻的光致抗蚀剂图案的第一区域112的壁上。另外，Cl2可与环境中的水(H2O)反应从而形成HCl。Cl2和HCl会蚀刻上述光致抗蚀剂图案的第一区域112的壁以及由钼制成的上源极电极65c和上漏极电极66c的一部分，导致由铝制成的中间源极电极65b和中间漏极电极66b从上述光致抗蚀剂图案的第一区域112的壁以及上源极电极65c和上漏极电极66c突出。此外，由于Cl2和HCl会腐蚀由铝制成的中间源极电极65b和中间漏极电极66b，所以必须快速去除Cl2和HCl。下面，在本申请文本中，Cl2和HCl称为反应副产物200a和200b，且将详细说明去除反应副产物200a和200b的过程。
下一步，用于源极/漏极电极的下导电层图案64a利用包括Cl2和O2作为主要成分的蚀刻气体来蚀刻从而形成下源极电极65a和下漏极电极66a，由此完成源极电极65和漏极电极66的制作。由于用于源极/漏极电极的导电层图案64包括三类物质，因此形成了三层电极，即源极电极65a、65b和65c及漏极电极66a、66b和66c。
然后，如图9所示，由掺杂非晶硅制成的欧姆接触层图案(见图8的附图标记54)利用光致抗蚀剂图案的第一区域112作为蚀刻掩模来蚀刻。就此而言，可使用干法蚀刻。蚀刻气体的例子可包括CF4和HCl的混和气体、CF4和O2的混和气体、或含有SF6和Cl2作为主要成分的气体。上述气体可用来形成具有均匀厚度并由本征非晶硅制成的有源层图案44。有源层图案44的一部分可被去除从而使有源层图案变薄。另外，光致抗蚀剂图案的第一区域112可被蚀刻至预定厚度。优选地，进行该蚀刻使得栅绝缘层30不被蚀刻，且光致抗蚀剂图案是厚的从而防止数据互连62、65、66和67由于第一区域112的蚀刻而暴露。
这样，源极电极65和漏极电极66彼此分隔开，从而完成数据互连65和66及设置在数据互连65和66下面的欧姆接触层55和56的形成。
在图7至9中，由于蚀刻有源层(见图6的附图标记40)的工艺、去除光致抗蚀剂图案的第二区域(见图6的附图标记114)的工艺、干法蚀刻用于源极/漏极电极的导电层图案64的工艺、以及蚀刻部分有源层图案44的工艺都是干法蚀刻工艺，因而所有这些工艺可在相同腔中进行。
然后，如图10所示，由铝制成的用于源极/漏极电极的导电层图案(见图7的附图标记64b)、以及是包括Cl2和BCl3作为主要成分且用于蚀刻用于源极/漏极电极的导电层图案的蚀刻气体的反应副产物200a和200b的Cl2和HCl利用反应副产物去除剂300被物理去除。在经历上述工艺的绝缘基板从所述腔中取出后15分钟内，进行去除反应副产物200a和200b的工艺。
在利用反应副产物去除剂300物理去除实施例的反应副产物200a和200b的工艺中，可通过在反应副产物200a和200b上喷射反应副产物去除剂300而获得施加到反应副产物200a和200b的物理力(physical force)。如上所述，在去除反应副产物200a和200b的工艺中，喷射反应副产物去除剂300使得诸如压力的物理力施加到反应副产物200a和200b，从而去除反应副产物200a和200b。因此，与使具有反应副产物200a和200b的绝缘基板10经历浸洗而没有物理力的去除反应副产物200a和200b的工艺相比，在上述工艺中反应副产物200a和200b被更有效地去除。所述相互比较的两工艺的效率差异将在示例和比较例中说明。
由于加热器功率有限，考虑到期望的工艺操作和工艺成本，优选地反应副产物去除剂300的温度为25℃或更高且低于60℃。然而，反应副产物去除剂300可以以更高温度喷射。即，反应副产物去除剂300可在各种温度喷射。反应副产物去除剂300的喷射温度依赖于绝缘基板10从腔中取出之后进行反应副产物去除剂300的喷射所用的延迟时间。具体而言，当反应副产物去除剂300的喷射温度为约25℃时，要求延迟时间在5分钟或更少的范围从而有效去除反应副产物200a和200b。当反应副产物去除剂300的喷射温度为约50℃时，要求延迟时间在15分钟或更少的范围从而有效去除反应副产物200a和200b。考虑到上述说明来控制反应副产物去除剂300的喷射温度和延迟时间。
漂洗反应副产物200a和200b从而去除喷射的反应副产物去除剂300。然而，使用不蚀刻由与用于源极/漏极电极的导电层图案64相同的物质制成的源极电极65和漏极电极66的反应副产物去除剂300，从而防止源极电极65和漏极电极66在漂洗反应副产物的过程中被去除。优选地，使用去离子水(DIW)作为反应副产物去除剂300。
在去除反应副产物200a和200b的工艺中，反应副产物去除剂300的喷射压力和喷射时间会是有效去除反应副产物200a和200b的重要因素之一。具体而言，反应副产物去除剂300的喷射压力可以为1至5kgf/cm2。优选地反应副产物去除剂300喷射10秒或更多且小于3分钟。当喷射压力和喷射时间不在上述范围内时，反应副产物200a和200b不会良好去除，或者在反应副产物200a和200b的去除期间会发生对源极电极65和漏极电极66的损坏。
不必说，通过上述工艺去除的反应副产物200a和200b包括腐蚀三层源极电极65和三层漏极电极66的铝的Cl2或HCl。
如上所述，由于去除了附着到源极电极65和漏极电极66的反应副产物200a和200b，所以三层源极电极65a、65b和65c及三层漏极电极66a、66b和66c中由铝制成的源极电极65b和漏极电极66b未受腐蚀，即使反应副产物与之接触。
然后，如图11所示，留在数据互连部分上的光致抗蚀剂第一区域112被剥离从而去除。
然后，如图12所示，保护层70形成在所得结构上。
然后，如图13所示，保护层70经历光刻工艺从而形成接触孔77，通过接触孔77暴露漏极电极扩展部67。
最后，如图1和2所示，ITO层沉积至具有40到50nm范围的厚度，然后经历光刻工艺从而形成连接到漏极电极扩展部67的像素电极82。由此，制造了薄膜晶体管基板1。
同时，在层叠ITO之前优选地使用氮作为施加到预加热工艺的气体，从而防止金属氧化物层形成在通过接触孔77暴露的金属层67的上部分上。
下面，将参照图9和10在示例和比较例的去除效率方面比较根据本发明的示例使用反应副产物去除剂300的喷射来去除反应副产物200a和200b的工艺、和通过浸(dipping)去除反应副产物200a和200b的工艺。
(实验示例1)
如图9所示，紧接着在绝缘基板10从腔中取出之后，所述绝缘基板10已经经历了干法蚀刻用于源极/漏极电极的导电层图案64的工艺和蚀刻部分有源层图案44的工艺，如图10所示反应副产物去除剂300利用清洗装置(washing device)(未示出)喷射在绝缘基板10上。反应副产物去除剂300的喷射压力为1kgf/cm2，且反应副产物去除剂的喷射时间为60秒。反应副产物去除剂300的温度设定为50℃。然后，测量绝缘基板10的每单位面积的反应副产物200a和200b的数量，结果示于表1。
(实验示例2)
重复实验示例1的测试，除了绝缘基板10从腔中取出并在15分钟之后在绝缘基板10上喷射反应副产物去除剂300。
(实验示例3)
重复实验示例1的测试，除了反应副产物去除剂300的温度设为25℃。
(实验示例4)
重复实验示例1的测试，除了绝缘基板10从腔中取出并在15分钟之后在绝缘基板10上喷射反应副产物去除剂300，且反应副产物去除剂300的温度设定为25℃。
(比较例1)
重复实验示例1的测试，除了绝缘基板10浸在50℃温度的反应副产物去除剂300中。
(比较例2)
重复实验示例1的测试，除了绝缘基板10从腔中取出并在15分钟之后将绝缘基板10浸在50℃温度的反应副产物去除剂300中。
(比较例3)
重复实验示例1的测试，除了绝缘基板10浸在25℃温度的反应副产物去除剂300中。
(比较例4)
重复实验示例1的测试，除了绝缘基板10从腔中取出并在15分钟之后将绝缘基板10浸在25℃温度的反应副产物去除剂300中。
[表1]
每单位面积的反应副产物200a和200b
实验示例1 小于3
实验示例2 小于3
实验示例3 小于3
实验示例4 小于10
比较例1 小于10
比较例2 数不尽
比较例3 数不尽
比较例4 数不尽
如上述表1所示，当反应副产物去除剂300的温度及绝缘基板10从腔中取出之后与反应副产物去除剂300接触所用的延迟时间恒定时，与绝缘基板10浸在反应副产物去除剂300中时相比，洗之后存在于绝缘基板10上的反应副产物200a和200b的数目在本实验示例1中较小，本实验示例1中反应副产物去除剂300喷射在绝缘基板10上。因此，可以看出，就清洗能力而言，根据本实验示例的喷射反应副产物去除剂300以去除反应副产物200a和200b的工艺比仅将具有反应副产物200a和200b的绝缘基板10浸在反应副产物去除剂300中的工艺更有效。
在根据本发明第一实施例的制造薄膜晶体管基板的方法中，可防止由于在干法蚀刻由铝制成的源极电极65和漏极电极66的工艺中产生的反应副产物导致的铝腐蚀。这样，能够防止源极电极65和漏极电极66受到腐蚀。
下面将参照图1到9和11到14详细描述根据本发明第二实施例的制造薄膜晶体管基板的方法。图14示意性示出了根据本发明第二实施例的薄膜晶体管基板的制造。为方便描述，与前面实施例的图中示出的元件具有相同功能的元件用相同的附图标记表示，并且省略或简要给出其描述。
根据本实施例的制造薄膜晶体管的方法中，栅互连22、26、27和28，栅绝缘层30，有源层图案42和44，欧姆接触层55和56，源极电极65以及漏极电极66使用图3到9所示的工艺相继形成在绝缘基板10上。
在如前实施例形成三层源极电极65a、65b和65c以及三层漏极电极66a、66b和66c的过程中，产生由铝制成的用于源极/漏极电极的中间导电层图案64b的干蚀刻气体、以及用于源极/漏极电极的导电层图案64b的反应副产物200a和200b。由于干蚀刻气体和反应副产物200a和200b可腐蚀由铝制成的源极电极65b和漏极电极66b，所以干蚀刻气体和反应副产物在后继工艺中去除。
参照图14，在根据本实施例的使用反应副产物去除剂300来物理去除反应副产物200a和200b的工艺中，施加到反应副产物200a和200b的物理力可通过旋转绝缘基板10获得，绝缘基板10形成有上述源极电极65b和漏极电极66b且设置在旋转器(spinner)400的安装板(mounting plate)410上。另外，具有预定温度的反应副产物去除剂300可以以预定压力喷射在反应副产物200a和200b上。即，在根据本实施例的去除反应副产物200a和200b的工艺中，施加在反应副产物200a和200b的物理力通过喷射压力和旋转器400的旋转轴420的旋转力(rotational force)形成。在绝缘基板10从腔中取出后15分钟的延迟时间内执行旋转绝缘基板10时喷射反应副产物去除剂300的工艺。延迟时间可依赖于反应副产物去除剂300的温度。
在根据本实施例的去除反应副产物200a和200b的工艺中，控制旋转器400的旋转速度、反应副产物去除剂300的温度、喷射压力以及喷射时间从而确保反应副产物200a和200b的最佳去除效率并且不会发生对源极电极65和漏极电极66的损坏。
使用上述工艺去除反应副产物200a和200b从而防止包含铝的源极电极65b和漏极电极66b被腐蚀。
然后，如图11到13所示，光致抗蚀剂图案的第一区域112被剥离从而去除，并且保护层70和接触孔77形成在绝缘基板10上。
最后，如图1和2所示，形成像素电极82从而完成薄膜晶体管的制造。
在根据本发明第二实施例的制造薄膜晶体管基板的方法中，很容易地防止了由于在干法蚀刻包含铝的源极电极65和漏极电极66的工艺中产生的反应副产物导致的铝腐蚀。这样，可防止源极电极65和漏极电极66被腐蚀。
尽管结合本发明的示例性实施例描述了本发明，对本领域技术人员明显的是，在不脱离本发明的精神和范围的情况下可以进行各种变型和修改。因此，可以理解所述实施例并不是局限性的，而是在所有方面都是说明性的。
如上所述，根据本发明实施例的制造薄膜晶体管基板的方法具有如下优点。
第一，可以防止由于干法蚀刻工艺期间的反应副产物导致的源极电极和漏极电极的腐蚀。
第二，由于源极电极和数据电极利用干法蚀刻工艺形成，可以防止电极的歪斜。
第三，由于防止了源极电极和数据电极受到腐蚀，可以制造具有高分辨率的液晶显示器。

Claims (19)

1.一种制造薄膜晶体管基板的方法，包括：
在绝缘基板上顺序形成栅互连、栅绝缘层、有源层、用于数据互连的导电层、以及包括第一区域和第二区域的光致抗蚀剂图案；
利用所述光致抗蚀剂图案作为蚀刻掩模蚀刻所述导电层从而形成用于源极/漏极电极和数据线的导电层图案；
利用所述光致抗蚀剂图案作为蚀刻掩模蚀刻所述有源层从而形成有源层图案；
去除所述光致抗蚀剂图案的所述第二区域；
使用所述光致抗蚀剂图案作为蚀刻掩模且使用蚀刻气体干法蚀刻所述第二区域之下的所述用于源极/漏极电极的导电层图案；
利用所述光致抗蚀剂图案作为蚀刻掩模蚀刻所述有源层图案的一部分；以及
通过使用反应副产物去除剂使得外力施加到所述用于源极/漏极电极的导电层图案的蚀刻气体和反应副产物从而物理去除所述反应副产物。
2.如权利要求1的方法，其中所述反应副产物的去除包括在所述反应副产物上喷射所述反应副产物去除剂。
3.如权利要求2的方法，其中所述反应副产物去除剂的喷射压力为1至5kgf/cm2。
4.如权利要求2的方法，其中所述反应副产物的去除包括喷射所述反应副产物去除剂10秒或更长且小于3分钟。
5.如权利要求2的方法，其中在喷射所述反应副产物去除剂时旋转所述绝缘基板。
6.如权利要求1的方法，其中所述反应副产物是Cl2或HCl。
7.如权利要求1的方法，其中所述蚀刻气体是氯基蚀刻气体。
8.如权利要求1的方法，其中所述反应副产物去除剂不蚀刻所述用于源极/漏极电极的导电层图案。
9.如权利要求8的方法，其中所述反应副产物去除剂是去离子水。
10.如权利要求1的方法，其中所述有源层的蚀刻、所述光致抗蚀剂图案的第二区域的去除、所述用于源极/漏极电极的导电层图案的干法蚀刻、以及所述有源层图案的所述部分的蚀刻在相同腔中进行。
11.如权利要求10的方法，其中所述反应副产物去除剂的温度为25℃或更高且小于60℃。
12.如权利要求11的方法，其中所述反应副产物的去除在所述绝缘基板从所述腔中取出后15分钟内进行。
13.如权利要求1的方法，其中所述用于数据互连的导电层包括铝。
14.如权利要求13的方法，其中所述用于数据互连的导电层具有多层结构，其中钼、铝和钼顺序层叠。
15.如权利要求14的方法，其中利用所述反应副产物去除剂去除的所述反应副产物是腐蚀铝的Cl2或HCl。
16.如权利要求1的方法，还包括：
剥离所述光致抗蚀剂图案；及
在去除所述反应副产物后，形成保护层和像素电极。
17.一种制造薄膜晶体管基板的方法，包括：
在绝缘基板上顺序形成栅互连、栅绝缘层、有源层、包括铝的用于数据互连的导电层、以及包括第一区域和第二区域的光致抗蚀剂图案；
利用所述光致抗蚀剂图案作为蚀刻掩模蚀刻所述导电层从而形成用于源极/漏极电极的导电层图案；
利用所述光致抗蚀剂图案作为蚀刻掩模蚀刻所述有源层从而形成有源层图案；
去除所述光致抗蚀剂图案的第二区域；
使用所述光致抗蚀剂图案作为蚀刻掩模且使用氯基蚀刻气体干法蚀刻所述第二区域之下的所述用于源极/漏极电极的导电层图案；
利用所述光致抗蚀剂图案作为蚀刻掩模蚀刻所述有源层图案的一部分；及
喷射25℃或更高且小于60℃温度的反应副产物去除剂到所述用于源极/漏极电极的导电层图案的蚀刻气体和反应副产物上从而去除所述反应副产物。
18.如权利要求17的方法，其中：
所述有源层的蚀刻、所述光致抗蚀剂图案的第二区域的去除、所述用于源极/漏极电极的导电层图案的干法蚀刻、以及所述有源层图案的所述部分的蚀刻在相同腔中进行；且
所述反应副产物的去除在所述绝缘基板从所述腔中取出后15分钟内进行。
19.如权利要求17的方法，其中所述数据互连具有多层结构，其中钼、铝和钼顺序层叠。
CNA2007101671041A 2006-10-18 2007-10-18 制造薄膜晶体管基板的方法 Pending CN101165882A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060101428A KR20080035150A (ko) 2006-10-18 2006-10-18 박막 트랜지스터 기판의 제조 방법
KR101428/06 2006-10-18

Publications (1)

Publication Number Publication Date
CN101165882A true CN101165882A (zh) 2008-04-23

Family

ID=38941885

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101671041A Pending CN101165882A (zh) 2006-10-18 2007-10-18 制造薄膜晶体管基板的方法

Country Status (6)

Country Link
US (1) US20080093334A1 (zh)
EP (1) EP1914802A2 (zh)
JP (1) JP2008103658A (zh)
KR (1) KR20080035150A (zh)
CN (1) CN101165882A (zh)
TW (1) TW200820446A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2322479A4 (en) 2008-09-02 2013-07-03 Nat Inst Of Advanced Ind Scien METHOD FOR PRODUCING AN AMORPH ALUMINIUM SILICATE SALT, ALUMINIUM SILICATE SALT WAS OBTAINED IN THIS PROCEDURE AND ADSORPTION AGENT THEREWITH
KR101682078B1 (ko) 2010-07-30 2016-12-05 삼성디스플레이 주식회사 박막 트랜지스터 표시판의 제조 방법
JP5836846B2 (ja) * 2011-03-11 2015-12-24 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
KR102030797B1 (ko) * 2012-03-30 2019-11-11 삼성디스플레이 주식회사 박막 트랜지스터 표시판 제조 방법
CN107895713B (zh) * 2017-11-30 2020-05-05 深圳市华星光电半导体显示技术有限公司 Tft基板制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3191745B2 (ja) * 1997-04-23 2001-07-23 日本電気株式会社 薄膜トランジスタ素子及びその製造方法
US7479205B2 (en) * 2000-09-22 2009-01-20 Dainippon Screen Mfg. Co., Ltd. Substrate processing apparatus
US8148895B2 (en) * 2004-10-01 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the same
KR100614323B1 (ko) * 2004-12-30 2006-08-21 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법

Also Published As

Publication number Publication date
TW200820446A (en) 2008-05-01
US20080093334A1 (en) 2008-04-24
EP1914802A2 (en) 2008-04-23
JP2008103658A (ja) 2008-05-01
KR20080035150A (ko) 2008-04-23

Similar Documents

Publication Publication Date Title
CN1884618B (zh) 蚀刻剂及用其制造互连线和薄膜晶体管基板的方法
CN101097928B (zh) 薄膜晶体管阵列基板及其制造方法
US6395586B1 (en) Method for fabricating high aperture ratio TFT's and devices formed
JP4169896B2 (ja) 薄膜トランジスタとその製造方法
KR100812954B1 (ko) 은 박막에 의하여 보호된 구리 배선 또는 구리 전극 및상기 전극 또는 배선을 갖는 액정 표시장치
CN103018990B (zh) 一种阵列基板和其制备方法、及液晶显示装置
CN100498481C (zh) 有源矩阵基片、显示装置及制造有源矩阵基片的方法
CN101226901A (zh) 薄膜晶体管、薄膜晶体管基板及其制造方法
US20060065892A1 (en) Thin film transistor array panel and manufacturing method therefor
CN101814455A (zh) 制造阵列基板的方法
US6757031B2 (en) Metal contact structure and method for thin film transistor array in liquid crystal display
KR100673331B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
KR20070009329A (ko) 컨택홀 형성 방법 및 이를 이용한 박막 트랜지스터 기판의제조 방법
CN101165882A (zh) 制造薄膜晶体管基板的方法
CN101188242A (zh) 薄膜晶体管基板及其制造方法
KR20080084084A (ko) 박막트랜지스터와 이를 포함하는 액정표시장치용 어레이기판의 제조방법
CN101645423A (zh) 薄膜晶体管基板及其制造方法
KR100751185B1 (ko) 액정표시소자 및 그 제조방법
KR20010064043A (ko) 박막트랜지스터 및 액정표시장치용 어레이기판제조방법
KR20020094809A (ko) 액정표시장치의 제조방법
US20090184319A1 (en) Display substrate and a method of manufacturing the display substrate
KR100672623B1 (ko) 액정표시장치 제조방법
KR100358699B1 (ko) 액정표시장치의 제조방법
KR20010113266A (ko) 액정표시장치 어레이기판 및 그의 제조방법
KR100242946B1 (ko) 박막트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080423