CN101154504A

CN101154504A - 叠层电容器

Info

Publication number: CN101154504A
Application number: CNA2007101806509A
Authority: CN
Inventors: 富樫正明
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2006-09-25
Filing date: 2007-09-25
Publication date: 2008-04-02
Anticipated expiration: 2027-09-25
Also published as: JP4378370B2; KR20080027736A; JP2008084894A; KR101386540B1; US7974071B2; CN101154504B; US20080074825A1

Abstract

一种叠层电容器，包括：由多个电介质层(12a)层叠而形成的大致长方体形状的电介质基体(12)；跨越在电介质基体(12)的第1纵向侧面12A和两个横向侧面(12C、12D)上而引出的第1内部导体层(21)；隔着电介质层(12a)相对于第1内部导体层(21)层叠在电介质基体(12)内，跨越在第2纵向侧面(12B)和两个横向侧面(12C、12D)上而引出的第2内部导体层(22)；在电介质基体(12)的外面，跨越在第1纵向侧面(12A)和两个横向侧面(12C、12D)上而形成的第1端子电极(31)；在电介质基体(12)的外面，跨越在第2纵向侧面(12B)和两个横向侧面(12C、12D)上而形成的第2端子电极(32)。在第1引出部上沿笫1纵向侧面(12A)的位置，形成不与第1端子电极(31)连接的第1间隙图形(41)。

Description

叠层电容器

技术领域

[0001]

本发明涉及大幅度降低等效串联电感(ESL)的叠层电容器，特别是涉及作为去耦电容器等所使用的叠层电容器。

背景技术

[0002]

近年，在供给LSI等的集成电路用的电源中，由于越来越向低电压化发展，负荷电流在不断增大。

[0003]

因而，对于负荷电流的急剧变化，将电源电压的变动控制在容许值内变得非常困难。因此，如图2所示，就在电源102上连接被称为去耦电容器的例如双端子结构的层叠陶瓷电容器100。而且，在负荷电流瞬态变动时，从该层叠陶瓷电容器100向CPU等的LSI104供给电流，做到抑制电源电压的变动。

[0004]

但是，伴随今天的CPU的工作频率的更加高频化，负荷电流的变动变得更高速且更大，图2所示的层叠陶瓷电容器100自身具有的等效串联电感(ESL)已对电源电压的变动带来了大的影响。

[0005]

也就是说，在现在的层叠陶瓷电容器100中，由于ESL高，伴随负荷电流i的变动，与上述一样，电源电压V的变动很容易增大。

[0006]

这里，在负荷电流瞬态的电压变动用下式1近似表示，所以，ESL的高低关系到电源电压的变动的大小。而且，从该式1也可以说ESL的降低关联到将电源电压稳定化。

[0007]

dV＝ESL·di/dt...式1

式中，dV是瞬态的电压变动(V)，di是电流变动量(A)，dt是变动时间(秒)。

[0008]

作为谋求ESL降低的叠层电容器，已知的有特开2003-51423号公报所示的叠层电容器。依据该叠层电容器，可以谋求寄生电感的降低，从而可降低ESL。但是，人们要求ESL的进一步降低。

[0009]

作为使ESL进一步降低的叠层电容器，已知的有多端子叠层电容器。在该多端子叠层电容器中，由于增多外部端子电极，可以实现在一个内部导体层中方向不同的电流的流动。其结果，可以再降低ESL。

[0010]

但是，在多端子电容器中，必需准备多个内部导体层的图形，外部端子电极的数目增多，存在着所谓其制造成本增高的课题。

发明内容

[0011]

本发明是鉴于这样的实际情况所作的发明，其目的在于，提供无需多端子电极，以低制造成本可以大幅度降低ESL的叠层电容器。

[0012]

为达到上述目的，本发明的叠层电容器的特征在于，

设有：多个电介质层层叠而形成的大致长方体形状的电介质基体；

夹在上述电介质层间而配置在电介质基体内的、具有跨越在上述电介质基体的第I纵向侧面和两个横向侧面上而引出的第1引出部的第1内部导体层；

隔着上述电介质层与上述第1内部导体层相对而层叠在上述电介质基体内的、具有跨越在上述电介质基体的第2纵向侧面和两个横向侧面上而引出的第2引出部的第2内部导体层；

在上述电介质基体的外面跨越在上述第1纵向侧面和两个横向侧面上而形成的、连接于上述第1引出部的第1端子电极；以及

在上述电介质基体的外面跨越在上述第2纵向侧面和两个横向侧面上而形成的、连接于上述第2引出部的第2端子电极，

在上述第1引出部上，在沿上述第1纵向侧面的位置上形成不与上述第1端子电极连接的第1间隙图形。

[0013]

在本发明的叠层电容器中，对第1内部导体层的第1引出部形成第1间隙图形。因此，第1引出部就具有从第1内部导体层的本体部分向在电介质基体中的第1纵向侧面与横向侧面交叉的两个角部引出的一对分岔引出图形。因而，在各第1内部导体层中，从各自的分岔引出图形的角部向各自的对角线的角部形成电流的流动，这些流动在第1内部导体层的本体部分、同一面内交叉。

[0014]

其结果，在电流交叉的部位，产生将磁场抵消的作用，从而，可以减小叠层电容器自身的寄生电感，产生降低等效串联电感的效果。

[0015]

另外，在本发明中，由于第1端子电极与第2端子电极在横向彼此面对，端子间距离变短，在这点上也可以谋求低ESL化。另外，由于沿第1和第2纵向侧面的各自侧面形成第1端子电极和第2端子电极，即使在第1引出部上形成了第1间隙图形，也可以充分确保各引出部与各端子电极的连接长度。

[0016]

再者，在本发明中，由于在每个电介质基体内配置多个两个种类的第1和第2内部导体层，不仅静电电容提高，还增大了抵消磁场的作用，电感更大幅度地减小，进一步降低ESL。

[0017]

亦即，依据本发明的叠层电容器，可以谋求叠层电容器的大幅度降低的ESL化，可以抑制电源电压的振动，可以作为去耦电容器等被合适地使用。

[0018]

上述第1间隙图形最好形成在上述第1纵向侧面的中央位置。通过这样构成，在第1引出部中的一对分岔引出图形成为对称形状，交叉的电流也容易构成对称形状，增大抵消磁场的效果。

[0019]

若设上述第1间隙图形的纵向宽度为L1、上述电介质基体的纵向宽度为L0，则L1/L0之比最好在0.2～0.5的范围。该比值不管过小或过大，都有减少同一面内电流的交叉现象的倾向。

[0020]

若设上述电介质基体的横向侧面上引出的第1引出部的宽度为W1、上述电介质基体的横向宽度为W0，则W1/W0之比最好在0.15～0.45的范围内。如果该比值过小，则第1引出部与第1端子电极的接触面积变小，并且还有同一面内电流的交叉现象变少的倾向。另外，如果该比值过大，则有第1引出部对第2端子电极短路的可能性。

[0021]

若设上述电介质基体的纵向宽度作为L0、上述电介质基体的横向宽度为W0，则L0/W0之比最好处于1～5的范围，更优选处于1.6～3的范围。设成这样之比值时，将第1端子电极与第2端子电极在横向彼此面对变得容易。再者，如果这个比值过大，则有同一面内电流的交叉现象成为难以产生的倾向。

[0022]

上述第1引出部中，除了上述第1间隙图形以外，也可在沿上述第1纵向侧面的位置形成另一间隙图形。

[0023]

最好，具有上述第1间隙图形的上述第1内部导体层的平面图形是相对于通过上述电介质基体的纵向中间位置的中心线的线对称图形。通过采用这样的结构，同一面内电流的交叉现象也成为对称，可提高磁场的抵消效果。

[0024]

最好，上述第2引出部中，在沿上述第2纵向侧面的位置形成不与上述第2端子电极连接的第2间隙图形。通过在第2引出部上也形成第2间隙图形，可与第1引出部一样，在第2引出部也形成一对分岔的引出图形，在第2内部导体层上也产生同一面内电流的交叉现象。其结果，可以进一步降低ESL。

[0025]

最好，上述第2间隙图形与上述第1间隙图形具有相同的形状和相同的尺寸。并且，上述第1内部导体层和上述第2内部导体层最好具有经180°旋转而相同的平面图形。通过这样的结构，在第1内部导体层和第2内部导体层中，各面内的电流的交叉图形大体上相同，可以进一步降低ESL。

[0026]

再者，本发明中，第1内部导体层和第2内部导体层是相对的概念，第1内部导体层和第2内部导体层也可以是相反的。另外，至于其它的「第1...」和「第2...」也一样。

附图说明

[0027]

下面，根据示于附图的实施方式，说明本发明。

图1是本发明一实施方式的叠层电容器的透视图。

图2是***有层叠陶瓷电容器的电路图。

图3是示于图1的叠层电容器的分解透视图。

图4A和图4B各为示于图3的第1内部导体层和第2内部导体层的平面图。

图5A和图5B各为本发明另一实施方式的叠层电容器中的第1内部导体层和第2内部导体层的平面图。

图6A和图6B各为本发明再一实施方式的叠层电容器中的第1内部导体层和第2内部导体层的平面图。

图7A～图7D各为本发明又一实施方式的叠层电容器中的第1～第4内部导体层的平面图。

图8是表示本发明实施例和比较例的阻抗特性的曲线图。

具体实施方式

第1实施方式

[0028]

如图1所示，本发明一实施方式的层叠陶瓷电容器(以下仅称为叠层电容器)10具有作为采用烧成多枚层叠电介质层的陶瓷生片后的叠层体所得到的长方体状的烧结体的电介质基体12。

[0029]

电介质基体12具有：第1纵向侧面12A；与它相对的第2纵向侧面12B；连接这些纵向侧面12A及12B的相对的横向侧面12C及12D。在电介质基体12的外面，跨越在第1纵向侧面12A与两个横向侧面12C及12D上而形成第1端子电极31。另外，跨越在第2纵向侧面12B和两个横向侧面12C及12D上，形成第2端子电极32。

[0030]

该叠层电容器10连接在例如图2所示的电路中，作为去耦电容器等使用。

[0031]

如图3所示，在电介质基体12内，配置沿电介质基体12的纵向X细长延伸的第1内部导体层21，同样，配置沿电介质基体12的纵向X细长延伸的第2内部导体层22。而且，如图3所示，这些内部导体层21及内部导体层22配置多枚(在图中合计8枚)，在相邻的层间交互地配置，并在各自的内部导体层21和内部导体层22之间配置电介质层12a。

[0032]

亦即，在本实施方式中，以被夹在电介质层12a之间的形式，在电介质基体12内交互配置各4枚的第1和第2内部导电层21、22。再者，作为这些内部导电层21、22的材质不仅考虑采用贱金属材料的镍、镍合金、铜或铜合金，也可考虑采用以这些金属为主要成分的材料。

[0033]

如图3所示，一方的第1内部导电层21具有与电介质层12a的外形相配的形状，具有从电介质层12a的周边部用预定的绝缘间隙图形43隔开的内部导体层本体部分21a。该内部导体层本体部分21a是构成电容器的一端的电极的部分。内部导体层21还具有与该内部导体层本体部分21a一体地在同一平面内形成的、跨越在电介质基体12的彼此相邻的三个侧面12A、12C、12D而引出的第1引出部。

[0034]

如图4A所示，在本实施方式的第1引出部中，在沿第1纵向侧面12A的中央位置，形成不与第1端子电极31连接的第1间隙图形41。因而，第1引出部具有从第1内部导体层21的本体部分21a向电介质基体12中的第1纵向侧面12A和横向侧面12C、12D交叉的两个角部所引出的一对分岔引出图形21b。

[0035]

若设电介质基体12的横向Y的宽度为W0，则在第1引出部的分岔引出图形21b中的横向Y的宽度W1确定为使W1/W0在0.15～0.45的范围，优选在0.25～0.40的范围。

[0036]

另外，若设电介质基体12的纵向X的宽度为L0，则第1间隙图形41的纵向宽度L1确定为使L1/L0之比在0.2～0.5的范围，优选在0.3～0.45的范围。

[0037]

在本实施方式中，第1间隙图形41形成在电介质基体12中的第1纵向侧面12A的纵向X的中央位置。绝缘间隙图形43连续跨越在电介质基体12中的第2纵向侧面12B和横向侧面12C、12D上而形成，该间隙图形43的纵向的两端部与第1引出部的分岔引出图形21b接触。本实施方式中，第1内部导体层21的平面图形是关于通过电介质基体12的纵向X的中间位置的中心线成线对称的图形。

[0038]

第1端子电极31跨越在第1纵向侧面12A和横向侧面12C、12D的三侧面上而形成，第1端子电极31中的各横向侧面12C、12D的两端部延伸至比分岔引出图形21b中的横向Y的宽度W1稍长的位置。

[0039]

第1间隙图形41的间隙宽度W2与绝缘间隙图形43的间隙宽度W3相当，其理想值是100～200μm的范围。这些宽度W2、W3如果过小，则各端子电极31或32的绝缘性有变得不充分的可能性，如果过大，则会缩小本体部分21a的面积，有使作为电容器的能力降低的可能性。

[0040]

如图3所示，另一方的第2内部导体层22具有与电介质层12a的外形相配的形状，具有从电介质层12a的周边部用预定的绝缘间隙图形44隔开的内部导体层本体部分22a。该内部导体层本体部分22a是构成电容器的另一端电极的部分。内部导体层22还具有与该内部导体层本体部分22a在同一平面上一体地形成的、跨越在电介质基体12的彼此相邻的三个侧面12B、12C、12D上而引出的第2引出部。

[0041]

如图4B所示，在本实施方式的第2引出部中，在沿第2纵向侧面12B的中央位置，形成不与第2端子电极32连接的第2间隙图形42。因而，第2引出部具有从第2内部导体层22的本体部分22a向电介质基体12中的第2纵向侧面12B和横向侧面12C、12D交叉的两个角部所引出的一对分岔引出图形22b。

[0042]

本实施方式中，第2内部导体层22a的图形形状是使第1内部导体层21a旋转180度后的图形，具有同样的尺寸关系(L0、L1、W1、W0、W2、W3)。

[0043]

从上述的尺寸关系，分别形成在2个种类的第1和第2内部导体层21及22上的分岔引出图形21b及22b，彼此构成投影在电介质层12a的层叠方向Z而相互不重叠的位置关系。各自的本体部分21a、22a彼此投影在电介质层12a的层叠方向Z而相互重叠，隔着电介质层12a而构成电容器。

[0044]

如图1所示，一对端子电极31和32相互绝缘，在基体12的相对的横向侧面12C及12D中，沿Y方向以宽度W4隔开。该宽度W4的理想值是0.3～0.5mm。

[0045]

本实施方式的叠层电容器10构成为：在被做成六面体形状(长方体)的电介质基体12的四个侧面12A～12D的全部侧面，分别配置端子电极31、32的双端子结构的叠层电容器。

[0046]

下面，说明本实施方式的叠层电容器10的作用。

[0047]

依据本实施方式的叠层电容器10，在层叠多个电介质层而形成为长方体形状的电介质基体12内，以被夹在各自电介质层间的形式，交互地配置两个种类的内部导体层21、22。这两个种类的内部导体层21、22，以在电介质层的层叠方向投影成相互不重叠的位置关系，构成分别跨越在电介质基体12的三个侧面上而被引出的结构。另外，两个端子电极31、32各自跨越电介质基体12的三个侧面而配置在电介质基体12的外侧上，在两个种类的内部导体层21、22的任何一方上，各自连接这两个端子电极31、32。

[0048]

而且，在本实施方式的叠层电容器10中，对第1内部导体层21的第1引出部形成第1间隙图形41。因而，第1引出部就有从内部导体层21的本体部分21a向电介质基体12中的第1纵向侧面12A和横向侧面12C、12D交叉的两个角部所引出的一对分岔引出图形21b。因而，在各第1内部导体层21中，从各自的分岔引出图形21b的角部向各自的对角线的角部形成电流的流动，这些流动就在第1内部导体层21的本体部分21a的同一面内交叉。

[0049]

同样地，在各第2内部导体层22中，从各自的分岔引出图形22b的角部向各自的对角线的角部形成电流的流动，这些流动在第2内部导体层22的本体部分22a的同一面内交叉。

[0050]

其结果，在电流交叉的部位产生抵消磁场的作用，与此同时，可以减小叠层电容器10自身具有的寄生电感，产生降低等效串联电感的效果。

[0051]

另外，在本实施方式中，由于第1端子电极31和第2端子电极32在横向Y相互面对，端子间距离变短，就这一点也可以谋求低ESL化。另外，由于沿第1和第2纵向侧面12A、12B的每个侧面形成第1端子电极31和第2端子电极32，即使在各引出部上形成间隙图形41、42，也可以充分确保各引出部的分岔引出图形21b、22b与各端子电极31、32的连接长度。

[0052]

再者，在本实施方式中，由于在每个电介质基体12内配置多个两个种类的第1和第2内部导体层21、22，不仅提高静电电容，也进一步增大抵消磁场的作用，更大幅度减小电感，进一步降低ESL。

[0053]

亦即，依据本实施方式的叠层电容器10，可以谋求叠层电容器10的大幅度的低ESL化，可以抑制电源电压的振动，可以作为图2所示的去耦电容器等被合适地使用。

第2实施方式

[0054]

下面，根据图5A和图5B，说明本发明的第2实施方式。再者，在第1实施方式中说明过的构件和在相同构件上，带有相同标记，省略重复的说明。

[0055]

在本实施方式中，除了将第1实施方式中的第1内部导体层21代换成图5A所示的第1内部导电层121以外，其余与第1实施方式相同，构成叠层电容器。在本实施方式中，仅在第2内部导体层22上形成第2间隙图形42，在第1内部导体层121上不形成第1间隙图形。

[0056]

在本实施方式中，第1内部导体层121设有：对应于第1实施方式中的第1内部导体层本体部分21a的内部导体层本体部分121a；对应于第1引出部中的一对的分岔引出图形21b的连续引出图形121b。第1引出部的连续引出图形121b，连续连接在第1端子电极31的整个内表面上。

[0057]

在本实施方式的叠层电容器中，在第1内部导体层121中，使电介质层12a介于中间，也可以期待对应于层叠的第2内部导体层22中的电流的流动而流过与第1实施方式同样的交叉电流。其结果，比第1实施方式稍差，但可以期待大致同样的作用效果。

第3实施方式

[0058]

下面，根据图6A和图6B说明本发明的第3实施方式。再者，在第1实施方式中说明过的构件和相同构件上，带有相同的标记，省略重复的说明。

[0059]

在本实施方式中，除了将第1实施方式中的第1内部导电层21和第2内部导电层22代换成分别示于图6A中的第1内部导电层221及示于图6B中的第2内部导电层222之外，与第1实施方式同样地构成叠层电容器。

[0060]

在本实施方式中，第1内部导电层221与第1内部导电层21一样设有：对应于第1实施方式中的第1内部导体层本体部分21a的内部导体层本体部分221a；对应于分岔引出图形21b的分岔引出图形221b；以及对应于第1间隙图形41的第1间隙图形241。但是，该第1内部导体层221在以下方面与第1实施方式的第1内部导体层21不同：在第1间隙图形241的两侧，还形成有小间隙图形243。

[0061]

另外，在本实施方式中，第2内部导体层222与第2内部导体层22一样设有：对应于第1实施方式中的第2内部导体层本体部分22a的内部导体层本体部分222a；对应于分岔引出图形22b的分岔引出图形222b；以及对应于第2间隙图形42的第2间隙图形242。但是，该第2内部导体层222在以下方面与第1实施方式的第2内部导体层22不同：在第2间隙图形242的两侧，还形成有小间隙图形243。

[0062]

在本实施方式的叠层电容器中，也可以期待在内部导体层221、222中流过与第1实施方式同样的交叉电流。其结果，比第1实施方式稍差，但可以期待大致同样的作用效果。

第4实施方式

[0063]

下面，根据图7A～图7D说明本发明的第4实施方式。再者，在第1实施方式中说明过的构件和相同的构件上带有相同的标记，省略重复的说明。

[0064]

在本实施方式中，除了将第1实施方式中的第2内部导体层22代换成图7B所示的第2内部导体层322和图7D所示的第2内部导体层323的两个种类以外，与第1实施方式相同地构成叠层电容器。

[0065]

在本实施方式中，在与示于图7A的第1实施方式相同的第1内部导体层21之下，隔着电介质层12a层叠图7B所示的第2内部导体层322，在第2内部导体层322之下，隔着电介质层12a层叠与图7C所示的第1实施方式相同的第1内部导体层21。而且，在该第1内部导体层21之下，隔着电介质层12a层叠图7D所示的内部导体层323。在其下方重复上述的图7A～图7D所示的导体层21、322、21、323的层叠。

[0066]

在本实施方式中，一方的第2内部导体层322设有：对应于第1实施方式中的第2内部导体层本体部分22a的内部导体层本体部分322a；对应于分岔引出图形22b的单个引出图形322b。单个引出图形322b仅连接在位于第2纵向侧面12B与横向侧面12C交叉的角部的第2端子电极32上。

[0067]

由于仅形成单个引出图形322b，在内部导体层本体部分322a的周围，在引出图形322b以外的部分形成连续的绝缘间隙图形344。

[0068]

并且，另一方的第2内部导体层323设有：对应于第1实施方式中的第2内部导体层本体部分22a的内部导体层本体部分323a；对应于分岔引出图形22b的单个引出图形323b。单个引出图形323b仅连接在位于第2纵向侧面12B与横向侧面12D交叉的角部的第2端子电极32上。

[0069]

由于仅形成单个引出图形323b，在内部导体层本体部分323a的周围，在引出图形323b以外的部分形成连续的绝缘间隙图形345。

[0070]

本实施方式的叠层电容器中，在第1内部导体层321中，可以期待与第1实施方式一样地流过交叉电流。另外，在两个种类的第2内部导体层322和323中，可以实现分别通过每个单个引出图形322b或323b的对角线上的电流的流动。在两个种类的第2内部导体层322和323相互之间，电流的流动交叉。

[0071]

因而，与第1实施方式比较，在第2内部导体层322或323的各同一面内，不形成交叉的电流，但在第1内部导体层321中，可以期待流过与第1实施方式同样的交叉电流。其结果，比第1实施方式稍差，但可以期待大致同样的作用效果。

[0072]

再者，本发明不受上述实施方式限定，在本发明的范围内可以有种种改变。

[0073]

例如，在本发明的叠层电容器中，内部导体层的层叠数无特别限定，也可以是数十或数百层。另外，在本发明中，第1间隙图形和第2间隙图形不一定要沿纵向连续形成，也可以断续地形成。

实施例

[0074]

下面，根据再一个具体的实施例说明本发明，而本发明不受限于该实施例。在该实施例中，使用网络分析器，从S参数换算成阻抗，分别求出以下的各电容器样品的ESL。

[0075]

首先，说明各电容器样品的内容。将有关图1～图4所示的实施例的2端子型叠层电容器作为样品Exl，除了没有第1间隙图形41和第2间隙图形42以外，将与样品Exl同样制造的电容器作为样品Cexl，分别求ESL。

[0076]

然后，测量了各样品的阻抗作为结果。该结果示于图8。如图8的曲线所示，在高频侧，确认了阻抗值是样品Exl比样品Cexl更低。另外，在求ESL时，在样品Exl中，ESL是119pH，在样品Cexl中，ESL是140pH。也就是，在由本发明的实施例制成的样品Exl中，确认了ESL被大幅降低。

[0077]

再者，该ESL是由2πf₀＝1/√(ESL·C)的公式所求得的值，f₀是自身的谐振频率，C是静电电容。

[0078]

这里，作为使用的各样品的尺寸，在图4所示的尺寸中，L0＝1.6mm，L1是0.8mm，W0是0.8mm，W1是0.25mm，W2＝W3是0.15mm。内部导体层的层叠数合计为25层，静电电容是0.1μF。

Claims

1.一种叠层电容器，其特征在于，

设有：层叠多个电介质层而形成的大致长方体形状的电介质基体；

夹在所述电介质层间地配置在所述电介质基体内的、具有跨越在所述电介质基体的第1纵向侧面和两个横向侧面上而引出的第1引出部的第1内部导体层；

相对于所述第1内部导体层，隔着所述电介质层而层叠在所述电介质基体内的、具有跨越在所述电介质基体的第2纵向侧面和两个横向侧面上而引出的第2引出部的第2内部导体层；

跨越在所述第1纵向侧面和两个横向侧面上而形成在所述电介质基体外面，连接在所述第1引出部上的第1端子电极；以及

跨越在所述第2纵向侧面和两个横向侧面上而形成在所述电介质基体的外面，连接在所述第2引出部上的第2端子电极，

在所述第1引出部上，在沿所述第1纵向侧面的位置上形成不与所述第1端子电极连接的第1间隙图形。

2.如权利要求1所述的叠层电容器，其中，所述第1间隙图形在所述第1纵向侧面的中央位置上形成。

3.如权利要求1所述的叠层电容器，其中，若设所述第1间隙图形的纵向宽度为L1，所述电介质基体的纵向宽度为L0，则L1/L0之比在0.2～0.5的范围。

4.如权利要求1所述的叠层电容器，其中，若设在所述电介质基体的横向侧面上引出的第1引出部的宽度为W1，所述电介质基体的横向宽度为W0，则W1/W0之比在0.15～0.45的范围。

5.如权利要求1所述的叠层电容器，其中，若设所述电介质基体的纵向宽度为L0，所述电介质基体的横向宽度为W0，则L0/W0之比在1～5的范围。

6.如权利要求1所述的叠层电容器，其中，除了所述第1间隙图形以外，在所述第1引出部上沿所述第1纵向侧面的位置上形成另一间隙图形。

7.如权利要求1所述的叠层电容器，其中，具有所述第1间隙图形的所述第1内部导体层的平面图形，是对于通过所述电介质基体的纵向中间位置的中心线成线对称的图形。

8.如权利要求1所述的叠层电容器，其中，在所述第2引出部上，在沿所述第2纵向侧面的位置上形成不与所述第2端子电极连接的第2间隙图形。

9.如权利要求8所述的叠层电容器，其中，所述第2间隙图形和所述第1间隙图形具有相同的形状和相同的尺寸。

10.如权利要求9所述的叠层电容器，其中，所述第1内部导体层和所述第2内部导体层之间具有旋转180度而相同的平面图形。