CN101763943B - 层叠电容器 - Google Patents
层叠电容器 Download PDFInfo
- Publication number
- CN101763943B CN101763943B CN2009102611009A CN200910261100A CN101763943B CN 101763943 B CN101763943 B CN 101763943B CN 2009102611009 A CN2009102611009 A CN 2009102611009A CN 200910261100 A CN200910261100 A CN 200910261100A CN 101763943 B CN101763943 B CN 101763943B
- Authority
- CN
- China
- Prior art keywords
- terminal
- width
- electrode
- internal electrode
- interarea
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 107
- 230000007423 decrease Effects 0.000 abstract 1
- 229910000679 solder Inorganic materials 0.000 abstract 1
- 230000000052 comparative effect Effects 0.000 description 13
- 239000012212 insulator Substances 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 12
- 239000006210 lotion Substances 0.000 description 12
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 238000007598 dipping method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000035939 shock Effects 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 238000001179 sorption measurement Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 239000010953 base metal Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
本发明提供一种层叠电容器,其特征在于:第1端子电极(40)的第2端子部(42)具有:宽度比第1内部电极(20)中的引出部(22)的第1引出宽度宽的宽幅部(42a)、宽度在第1和第2侧面(13,14)侧从宽幅部(42a)向第2端子电极(50)变窄的窄幅部(42b)。在层叠电容器(1)中,通过该宽幅部(42a),使流过第1内部电极(20)的引出部(22)的电流的方向与流过第1端子电极(40)的电流的方向相反,从而抵消磁场并降低ESL,而且,通过窄幅部(42b),在将层叠电容器(1)的端子电极(40,50)安装于线路基板等的时候,能够抑制第1端子电极(40)以及第2端子电极(50)之间的焊锡搭桥。
Description
技术领域
本发明涉及层叠电容器。
背景技术
作为层叠电容器已知一种层叠电容器,其具备:层叠多层电介质层的大致长方体状的电介质素体、配置于电介质素体内的2个种类的内部电极、横跨电介质素体的3个侧面配置的2个端子电极(例如参照日本专利申请公开2003-051423号公报)。在由该专利文献所公开的层叠电容器中,因为其构造被制作成2个种类的内部电极各自朝着电介质素体的2个侧面引出所以电流在2个种类的内部电极内是相互反向流过,由此,磁场抵消从而可以降低等效串联电感(以下称之为“ESL”:Equivalent Serial Inductance)。
发明内容
然而,在由日本专利申请公开2003-051423号公报所公开的层叠电容器中,因为ESL的降低程度依存于内部电极的引出宽度,所以在既谋求层叠电容器的小型化又打算降低ESL的情况下,ESL的降低在其构造上有其限制,因此,进一步降低ESL变得困难。
本发明的课题在于,提供一种既谋求小型化又使ESL降低的层叠电容器。
为了解决上述课题,本发明人在反复悉心研究探讨的过程中着眼于流过层叠电容器的内部电极60和安装面侧的端子电极61的电流的方向(参照图14的截面图)。从而,了解到如果能够在垂直于流过内部电极60的电流的电流所流过的安装面侧的端子电极61上,配设与内部电极60的电流相反向的电流所流过的部分,那么就能够降低ESL。
可是,为了将与内部电极60的电流相反向的电流所流过的部分配设于端子电极61上,而具备在安装面的短边方向上全面扩展的端子电极的层叠电容器C2或者、具备由一定厚度以及宽度的端子构成的端子电极的层叠电容器C3中,虽然取得了降低ESL的效果,但是因为例如,层叠电容器小型化使得其长边方向的长度成为1mm程度方式,所以在打算将层叠电容器的端子电极安装于线路基板等的时候,如图15所示,可能会在端子电极之间产生焊锡搭桥B。因此,本发明人在研究探讨过程中获得了如果能够既抑制安装时的焊锡塔桥等的产生又将与内部电极的电流相反向的电流所流过的部分配设于端子电极,那么就能够既谋求小型化又使ESL降低从而完成了本发明。
本发明所涉及的层叠电容器具备:电容器素体,其具有:互相相对的长方形状的第1和第2主面、以连接第1和第2主面之间的方式在第1和第2主面的长边方向上延伸并且互相相对的第1和第2侧面、以连接第1和第2主面之间的方式在第1和第2主面的短边方向上延伸并且互相相对的第3和第4侧面;第1内部电极,配置于电容器素体内,并且具有以第1引出宽度向第1和第2侧面分别延伸的2个引出部;第2内部电极,配置于电容器素体内在第1和第2主面的相对方向上与第1内部电极的至少一部分相对,并且具有以第2引出宽度向第1和第2侧面分别延伸的2个引出部;第1端子电极,具有分别配置于第1和第2侧面的第3侧面侧且分别连接于第1内部电极的2个引出部的第1端子部、分别配置于第2主面的第1和第2侧面侧且分别连接于第1端子部的第2端子部;第2端子电极,具有分别配置于第1和第2侧面的第4侧面侧且分别连接于第2内部电极的2个引出部的第3端子部、分别配置于第2主面的第1和第2侧面侧且分别连接于第3端子部的第4端子部;其中,第1端子电极的各第2端子部包含:在第1和第2侧面的相对方向上的宽度比第1内部电极中的引出部的第1引出宽度宽的宽幅部、宽度在分别配置有第2端子部的第1或者第2侧面侧从宽幅部向第2端子电极变窄的窄幅部。
在本发明所涉及的层叠电容器中,各第2端子部具有:宽度比第1内部电极中的引出部的第1引出宽度宽的宽幅部、宽度在第1或者第2侧面侧从宽幅部向第2端子电极变窄的窄幅部。通过宽幅部,能够使流过第1内部电极的引出部的电流与流过第1端子电极的电流的方向相反,而且,通过窄幅部,在将层叠电容器的端子电极安装于线路基板等的时候,就能够抑制第1端子电极和第2端子电极之间的焊锡搭桥。其结果是,既能够谋求层叠电容器的小型化又能够使ESL降低。另外,各端子电极因为在用于安装的主面的短边方向上并没有全面扩展而是收纳于一定的范围内,所以能够在安装的时候贴装层叠电容器确保吸附空间,从而能够减少吸附不良。再有,还能够抑制由于端子电极以及电容器素体之间的热应力差而引起的热冲击破坏。
第1端子电极优选具有配置于第3侧面、使第1端子部分别互相联结、并且连接于第1内部电极的第5端子部。在此情况下,通过第1端子电极,第1内部电极变成从3个侧面引出,因而就能够减小等效串联电阻(以下称之为“ESR”)。
第1端子电极优选具有分别配置于第1主面的第1和第2侧面侧、分别连接于第1端子部的第6端子部,各第6端子部包含:第1和第2侧面的相对方向上的宽度比第1内部电极中的引出部的第1引出宽度宽的宽幅部、宽度在分别配置有第6端子部的第1或者第2侧面侧从宽幅部向第2端子电极变窄的窄幅部。在此情况下,第1或者第2主面都能够作为安装面来加以使用,从而使安装操作变得容易。
第2端子电极的各第4端子部优选包含:第1和第2侧面的相对方向上的宽度比第2内部电极上的引出部的第2引出宽度宽的宽幅部、宽度在分别配置有第4端子部的第1或者第2侧面侧从宽幅部向第1端子电极变窄的窄幅部;在将第1内部电极中的引出部的第1引出宽度作为a(mm),第2内部电极中的引出部的第2引出宽度作为b(mm),第1内部电极中的引出部和第2内部电极中的引出部的距离作为c(mm),第2主面的第1端子电极和第1内部电极的距离作为d(mm),第2主面的第2端子电极和第2内部电极的距离作为e(mm),在第2端子部的第1侧面侧的一方以及在第4端子部的第1侧面侧的一方的宽幅部的宽度作为f(mm),在第2端子部的第2侧面侧的其他方以及在第4端子部的第2侧面侧的其他方的宽幅部的宽度作为g(mm)的时候,满足下式(1)。
3.4×(a+b)+1.5×c+0.16×{(d+e)/(f+g)}≤1.5(1)
在此情况下,能够既使层叠电容器小型化又进一步降低ESL,例如,将ESL值控制在能够使层叠电容器的使用数减半的基准值250pH以下成为了可能。
第2端子电极优选具有配置于第4侧面、分别使第3端子部互相联结、并且连接于第2内部电极的第7端子部。在此情况下,通过第2端子电极,第2内部电极变成从3个侧面引出,因而能够减小等效串联电阻ESR。
第2端子电极优选具有分别配置于第1主面的第1和第2侧面侧、分别连接于第3端子部的第8端子部,各第8端子部包含:第1和第2侧面的相对方向上的宽度比第2内部电极中的引出部的第2引出宽度宽的宽幅部、宽度在分别配置有第8端子部的第1或者第2侧面侧从宽幅部向第1端子电极变窄的窄幅部。在此情况下,第1或者第2主面都能够作为安装面来加以使用,从而使安装操作变得容易。
附图说明
图1是本实施方式所涉及的层叠电容器的立体图。
图2是本实施方式所涉及的层叠电容器中所包含的电容器素体的分解立体图。
图3是本实施方式所涉及的层叠电容器的俯视图。
图4是表示第1内部电极的平面构成的层叠电容器的截面图。
图5是表示第2内部电极的平面构成的层叠电容器的截面图。
图6是本实施方式所涉及的层叠电容器的仰视图。
图7是图6的部分放大图。
图8是沿着图3中的VIII-VIII线的截面图。
图9是沿着图3中的IX-IX线的截面图。
图10是表示本实施方式所涉及的层叠电容器的端子电极的形成方法的图。
图11是表示实施例所涉及的层叠电容器的ESL值的图。
图12是表示内部电极的变形例的截面图。
图13是表示内部电极的其他变形例的截面图。
图14是表示层叠电容器的截面图。
图15是表示其他层叠电容器的截面图。
发明实施方式
以下,参照附图详细说明本发明的优选实施方式。说明中对相同要素或具有相同功能的要素使用相同符号,省略重复的说明。
首先,参照图1~图9,说明本实施方式所涉及的层叠电容器1的构成。
如图1以及图2所示,层叠电容器1具备:电容器素体10、第1内部电极20、第2内部电极30、第1端子电极40以及第2端子电极50。
电容器素体10为大致长方体状,并具有:互相相对的长方形状的第1和第2主面11,12、以联结第1和第2主面11,12之间的方式在第1和第2主面11,12的长边方向上延伸并且互相相对的第1和第2侧面13,14、以联结第1和第2主面11,12之间的方式在第1和第2主面11,12的短边方向上延伸并且互相相对的第3和第4侧面15,16。第1主面11或者第2主面12成为对于其它零部件(例如线路基板和电子零部件等)的安装面。
如图2所示,电容器素体10具有多层绝缘体层17。电容器素体10是通过在第1和第2主面11,12所相对的方向(以下也称之为“层叠方向”)上层叠多层绝缘体层17而构成的,并具有介电特性。在多层绝缘体层17当中最上层的绝缘体层17的上表面成为第1主面11,最下层的绝缘体层17的下表面成为第2主面12。各绝缘体层17是由例如含有电介质陶瓷[BaTiO3类、Ba(Ti,Zr)O3类或者(Ba,Ca)TiO3类等电介质陶瓷]的陶瓷生片的烧结体构成。在实际的层叠电容器1中,各绝缘体层17是以互相之间的边界不能够被看到的程度形成为一体。
如图2所示,第1内部电极20是通过层叠于电容器素体10的绝缘体层17上、并烧结电容器素体10从而被固定配置于电容器素体10内。第1内部电极20呈大致矩形状,具有1个主电极部21和2个引出部22(参照图4)。主电极部21和2个引出部22形成为一体。主电极部21是以从露出于第3侧面15的一端向第4侧面16延伸直至第4侧面16面前、并且其他端不从第4侧面16露出的方式构成。引出部22的一方是以端部从主电极部21的第1侧面13侧的边缘以第1引出宽度露出于第1侧面13的方式延伸,其他方是以端部从主电极部21的第2侧面14侧的边缘以第1引出宽度露出于第2侧面14的方式延伸。
如图2所示,第2内部电极30是固定配置于电容器素体10内,该电容器素体10层叠在与层叠了第1内部电极20的绝缘体层17不相同的另外的绝缘体层17上。第2内部电极30具有1个主电极部31和2个引出部32,包含绝缘体层17的重心并以沿着第1和第2侧面13,14的相对方向的中心线作为基准、与第1内部电极20呈线对称的形状(参照图5)。主电极部31是以从露出于第4侧面16的一端向第3侧面15延伸直至第3侧面15面前、并且其他端不从第3侧面15露出的方式构成。引出部32的一方是以端部从主电极部31的第1侧面13侧的边缘以第2引出宽度露出于第1侧面13的方式延伸,其他方是以端部从主电极部31的第2侧面14侧的边缘以第2引出宽度露出于第2侧面14的方式延伸。在本实施方式中,第1内部电极20和第2内部电极30呈线对称的形状,第1引出宽度和第2引出宽度虽然成为相同的宽度,但是第1引出宽度和第2引出宽度并没必要必须是相同的宽度。
第1和第2内部电极20,30是在电容器素体10内,在层叠方向上通过绝缘体层17而被交替配置多层(在本实施方式中各为4层,在图2中省略一部分),并且是以主电极部21和主电极部31分别相对的方式构成。即,第1和第2内部电极20,30成为一部分互相相对。这些第1和第2内部电极20,30是由通常作为层叠型电器元件的内部电极来使用的导电性材料(例如贱金属Ni等)构成。第1和第2内部电极20,30作为含有上述导电性材料的导电性膏体的烧结体而构成。
第1端子电极40是横跨电容器素体10的第1和第2侧面13,14、第3侧面15、第1和第2主面11,12的5个面而配置的。第1端子电极40具有:2个第1端子部41、2个第2端子部42、第5端子部43、2个第6端子部44、第9端子部45以及第10端子部46。
如图4以及图8所示,第1端子部41是跨过第1和第2主面11,12的相对方向上的全体而分别配置于第1和第2侧面13,14的第3侧面15侧。第1端子部41分别连接于第1内部电极20的2个引出部22。第1端子部41分别通过第5端子部43来互相联结,该第5端子部43跨过第3侧面15整个面而配置。第5端子部43连接于第1内部电极20的第3侧面15侧的边缘。
如图6~图9所示,第2端子部42分别配置于第2主面12的第1和第2侧面13,14侧。第2端子部42分别连接于第1端子部41的第2主面12侧的边缘,并与第1端子部41以及后述的第6端子部44形成为一体。第2端子部42是以连续形成为曲线状的大致扇形构成,并以中央部向沿着第3和第4侧面15,16相对方向的第2主面12的中心线突出的方式形成。如图7所示,呈这样的大致扇形形状的第2端子部42包含:第1和第2侧面13,14相对方向上的宽度比第1内部电极20的引出部22的第1引出宽度a宽的宽幅部42a、第1和第2侧面13,14相对方向上的宽度在配置有各第2端子部42的第1或者第2侧面13,14侧、即在第2主面12的外侧从宽幅部42a向第2端子电极50变窄的窄幅部42b。在本实施方式中,第1侧面13侧的宽幅部42a的宽度和第2侧面14侧的宽幅部42a的宽度虽然成为相同的宽度,但是并没有必要两个宽度一定相同。
第2端子部42分别通过第9端子部45,在第3侧面15侧的一端上互相联结,该第9端子部45跨过第1和第2侧面13,14的相对方向的全体、配置于第2主面12的第3侧面15侧。通过该联结,从而在第2主面12上形成由2个第2端子部42和第9端子部45构成的大致日文片假名コ字形状的端子部。因为如以所述呈大致日文片假名コ字形状(或者大致U字形状),所以在将层叠电容器1安装于基板等的时候,能够在大致日文片假名コ字形状的内部等确保充分的吸附空间,从而使安装容易。第2端子部42因为具有上述的宽幅部42a等,所以第1内部电极20的各引出部22的80%以上面积被第2端子部42以及第9端子部45所覆盖(参照图7)。
如图3、图8以及图9所示,第6端子部44分别配置于第1主面11上的第1和第2侧面13,14侧。第6端子部44在与第2端子部42连接端的相反侧的边缘上分别连接于第1端子部41而形成为一体。第6端子部44呈与第2端子部42大致相同的形状,并包含比第1内部电极20的引出部22的第1引出宽度宽的宽幅部44a、第1和第2侧面13,14相对方向上的宽度在配置有各第6端子部44的第1或者第2侧面13,14侧从宽幅部44a向第2端子电极50变窄的窄幅部44b。第6端子部44分别通过第10端子部46,在第3侧面15侧的一端上互相联结,该第10端子部46跨过第1和第2侧面13,14的相对方向的全体、配置于第1主面11的第3侧面15侧。
第2端子电极50横跨电容器素体10的第1和第2侧面13,14、第4侧面16、第1和第2主面11,12的5个面而配置的。第2端子电极50具有:2个第3端子部51、2个第4端子部52、第7端子部53、2个第8端子部54、第11端子部55以及第12端子部56。
如图5所示,第3端子部51跨过第1和第2主面11,12的相对方向的全体而分别配置于第1和第2侧面13,14的第4侧面16侧。第3端子部51分别连接于第2内部电极30的2个引出部32。第3端子部51分别通过第7端子部53互相联结,该第7端子部53跨过第4侧面16整个面配置。第7端子部53连接于第2内部电极30的第4侧面16侧的边缘。
如图6以及图9所示,第4端子部52分别配置于第2主面12的第1和第2侧面13,14侧。第4端子部52分别连接于第3端子部51的第2主面12侧的边缘,并与第3端子部51以及后述的第8端子部54形成为一体。第4端子部52与第1端子电极40的第2端子部42同样由大致扇形构成,并以中央部向着第2主面12的中心线(内方)突出的方式形成。第4端子部52包含:第1和第2侧面13,14相对方向上的宽度比第2内部电极30的引出部32的第2引出宽度b宽的宽幅部52a、第1和第2侧面13,14相对方向上的宽度在配置有各第4端子部52的第1或者第2侧面13,14侧从宽幅部52a向第1端子电极40变窄的窄幅部52b。第4端子部52分别通过第11端子部55在第4侧面16侧的一端上互相联结,该第11端子部55跨过第1和第2侧面13,14的相对方向的全体、配置于第2主面12的第4侧面16侧。
如图3以及图9所示,第8端子部54分别配置于第1主面11的第1和第2侧面13,14侧,并在与第4端子部52的连接端的相反侧的边缘上分别连接于第3端子部51。第8端子部54呈与第4端子部52相同的形状,并包含比第2内部电极30的引出部32的第2引出宽度宽的宽幅部54a、第1和第2侧面13,14相对方向上的宽度在配置有各第8端子部54的第1或者第2侧面13,14侧从宽幅部54a向第1端子电极40变窄的窄幅部54b。第8端子部54分别通过第12端子部56在第4侧面16侧的一端上互相联结,该第12端子部56跨过第1和第2侧面13,14的相对方向的全体、配置于第1主面11的第4侧面16侧。
接着,对上述层叠电容器1中的第1和第2端子电极40,50的形成方法进行说明。首先,为了形成各端子电极40,50而准备例如,配设有橡胶状的突起部T1的复印器T和已烧结的电容器素体10。然后,如图10(a)所示,以规定的厚度将含有导电性金属粉末以及玻璃粉的导电性膏体P1装于复印器T上。
接着,以该电容器素体10的第1侧面13接触、推压于导电性膏体P1的方式向图示箭头方向移动电容器素体,维持推压状态,并在第1和第2主面11,12的相对方向(在图10(a)中相对于纸面垂直的方向)上往复移动电容器素体10。通过这个往复移动,从而在电容器素体10上擦上导电性膏体P1,并通过复印方式将导电性膏体P1涂布于第1侧面13和、第1和第2主面11,12这3个面的规定地方。一旦实施这样的涂布之后,同时形成相当于第1端子部41的部分141、相当于第2端子部42的部分142(没有图示)以及相当于第6端子部44的部分144互相连接而形成为一体的结构、相当于第3端子部51的部分151、相当于第4端子部52的部分152(没有图示)以及相当于第8端子部54的部分154互相连接而形成为一体的结构[参照图10(b)]。
接着,对电容器素体10的第2侧面14也实施同样的涂布处理,从而同时形成分别相当于第1端子部41、第2端子部42、第6端子部44的部分141,142,144而形成为一体的结构、分别相当于第3端子部51、第4端子部52以及第8端子部54的部分151,152,154而形成为一体的结构。如上所述,在推压复印器T之后,通过使复印器T往复移动使导电性膏体P1回绕在第1和第2主面11,12上,从而使相当于第2端子部42、第4端子部52、第6端子部44以及第8端子部54的部分的导电性膏体形成为大致扇形。之后,干燥已涂布导电性膏体P1的电容器素体10。
接着,如图10(c)所示,准备导电性膏体P2的浴槽D,使导电性膏体P1已干燥的电容器素体10的第3侧面15侧浸渍(dip)于导电性膏体P2。通过该浸渍从而同时形成相当于第5端子部43、第9端子部45以及第10端子部46的部分。对于电容素体10的第4侧面16侧也同样使其浸渍导电性膏体P2,从而同时形成相当于第7端子部53、第11端子部55以及第12端子部56的部分。浸渍后,干燥电容器素体10从而获得层叠电容器1。
在具备如上所述形成的端子电极40,50的层叠电容器1中,因为在形成为大致扇形的各端子部42,52,44,54互相相对的端子电极40或者50的内侧位置上,具有窄幅部42b,52b,44b,54b,所以在例如,将通过上述形成方法获得的层叠电容器1的端子电极安装于线路基板等的时候,在相对的端子部之间的焊锡搭桥变得不容易发生。而且,因为各端子部42,52,44,54通过导电性膏体P1的复印方式而高精度地配置,所以能够准确地控制第2端子部42与第4端子部52之间的距离以及第6端子部44与第8端子部54之间的距离,以至于在安装端子电极的时候,在相对的端子部之间的焊锡搭桥变得更难以发生。
接着,对具备上述构成的层叠电容器1的ESL值进行说明。在此所使用的本实施方式所涉及的层叠电容器1由图11(a)的实施例1~3中所示的尺寸构成,而成为比较例的层叠电容器由图11(a)的比较例1,2中所示的尺寸构成。图11(a)中的尺寸a是第1内部电极20中的引出部22的第1引出宽度(参照图4),尺寸b是第2内部电极30中的引出部32的第2引出宽度(参照图5)。尺寸c是第1内部电极20中的引出部33与第2内部电极30中的引出部32之间的距离(参照图4)。尺寸d是第2主面12上的第1端子电极40与最下层的第1内部电极20之间的距离,尺寸e是第2主面12上的第2端子电极50与最下层的第2内部电极30之间的距离(参照图9)。尺寸f是在第2端子部42的第1侧面13侧的一方以及第4端子部52的第1侧面13侧的一方的宽幅部42a,52a上的宽度,尺寸g是在第2端子部42的第2侧面14侧的其他方以及第4端子部52的第2侧面14侧的其他方的宽幅部42a,52a上的宽度(参照图6)。各尺寸a~g的单位为mm(毫米)。
首先,对比较例的层叠电容器进行说明。如图11(a)所示,比较例1的层叠电容器是由以下尺寸构成:a=0.07mm,b=0.07mm,c=0.4mm,d=0.15mm,e=0.15mm,f=0.05mm,g=0.05mm;比较例2的层叠电容器是由以下尺寸构成:a=0.12mm,b=0.12mm,c=0.4mm,d=0.07mm,e=0.07mm,f=0.05mm,g=0.05mm。在比较例1,2的层叠电容器中,相当于第2端子部42的部分的宽度(尺寸f,g)在相当于宽幅部的部分中比第1内部电极中的引出部的第1引出宽度(尺寸a)更窄。相当于第6端子部44、第4端子部52以及第8端子部54的部分也同样,其各宽度比第1或者第2引出宽度(尺寸a,b)更窄。
如果使用高频电阻测试仪和网络分析仪来求出比较例1,2所示的层叠电容器的ESL值,如图11(a)所示,比较例1的层叠电容器的ESL值为256(pH),而比较例2的层叠电容器的ESL值则为270(pH)。
接着,对本实施方式所涉及的层叠电容器1进行说明。如图11(a)所示,实施例1的层叠电容器1是由以下尺寸构成:a=0.07mm,b=0.07mm,c=0.25mm,d=0.07mm,e=0.07mm,f=0.15mm,g=0.15mm;实施例2的层叠电容器1是由以下尺寸构成:a=0.12mm,b=0.12mm,c=0.25mm,d=0.07mm,e=0.07mm,f=0.15mm,g=0.15mm;实施例3的层叠电容器1是由以下尺寸构成:a=0.12mm,b=0.12mm,c=0.4mm,d=0.07mm,e=0.07mm,f=0.15mm,g=0.15mm。在实施例1~3的层叠电容器1中,与比较例不同,第2端子部42的第1和第2侧面13,14的相对方向上的宽度(尺寸f,g)在宽幅部42a中比第1内部电极20上的引出部22的第1引出宽度(尺寸a)更宽。第6端子部44、第4端子部52以及第8端子部54也同样,各宽度比引出部22,32的第1或者第2引出部(尺寸a,b)更宽。
如果使用高频电阻测试仪和网络分析仪来求出各实施例1~3所示的层叠电容器1的ESL值,如图11(a)所示,第1实施例的层叠电容器1的ESL值为165(pH),第2实施例的层叠电容器1的ESL值为215(pH),第3实施例的层叠电容器1的ESL值为247(pH)。总之,各实施例1~3的层叠电容器1与比较例1,2的层叠容器相比较,显示出充分降低ESL值。ESL值降低的原因估计是,相对于由图4的箭头所示的流过第1内部电极20的引出部22的电流,如图8所示,流过第2端子部42的电流变成反向,从而由两方的电流引起而产生的磁场抵消。于是,在第6端子部44与第1内部电极20(引出部22)之间、以及在第4端子部52以及第8端子部54与第2内部电极30(参照图5,引出部32)之间产生电流抵消效果,从而进一步降低ESL值。
另外,在各实施例1~3的层叠电容器1中,各ESL值成为能够使芯片电容器的使用数减半的基准ESL值250(pH)以下,也显示出ESL值被充分降低。即,层叠电容器1如果满足下式(1),
F=3.4×(a+b)+1.5×c+0.16×{(d+e)/(f+g)}≤1.5(1)
那么就可以导出该层叠电容器1的ESL值成为250(pH)以下的关系。具体而言,如图11(a)所示,实施例1的F值为0.93、实施例2的F值为1.27以及实施例3的F值为1.49,而比较例1和比较例2的F值成为1.56和1.64。在图11(b)中示出了ESL值与根据式(1)求出的F值之间的关系。
如上所述,根据本实施方式,第1端子电极40的第2端子部42具有:宽度比第1内部电极20中的引出部22的第1引出宽度宽的宽幅部42a、宽度在第1和第2侧面13,14侧从宽幅部42a向第2端子电极50变窄的窄幅部42b。在层叠电容器1中,通过宽幅部42a,流过过第1内部电极20的引出部22的电流的方向与、流过第1端子电极40的电流的方向相反从而使磁场抵消,而且,通过窄幅部42b,在将层叠电容器的端子电极安装于线路基板等的时候,能够抑制第1端子电极40以及第2端子电极50之间的焊锡搭桥。其结果是,既能够谋求层叠电容器1的小型化又能够使ESL降低。各端子电极40,50因为在用于安装的主面11,12的短边方向上并没有全面扩展而是收纳于一定的范围内,所以能够在安装的时候贴装层叠电容器1确保吸附的空间,从而能够减少吸附不良。再有,还能够抑制由端子电极以及电容器素体之间的热应力差而引起的热冲击破坏。
第1端子电极40具有配置于第3侧面15、分别使第1端子部41互相联结、并且连接于第1内部电极20的第5端子部43。在此情况下,通过第1端子电极40,第1内部电极20变成从3个侧面引出。其结果是,使得第1内部电极20的引出部22与第1端子电极40的接触面积变大,从而能够减小ESR。
第1端子电极40具有分别配置于第1主面11的第1和第2侧面13,14侧、并分别连接于第1端子部41的第6端子部44,第6端子部44包含:第1和第2侧面13,14相对方向上的宽度比第1内部电极20上的引出部22的第1引出宽度宽的宽幅部44a、宽度在分别配置有第6端子部44的第1和第2侧面侧13,14侧从宽幅部44a向第2端子部50变窄的窄幅部44b。在此情况下,因为通过第6端子部44也能够取得与上述第2端子部42产生的效果相同的效果,所以第1或者第2主面11,12都能够作为安装面使用,从而使得将层叠电容器1安装于基板的操作变得容易。
第2端子电极50具备以沿着第1和第2侧面13,14相对方向的线作为基准,而与第1端子电极40大致线对称的构成。即,第2端子电极50也能够取得与第1端子电极40相同的降低ESL的效果。因此,通过具有如此构成的第1端子电极40和第2端子电极50,就能够进一步发挥降低ESL和减少焊锡搭桥等的各种效果。
以上说明了本发明的优选的实施方式,但本发明不一定限于上述的实施方式,在不脱离其宗旨的范围内可以进行各种变更。
层叠电容器素体10中所包含的绝缘体层17的层叠数以及各内部电极20,30的层叠数并不限定于上述实施方式中所示的层叠数。各内部电极20,30的形状也并不限定于上述实施方式以及变形例中所示的形状。
例如,在图12所示的内部电极的第1变形例中,第1内部电极20a呈大致矩形形状、并具有1个主电极部21a和2个引出部22a。主电极部21a与主电极部21不同,以从露出于第3侧面15的一部分的一端向第4侧面16延伸直至第4侧面16面前的方式构成。引出部22a的一方是以端部从离开主电极部21a的第3侧面15规定距离的第1侧面13侧的边缘、以第1引出宽度露出于第1侧面13的方式延伸,其他方也同样,是以端部从离开主电极部21a的第3侧面15规定距离的第2侧面14侧的边缘、以第1引出宽度露出于第2侧面14的方式延伸。第2内部电极30a呈以沿着第1和第2侧面13,14相对方向的线作为基准的线对称形状,并如图12(b)所示,具有主电极部31a和2个引出部32a。其他的构成都与第1和第2内部电极20,30相同。
另外,在图13所示的内部电极的第2变形例中,第1内部电极20b与变形例1等不同,是离开第3侧面15规定距离而形成的,与第5端子部43不相连接。在其他构成中,第1内部电极20b呈与变形例1中的第1内部电极20a大致相同的形状,并具有主电极部21b和2个引出部22b。第2内部电极30b呈以沿着第1和第2侧面13,14相对方向的线作为基准的线对称形状,如图13(b)所示,具有主电极部31b和2个引出部32b,离开第4侧面16规定距离、不与第7端子部53相连接。
配置于第1和第2主面上的端子电极40,50的第2端子部42、第6端子部44、第4端子部52以及第8端子部54的形状并不限于大致扇形形状,只要是包含宽幅部和窄幅部那样的形状即可。另外,也可以不是在第2端子部42、第6端子部44、第4端子部52以及第8端子部54的所有端子部中包含宽幅部和窄幅部。另外,层叠电容器1并不限于根据上述的端子形成方法制造,也可以用其他的形成方法制造。
Claims (5)
1.一种层叠电容器,其特征在于:
具备:
电容器素体,具有:互相相对的长方形状的第1和第2主面、以连接所述第1和第2主面之间的方式在所述第1和第2主面的长边方向上延伸并且互相相对的第1和第2侧面、以连接所述第1和第2主面之间的方式在所述第1和第2主面的短边方向上延伸并且互相相对的第3和第4侧面;
第1内部电极,配置于所述电容器素体内,并且具有以第1引出宽度向所述第1和第2侧面分别延伸的2个引出部;
第2内部电极,配置于所述电容器素体内,在所述第1和第2主面的相对方向上与所述第1内部电极的至少一部分相对,并且具有以第2引出宽度向所述第1和第2侧面分别延伸的2个引出部;
第1端子电极,具有:分别配置于所述第1和第2侧面的所述第3侧面侧且分别连接于所述第1内部电极的所述2个引出部的第1端子部、分别配置于所述第2主面的所述第1和第2侧面侧且分别连接于所述第1端子部的第2端子部;
第2端子电极,具有:分别配置于所述第1和第2侧面的所述第4侧面侧且分别连接于所述第2内部电极的所述2个引出部的第3端子部、分别配置于所述第2主面的所述第1和第2侧面侧且分别连接于所述第3端子部的第4端子部;
其中,所述第1端子电极的各第2端子部包含:在所述第1和第2侧面的相对方向上的宽度比所述第1内部电极中的所述引出部的所述第1引出宽度宽的宽幅部、宽度在分别配置有所述第2端子部的所述第1或者第2侧面侧从所述宽幅部向所述第2端子电极变窄的窄幅部,
所述第2端子电极的各所述第4端子部包含:所述第1和第2侧面的相对方向上的宽度比所述第2内部电极中的所述引出部的所述第2引出宽度宽的宽幅部、宽度在分别配置有所述第4端子部的所述第1或者第2侧面侧从所述宽幅部向所述第1端子电极变窄的窄幅部;
在将所述第1内部电极中的所述引出部的所述第1引出宽度作为amm,所述第2内部电极中的所述引出部的所述第2引出宽度作为b mm,所述第1内部电极中的所述引出部和所述第2内部电极中的所述引出部之间的距离作为c mm,所述第2主面的所述第1端子电极和所述第1内部电极之间的距离作为d mm,所述第2主面的所述第2端子电极和所述第2内部电极之间的距离作为e mm,在所述第2端子部的所述第1侧面侧的一方以及在所述第4端子部的所述第1侧面侧的一方的所述宽幅部的宽度作为f mm,在所述第2端子部的所述第2侧面侧的其他方以及在所述第4端子部的所述第2侧面侧的其他方的所述宽幅部的宽度作为g mm的时候,满足下式(1)
3.4×(a+b)+1.5×c+0.16×{(d+e)/(f+g)}≤1.5 (1)。
2.如权利要求1所述的层叠电容器,其特征在于:
所述第1端子电极具有配置于所述第3侧面、使所述第1端子部互相联结、并且连接于所述第1内部电极的第5端子部。
3.如权利要求1或者2所述的层叠电容器,其特征在于:
所述第1端子电极具有分别配置于所述第1主面的所述第1和第2侧面侧、并分别连接于所述第1端子部的第6端子部,
各所述第6端子部包含:所述第1和第2侧面的相对方向上的宽度比所述第1内部电极中的所述引出部的所述第1引出宽度宽的宽幅部、宽度在分别配置有所述第6端子部的所述第1或者第2侧面侧从所述宽幅部向所述第2端子电极变窄的窄幅部。
4.如权利要求1所述的层叠电容器,其特征在于:
所述第2端子电极具有配置于所述第4侧面、分别使所述第3端子部互相联结、并且连接于所述第2内部电极的第7端子部。
5.如权利要求1所述的层叠电容器,其特征在于:
所述第2端子电极具有分别配置于所述第1主面的所述第1和第2侧面侧、并分别连接于所述第3端子部的第8端子部,
各所述第8端子部包含:所述第1和第2侧面的相对方向上的宽度比所述第2内部电极中的所述引出部的所述第2引出宽度宽的宽幅部、宽度在分别配置有所述第8端子部的所述第1或者第2侧面侧从所述宽幅部向所述第1端子电极变窄的窄幅部。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008326268A JP4835686B2 (ja) | 2008-12-22 | 2008-12-22 | 積層コンデンサ |
JP2008-326268 | 2008-12-22 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101763943A CN101763943A (zh) | 2010-06-30 |
CN101763943B true CN101763943B (zh) | 2012-07-18 |
Family
ID=42265716
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009102611009A Active CN101763943B (zh) | 2008-12-22 | 2009-12-22 | 层叠电容器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8107217B2 (zh) |
JP (1) | JP4835686B2 (zh) |
KR (1) | KR101124197B1 (zh) |
CN (1) | CN101763943B (zh) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9569587B2 (en) | 2006-12-29 | 2017-02-14 | Kip Prod Pi Lp | Multi-services application gateway and system employing the same |
WO2008085203A2 (en) | 2006-12-29 | 2008-07-17 | Prodea Systems, Inc. | Presence status notification from digital endpoint devices through a multi-services gateway device at the user premises |
US11316688B2 (en) | 2006-12-29 | 2022-04-26 | Kip Prod P1 Lp | Multi-services application gateway and system employing the same |
US20170344703A1 (en) | 2006-12-29 | 2017-11-30 | Kip Prod P1 Lp | Multi-services application gateway and system employing the same |
US11783925B2 (en) | 2006-12-29 | 2023-10-10 | Kip Prod P1 Lp | Multi-services application gateway and system employing the same |
US9602880B2 (en) | 2006-12-29 | 2017-03-21 | Kip Prod P1 Lp | Display inserts, overlays, and graphical user interfaces for multimedia systems |
JP4849123B2 (ja) * | 2008-12-22 | 2012-01-11 | Tdk株式会社 | 積層コンデンサの製造方法 |
JP5605342B2 (ja) * | 2010-11-09 | 2014-10-15 | 株式会社村田製作所 | 電子部品及び基板モジュール |
JP5353911B2 (ja) | 2011-01-28 | 2013-11-27 | 株式会社村田製作所 | 電子部品及び基板モジュール |
JP5786751B2 (ja) * | 2012-02-10 | 2015-09-30 | Tdk株式会社 | 積層電子部品 |
JP2015035581A (ja) * | 2013-07-10 | 2015-02-19 | 株式会社村田製作所 | セラミック電子部品およびその製造方法 |
KR101452126B1 (ko) * | 2013-08-08 | 2014-10-16 | 삼성전기주식회사 | 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판 |
US9460855B2 (en) | 2013-10-01 | 2016-10-04 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor and board having the same |
JP2014222783A (ja) * | 2014-08-13 | 2014-11-27 | 株式会社村田製作所 | 積層コンデンサ及び積層コンデンサの実装構造体 |
JP2014220528A (ja) * | 2014-08-13 | 2014-11-20 | 株式会社村田製作所 | 積層コンデンサ |
JP2015053495A (ja) * | 2014-10-07 | 2015-03-19 | 株式会社村田製作所 | セラミック電子部品およびその製造方法 |
JP6503758B2 (ja) * | 2015-01-23 | 2019-04-24 | Tdk株式会社 | 積層コンデンサ |
JP6851174B2 (ja) * | 2016-10-26 | 2021-03-31 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
JP7017893B2 (ja) * | 2017-09-25 | 2022-02-09 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
SG11202003349PA (en) * | 2017-10-23 | 2020-05-28 | Avx Corp | Multilayer electronic device having improved connectivity and method for making the same |
JP7231340B2 (ja) * | 2018-06-05 | 2023-03-01 | 太陽誘電株式会社 | セラミック電子部品およびその製造方法 |
DE112020000543T5 (de) | 2019-01-28 | 2021-10-07 | Avx Corporation | Mehrschichtiger Keramikkondensator mit Ultrabreitbandleistungsfähigkeit |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4658328A (en) * | 1985-04-11 | 1987-04-14 | Murata Manufacturing Co., Ltd. | Monolithic ceramic capacitor |
CN1402274A (zh) * | 2001-08-03 | 2003-03-12 | Tdk株式会社 | 多层陶瓷电子器件 |
CN1808696A (zh) * | 2004-11-30 | 2006-07-26 | Tdk株式会社 | 外部电极形成方法 |
CN101145448A (zh) * | 2006-09-12 | 2008-03-19 | Tdk株式会社 | 叠层电容器及电子设备 |
CN101154504A (zh) * | 2006-09-25 | 2008-04-02 | Tdk株式会社 | 叠层电容器 |
CN101315832A (zh) * | 2007-05-30 | 2008-12-03 | Tdk株式会社 | 层叠电容器 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58111916A (ja) * | 1981-12-25 | 1983-07-04 | Mitsubishi Electric Corp | 光走査装置 |
US5018047A (en) * | 1990-07-20 | 1991-05-21 | American Technical Ceramics Corporation | Adjustable multilayer capacitor |
JPH09260203A (ja) * | 1996-03-26 | 1997-10-03 | Taiyo Yuden Co Ltd | 積層コンデンサ |
JP3131156B2 (ja) * | 1996-08-15 | 2001-01-31 | 太陽誘電株式会社 | チップ状部品のペースト塗布方法及び装置 |
US5753299A (en) * | 1996-08-26 | 1998-05-19 | Electro Scientific Industries, Inc. | Method and apparatus for forming termination stripes |
JPH10135088A (ja) * | 1996-11-05 | 1998-05-22 | Matsushita Electric Ind Co Ltd | 電子部品の製造方法 |
JP2001060530A (ja) * | 1999-08-20 | 2001-03-06 | Tdk Corp | 積層セラミック電子部品の外部電極形成方法 |
JP2002057543A (ja) * | 2000-08-09 | 2002-02-22 | Murata Mfg Co Ltd | 積層型lc部品 |
TWI266342B (en) * | 2001-12-03 | 2006-11-11 | Tdk Corp | Multilayer capacitor |
JP4341223B2 (ja) * | 2002-10-01 | 2009-10-07 | 株式会社村田製作所 | セラミック電子部品の外部電極形成方法およびセラミック電子部品 |
JP2007067026A (ja) * | 2005-08-30 | 2007-03-15 | Taiyo Yuden Co Ltd | 電子部品及び電子部品の製造方法 |
JP4475294B2 (ja) * | 2007-05-30 | 2010-06-09 | Tdk株式会社 | 積層コンデンサ |
-
2008
- 2008-12-22 JP JP2008326268A patent/JP4835686B2/ja active Active
-
2009
- 2009-11-25 US US12/626,108 patent/US8107217B2/en active Active
- 2009-12-04 KR KR1020090119527A patent/KR101124197B1/ko active IP Right Grant
- 2009-12-22 CN CN2009102611009A patent/CN101763943B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4658328A (en) * | 1985-04-11 | 1987-04-14 | Murata Manufacturing Co., Ltd. | Monolithic ceramic capacitor |
CN1402274A (zh) * | 2001-08-03 | 2003-03-12 | Tdk株式会社 | 多层陶瓷电子器件 |
CN1808696A (zh) * | 2004-11-30 | 2006-07-26 | Tdk株式会社 | 外部电极形成方法 |
CN101145448A (zh) * | 2006-09-12 | 2008-03-19 | Tdk株式会社 | 叠层电容器及电子设备 |
CN101154504A (zh) * | 2006-09-25 | 2008-04-02 | Tdk株式会社 | 叠层电容器 |
CN101315832A (zh) * | 2007-05-30 | 2008-12-03 | Tdk株式会社 | 层叠电容器 |
Non-Patent Citations (1)
Title |
---|
JP特开平10-135088A 1998.05.22 |
Also Published As
Publication number | Publication date |
---|---|
US20100157506A1 (en) | 2010-06-24 |
CN101763943A (zh) | 2010-06-30 |
JP4835686B2 (ja) | 2011-12-14 |
KR101124197B1 (ko) | 2012-03-27 |
KR20100073991A (ko) | 2010-07-01 |
US8107217B2 (en) | 2012-01-31 |
JP2010147429A (ja) | 2010-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101763943B (zh) | 层叠电容器 | |
US10910161B2 (en) | Capacitor component | |
US8922975B2 (en) | Multilayer ceramic capacitor | |
US8614877B2 (en) | Multilayer ceramic capacitor | |
US8077444B2 (en) | Multilayer capacitor | |
CN104576056A (zh) | 多层陶瓷电容器和具有该多层陶瓷电容器的板 | |
JP5268276B2 (ja) | 積層セラミックコンデンサおよびその実装構造 | |
KR20080022505A (ko) | 적층 콘덴서 | |
US9748042B2 (en) | Multilayer feedthrough capacitor | |
KR101010875B1 (ko) | 적층 콘덴서 | |
US11322304B2 (en) | Multilayer ceramic capacitor | |
US8964353B2 (en) | Multilayer ceramic electronic component | |
US20080165469A1 (en) | Multilayer chip capacitor | |
CN110858519A (zh) | 电容器组件 | |
KR20090067044A (ko) | 적층 콘덴서 어레이 | |
CN101471177B (zh) | 层叠电容器 | |
US20220165497A1 (en) | Multilayer electronic component | |
CN110660586B (zh) | 多层陶瓷电容器 | |
KR102142518B1 (ko) | 커패시터 부품 | |
US11600441B2 (en) | Multilayer electronic component | |
US11955287B2 (en) | Multilayer electronic component | |
JP2023098838A (ja) | 積層セラミック電子部品 | |
CN116387038A (zh) | 多层电子组件 | |
JP2009266991A (ja) | 積層コンデンサ | |
CN113161145A (zh) | 多层电子组件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |