CN101140938B

CN101140938B - 薄膜晶体管阵列基板及其制造方法

Info

Publication number: CN101140938B
Application number: CN200610129189A
Authority: CN
Inventors: 黄雋尧; 傅光正; 林仁杰; 叶锦龙
Original assignee: Chunghwa Picture Tubes Ltd
Current assignee: Chunghwa Picture Tubes Ltd
Priority date: 2006-09-07
Filing date: 2006-09-07
Publication date: 2010-05-12
Anticipated expiration: 2026-09-07
Also published as: CN101140938A

Abstract

一种薄膜晶体管阵列基板及其制造方法。于一基板上依序形成一第一图案化金属层、一绝缘层、一图案化半导体层与一第二图案化金属层以形成一薄膜晶体管阵列基板。其中，第一图案化金属层是于基板上定义出多条扫描线与多条储存电容线。绝缘层形成于第一图案化金属层上。第二图案化金属层是定义出多条信号线，多条信号线是与多条扫描线交叉设置并定义出多个像素区。储存电容线是沿着扫描线方向水平设置并穿过信号线以形成一交叉区域。另外，图案化半导体层设置于绝缘层与第二图案化金属层之间，其定义出一图案化半导体薄膜覆盖储存电容线与信号线的交叉区域以及一欧姆接触薄膜于所述扫描线与对应的源极电极和漏极电极之间。

Description

薄膜晶体管阵列基板及其制造方法

技术领域

本发明是有关一种液晶显示装置，特别是提供一种用于液晶显示装置的薄膜晶体管阵列基板及其制造方法。

背景技术

图1为根据先前技术的液晶显示装置的像素平面示意图。于图1中，扫描线102与信号线109是交叉配置定义出一像素区域。储存电容线104是横跨像素区域并与信号线109交叉而过。于扫描线102上配置一欧姆接触薄膜106、一源极电极110与一漏极电极111。另外，于像素区域内，还设置一像素电极114。其中，扫描线102与储存电容线104是同时形成，且其上覆盖一绝缘层(未图示)。储存电容线104是由绝缘层隔离于信号线109下方交叉而过。

由于复合金属层材料的使用，不同金属材料的蚀刻率也不同，故在制作过程中，很难稳定的控制得到良好的倾斜角度，而容易造成底切(under cut)的现象。图2为根据图1中，于信号线109与储存电容线104交会处于A-A’剖线的剖面放大示意图。如图2所示，于一基板100上，储存电容线104的第一金属层有底切的现象。之后，一绝缘层103形成于储存电容线104的金属层上，再形成一信号线109的第二金属层于其上。由于，第一金属层底切的现象，容易使绝缘层103产生破洞导致信号线109与储存电容线104发生短路。此种缺陷(defect)会造成液晶显示装置面板点灯画面为亮线，此面板必须进行阵列测试(array test)或是激光修补(laser repair)，更甚者此面板即列为报废品。因此，如何解决上述问题对提升液晶显示面板的良率是很重要的。

发明内容

为了解决上述问题，本发明的一目的是提供一种薄膜晶体管阵列基板及其制造方法，通过信号线与储存电容线交叉处设置一图案化半导体薄膜于此两层之间，即可完全解决信号线与储存电容线短路的问题。

本发明的另一目的是提供一种薄膜晶体管阵列基板及其制造方法，仅需更改第二道光掩模于信号线与储存电容线交叉处增加图案化半导体薄膜的图形，无须更改其他层的光掩模设计，可减少新光掩模的开发，并避免信号线与储存电容线交界处的绝缘层破洞造成信号线与储存电容线两层金属短路。

本发明的又一目的是提供一种薄膜晶体管阵列基板及其制造方法，可加强信号线与储存电容线交界处结构，有效的提升产品的良率并适用于各种尺寸的液晶显示装置。

本发明的又一目的是提供一种薄膜晶体管阵列基板及其制造方法，通过信号线与扫描线交叉处设置一图案化半导体薄膜于此两层之间，还可解决信号线与扫描线之间的短路问题。

本发明的再一目的是提供一种薄膜晶体管阵列基板及其制造方法，无须改变工艺条件即可有效的稳定量产良率，可减少不良产品激光修补与阵列测试的时间。

为了达到上述目的，根据本发明一方面提供一种薄膜晶体管阵列基板，包括：多条扫描线，是设置于一基板上；多条储存电容线，沿着扫描线方向水平设置于基板上；一绝缘层，覆盖扫描线与储存电容线；多条信号线，设置于绝缘层上且与扫描线交叉设置以定义出多个像素区；以及，一图案化半导体层，包括设置于绝缘层与信号线之间的一图案化半导体薄膜以及设置于所述扫描线与对应的源极电极和漏极电极之间的一欧姆接触薄膜；其中，储存电容线穿过信号线下方并形成一交叉区域，图案化半导体薄膜覆盖此交叉区域。

为了达到上述目的，根据本发明另一方面提供一种薄膜晶体管阵列基板的制造方法，包括下列步骤：形成一第一图案化金属层于一基板上，以定义出多条扫描线与多条储存电容线，其中，储存电容线是沿着扫描线方向水平设置；形成一绝缘层于第一图案化金属层上；形成一图案化半导体层于绝缘层与第二图案化金属层之间，以定义一图案化半导体薄膜；以及，形成一第二图案化金属层，以定义多条信号线，其中信号线是与扫描线垂直交叉设置并定义出多个像素区，且储存电容线是横跨像素区并穿过信号线；图案化半导体薄膜覆盖储存电容线与信号线的一交叉区域以及欧姆接触薄膜于所述扫描线与对应的源极电极和漏极电极之间。

附图说明

图1为根据先前技术的液晶显示装置的像素平面示意图。

图2为根据图1中A-A’剖线的剖面放大示意图。

图3为根据本发明一实施例的薄膜晶体管阵列基板的像素平面示意图。

图4为根据图3中B-B’剖线的剖面放大示意图。

具体实施方式

图3为根据本发明一实施例的薄膜晶体管阵列基板的像素平面示意图。如图3所示，于本实施例中，一薄膜晶体管阵列基板包括多条扫描线202(scanline)设置于其上。多条信号线209(source line)是与多条扫描线202交叉设置定义出多个像素区(pixel region)。又，多条储存电容线204是沿着多条扫描线202方向横跨多个像素区，且储存电容线204(storage capacitanceline，Cs line)是穿过信号线209。于多条储存电容线204与信号线209的一交叉区域，一图案化半导体薄膜208是设置于储存电容线204上，且其图形是覆盖信号线209与储存电容线204的交叉区域。

接续上述说明，于本实施例中，多条扫描线202与多条储存电容线204是于一工序中同时形成，之后，一绝缘层(未图示)设置覆盖于多条扫描线202与多条储存电容线204上，且图案化半导体薄膜208(patterned semiconductorthin film)也设置于绝缘层上。除了于多条储存电容线204与信号线209的交叉区域处可设置图案化半导体薄膜208，也可于多条扫描线202与信号线209的交叉区域处设置一图案化半导体薄膜208’于两层间并覆盖此交叉区域。于本实施例中，多个像素电极214是分别设置于多个像素区域内并重叠于多条储存电容线204上。另外，多个晶体管是分别设置于多个像素区域的多条扫描线202上。其中，与图案化半导体薄膜208和图案化半导体薄膜208’同时形成的为晶体管的一欧姆接触薄膜(omhic contact thin film)206。又，于信号线209同时形成的则是一源极电极210与一漏极电极211。

于本实施例中，此薄膜晶体管阵列基板的制造方法是于一基板上依序形成一第一图案化金属层、一绝缘层、一图案化半导体层与一第二图案化金属层。第一图案化金属层是于基板上定义出多条扫描线与多条储存电容线且第二图案化金属层是定义出多条信号线。其余像素设计如上所述，于此不再赘述。

图4为根据图3中，信号线209与储存电容线204交会处与信号线209与扫描线202交会处于B-B’剖线的剖面放大示意图。接续上述说明，请参阅图4，于信号线209与储存电容线204的交叉区域处，一储存电容线204，一绝缘层203，一图案化半导体薄膜208与一信号线209分别设置于一基板200上。如图所示，图案化半导体薄膜208覆盖住信号线209与储存电容线204的交叉区域处的储存电容线204。因此，即使因制作过程中所形成的储存电容线204的金属层不具备好的倾斜角度而产生底切现象及造成绝缘层203破洞，图案化半导体薄膜208提供了多一层的保护，避免信号线209与储存电容线204接触而造成短路。另外，通过信号线209与扫描线202交叉处设置一图案化半导体薄膜208’于此两层之间，还可避免信号线209与扫描线202之间的短路问题。

请同时参照图3与图4，于一实施例中，一液晶显示装置的阵列基板的制造方法包括下列步骤。首先，于一基板上200形成一第一图案化金属层于基板200上，此第一图案化金属层是定义出多条扫描线202与多条储存电容线204，其中多条储存电容线204是沿着多条扫描线202方向设置。然后，形成一绝缘层203于第一图案化金属层上，之后，形成一图案化半导体层207于绝缘层203上，接着再形成一第二图案化金属层定义出多条信号线209，其中多条信号线209是与多条扫描线202交叉设置并定义出多个像素区。其中，第二图案化金属层更同时定义出多个源极电极210与多个漏极电极211。另外，多条储存电容线204是横跨多个像素区并于多条信号线209下交叉穿过。其中图案化半导体层207是定义出一图案化半导体薄膜208设置于多条储存电容线204与多条信号线209的一交叉区域的多条储存电容线204上并覆盖此交叉区域。多个像素电极214设置分别于多个像素区内重叠于多条储存电容线204上。多个晶体管分别设置于多个像素区内的多条扫描线202上。另外，图案化半导体层207还定义出所述晶体管的一欧姆接触薄膜206与一图案化半导体薄膜208’，是设置于多条扫描线202与多条信号线209的一交叉区域的多条扫描线202上并覆盖该交叉区域。于本实施例中，于基板上所形成图案化的材料是利用微影蚀刻工艺所形成，像素电极也是由沉积ITO导电薄膜再经微影蚀刻工艺所定义出来。

根据上述，本发明的特征之一是在薄膜晶体管阵列基板的第一图案化金属层与第二图案化金属层的交叉区域内，除了原有的绝缘层加以隔绝保护，还利用了在形成第一图案化金属层与第二图案化金属层间的制作过程中既有的半导体层。配置图案化的半导体薄膜于第一图案化金属层与第二图案化金属层的交叉区域的绝缘层上，提供多一层的隔绝保护，有效避免第一图案化金属层与第二图案化金属层于交叉区域内的短路现象。如图3所示，图案化半导体薄膜208、图案化半导体薄膜208’与欧姆接触薄膜206为相连结构，熟知本技术的人员应可了解图案化半导体薄膜208、图案化半导体薄膜208’与欧姆接触薄膜206若为独立分离图案结构也涵盖在本发明的专利范围内。

综合上述，本发明是通过于信号线与储存电容线交叉处设置一图案化半导体薄膜于两层之间，其图案化半导体薄膜设置范围涵括交叉处，即可完全解决信号线与储存电容线短路的问题.仅需更改第二道光掩模，于信号线与储存电容线交叉处增加图案化半导体薄膜的图形，即可避免信号线与储存电容线交界处的绝缘层破洞造成信号线与储存电容线两层金属短路，且本发明无须更改其他层的光掩模设计，可减少新光掩模的开发.加强信号线与储存电容线交界处的结构，可有效的提升产品的良率并适用于各种尺寸的液晶显示装置.通过信号线与扫描线交叉处设置一图案化半导体薄膜于此两层之间，也可解决信号线与扫描线之间的短路问题.另外，本发明无须改变工艺条件即可有效的稳定量产良率，可减少不良产品激光修补(laser repair)与阵列测试(array test)的时间。

以上所述的实施例仅为说明本发明的技术思想及特点，其目的在使熟悉本技术的人士能够了解本发明的内容并据以实施，当不能以其限定本发明的专利范围，即凡依本发明所揭示的精神所作的等同的变化或修饰，仍应涵盖在本申请的权利要求范围内。

Claims

1.一种薄膜晶体管阵列基板，包含：

多条扫描线，是设置于一基板上；

多条储存电容线，沿着该些扫描线方向水平设置于该基板上；

一绝缘层，覆盖所述扫描线与所述储存电容线；

多条信号线，设置于该绝缘层上且与该些扫描线交叉设置以定义出多个像素区；以及

一图案化半导体层，包括设置于该绝缘层与所述信号线之间的一图案化半导体薄膜以及设置于所述扫描线与对应的源极电极和漏极电极之间的一欧姆接触薄膜；

其中，所述储存电容线穿过所述信号线下方并形成一交叉区域，所述图案化半导体薄膜覆盖该交叉区域。

2.如权利要求1所述的薄膜晶体管阵列基板，其特征在于，该图案化半导体薄膜还覆盖所述扫描线与所述信号线的一交叉区域。

3.如权利要求1所述的薄膜晶体管阵列基板，其特征在于，还包含多个像素电极，分别设置于所述像素区内并重叠于所述储存电容线上。

4.如权利要求3所述的薄膜晶体管阵列基板，其特征在于，还包含多个晶体管，设置于所述像素区内的所述扫描线上，且与所述像素电极电性连接。

5.一种薄膜晶体管阵列基板的制造方法，包含下列步骤：

形成一第一图案化金属层于该基板上，以定义出多条扫描线与多条储存电容线，其中，所述储存电容线是沿着所述扫描线方向水平设置；

形成一绝缘层于该第一图案化金属层上；

形成一第二图案化金属层，以定义多条信号线，其中，所述信号线是与所述扫描线垂直交叉设置并定义出多个像素区，且所述储存电容线是横跨所述像素区并穿过所述信号线；以及

形成一图案化半导体层于该绝缘层与该第二图案化金属层之间，以定义一图案化半导体薄膜覆盖所述储存电容线与所述信号线的一交叉区域以及一欧姆接触薄膜于所述扫描线与对应的源极电极和漏极电极之间。

6.如权利要求5所述的薄膜晶体管阵列基板的制造方法，其特征在于还包含形成多个像素电极于所述像素区内并重叠于所述储存电容线上。

7.如权利要求5所述的薄膜晶体管阵列基板的制造方法，其特征在于还包含形成多个晶体管于所述像素区内的所述扫描线上。

8.如权利要求5所述的薄膜晶体管阵列基板的制造方法，其特征在于，还形成该图案化半导体薄膜覆盖所述扫描线与所述信号线的一交叉区域。