CN101140913A - 像素结构的制作方法 - Google Patents
像素结构的制作方法 Download PDFInfo
- Publication number
- CN101140913A CN101140913A CNA2007101818436A CN200710181843A CN101140913A CN 101140913 A CN101140913 A CN 101140913A CN A2007101818436 A CNA2007101818436 A CN A2007101818436A CN 200710181843 A CN200710181843 A CN 200710181843A CN 101140913 A CN101140913 A CN 101140913A
- Authority
- CN
- China
- Prior art keywords
- layer
- pixel structure
- production method
- conductive layer
- laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
一种利用激光剥离工艺制作像素结构的方法。此制作方法利用激光剥离工艺依序进行栅极、沟道层、源极、漏极、保护层以及像素电极的制作。由于此制作方法并非采用光刻蚀刻工艺,因此可以减少冗长的光掩模工艺,如光致抗蚀剂涂布、软烤、硬烤、曝光、显影、蚀刻、光致抗蚀剂剥除等。此制作方法简化工艺并降低制作成本。
Description
技术领域
本发明是涉及一种像素结构的制作方法,且特别是涉及一种使用激光剥离工艺(laser ablation process)制作像素结构的制作方法。
背景技术
显示器为人与信息的沟通界面,目前以平面显示器为主要发展的趋势。平面显示器主要有以下几种:有机电激发光显示器(organicelectroluminescence display)、等离子体显示器(plasma display panel)以及薄膜晶体管液晶显示器等(thin film transistor liquid crystal display),其中又以薄膜晶体管液晶显示器的应用最为广泛。一般而言,薄膜晶体管液晶显示器主要由薄膜晶体管阵列基板(thin film transistor array substrate)、彩色滤光阵列基板(color filter substrate)和液晶层(liquid crystal layer)所构成,其中薄膜晶体管阵列基板包括多条扫描线(scan lines)、多条数据线(data lines)以及多个阵列排列的像素结构(pixel unit),且各个像素结构分别与对应的扫描线及数据线电性连接。
图1A至图1G为公知像素结构的制作方法示意图。请参照图1A,首先提供基板10,并通过第一道光掩模工艺在基板10上形成栅极20。接着,请参照图1B,在基板10上形成栅绝缘层30以覆盖住栅极20。然后,请参照图1C,通过第二道光掩模工艺在栅绝缘层30上形成位于栅极20上方的沟道层40。一般而言,沟道层40的材料为非晶硅(amorphous silicon)。之后,请参照图1D,通过第三道光掩模工艺在沟道层40的部分区域以及栅绝缘层30的部分区域上形成源极50以及漏极60。由图1D可知,源极50与漏极60分别由沟道层40的两侧延伸至栅绝缘层30上,并暴露出沟道层40的部分区域。接着,请参照图1E,在基板10上形成保护层70以覆盖栅绝缘层30、沟道层40、源极50以及漏极60。然后,请参照图1F,通过第四道光掩模工艺将保护层70图案化,以在保护层70中形成接触孔H。由图1F可知,保护层70中的接触孔H会暴露出漏极60的部分区域。之后,请参照图1G,通过第五道光掩模工艺在保护层70上形成像素电极80,由图1G可知,像素电极80会通过接触孔H与漏极60电性连接。在像素电极80制作完成之后,便完成了像素结构90的制作。
承上述,公知的像素结构90主要是通过五道光掩模工艺来进行制作,换言之,像素结构90需采用五个具有不同图案的光掩模(mask)来进行制作。
由于光掩模的造价十分昂贵,且每道光掩模工艺皆须使用到具有不同图案的光掩模,因此,若无法缩减光掩模工艺的数目,前述公知像素结构的制造成本将无法降低。此外,随着薄膜晶体管液晶显示面板的尺寸日益增加,用来制作薄膜晶体管阵列基板的光掩模尺寸也会随之增加,而大尺寸的光掩模在造价上将更为昂贵,使得公知像素结构的制造成本无法有效地降低。
发明内容
本发明关于一种像素结构的制作方法,其适于降低像素结构的制作成本。
为具体描述本发明的内容,在此提出一种像素结构的制作方法,其先提供基板,并形成第一导电层于基板上。接着,提供第一掩模于第一导电层上方,且第一掩模暴露出部分的第一导电层。使用激光经由第一掩模照射第一导电层,以移除第一掩模所暴露的部分第一导电层,而形成栅极。之后,形成栅绝缘层于基板上,以覆盖栅极,并形成半导体层于栅绝缘层上。接着,提供第二掩模于半导体层上方,且第二掩模暴露出部分的半导体层。使用激光经由第二掩模照射半导体层,以移除第二掩模所暴露的部分半导体层,而形成沟道层。继之,形成第二导电层于沟道层以及栅绝缘层上。接着,提供第三掩模于第二导电层上方,且第三掩模暴露出部分的第二导电层。使用激光经由第三掩模照射第二导电层,以在栅极两侧的沟道层上形成源极以及漏极,其中栅极、沟道层、源极以及漏极构成薄膜晶体管。之后,形成保护层于栅绝缘层与薄膜晶体管上,并提供第四掩模于保护层上方,且第四掩模暴露出部分的保护层。使用激光经由第四掩模照射保护层,以在保护层中形成将漏极暴露的接触开口。之后,形成第三导电层以覆盖保护层,并提供第五掩模于第三导电层上方,且第五掩模暴露出部分的第三导电层。使用激光经由第五掩模照射第三导电层,以使剩余的第三导电层形成像素电极,其中像素电极通过接触开口连接至漏极。
本发明另提出一种像素结构的制作方法,其先提供基板,并通过激光剥离工艺在基板上形成栅极。接着,形成栅绝缘层于基板上,以覆盖栅极。之后,通过激光剥离工艺在栅绝缘层上形成沟道层,然后通过激光剥离工艺在栅极两侧的沟道层上形成源极以及漏极,其中栅极、沟道层、源极以及漏极构成薄膜晶体管。继之,形成保护层于栅绝缘层与薄膜晶体管上,并通过激光剥离工艺在保护层中形成将漏极暴露的接触开口。之后,通过激光剥离工艺在保护层上形成像素电极,而像素电极通过接触开口连接至漏极。
在本发明的像素结构制作方法中,也可利用数字曝光方式(digitalexposure),达到激光光束自动定位及调整能量的作用,以便于进行激光剥除。
在本发明的像素结构制作方法中,形成第三导电层的方法包括通过溅镀形成导电材料层,其中此导电材料层例如为铟锡氧化物层或铟锌氧化物层或其它具有导电性质的材料层。
在本发明的像素结构制作方法中,还包括于半导体层形成后,在半导体层的表面形成欧姆接触层,在其他实施例中,还包括在形成欧姆接触层后,使用蚀刻工艺移除部分欧姆接触层。
在本发明的像素结构制作方法中,激光的能量介于10至500mJ/cm2之间。
在本发明的像素结构制作方法中,激光的波长介于100nm至400nm之间。
如上所述的像素结构的制作方法,其中该基板为玻璃或塑胶。
如上所述的像素结构的制作方法,其中该半导体层为非晶硅或n型掺杂非晶硅。
如上所述的像素结构的制作方法,其中该第一导电层的材料为铝、钼、钛、钕、氮化钼、氮化钛,或前述材料的组合。
如上所述的像素结构的制作方法,其中该第二导电层的材料为铝、钼、钛、钕、氮化钼、氮化钛,或前述材料的组合。
如上所述的像素结构的制作方法,其中该第三导电层的材料为铟锡氧化物或铟锌氧化物。
本发明通过激光剥离进行像素结构各膜层的制作,因此相较于公知像素结构制作方法,可以降低光掩模的制作成本与减少工艺步骤。此外,由于激光剥离工艺可以例如是利用掩模加以制作,而掩模较公知光掩模简易,故造价较为低廉。
为让本发明的上述特征和优点能更明显易懂,下文特举较佳实施例,并配合附图,作详细说明如下。
附图说明
图1A至图1G为公知像素结构的制作方法示意图。
图2A至图2O为本发明像素结构的制作方法示意图。
其中,附图标记说明如下:
10、200:基板
20、212:栅极
30、220:栅绝缘层
40、232:沟道层
50、242:源极
60、244:漏极
70、270:保护层
80、282:像素电极
90:像素结构
210:第一导电层
230:半导体层
234:欧姆接触层
240:第二导电层
260:薄膜晶体管
280:第三导电层
L:激光
H:接触开口
S1:第一掩模
S2:第二掩模
S3:第三掩模
S4:第四掩模
S5:第五掩模
具体实施方式
图2A至图2O为本发明像素结构的制作方法示意图。请参照图2A,首先提供基板200,基板200的材料例如为玻璃、塑胶等硬质或软质材料。接着,形成第一导电层210于基板200上,其中第一导电层210例如是通过溅镀(sputtering)、蒸镀(evaporation)或是其他薄膜沉积技术所形成。然后,通过激光剥离工艺而形成栅极212(示出于图2C)。第一导电层210的材料可为:铝(Al)、钼(Mo)、钛(Ti)、钕(Nd)或其它导电材料,以及前述导电材料的氮化物,例如:氮化钼(MoN)、氮化钛(TiN);其中,第一导电层210可由一种或是一种以上的导电层或合金所构成。
激光剥离工艺可以如图2B所示,提供第一掩模S1于第一导电层210上方,且第一掩模S1暴露出部分的第一导电层210,并使用激光L经由第一掩模S1照射第一导电层210。详言之,经激光L照射后的第一导电层210会吸收激光L的能量而自基板200表面剥离(ablation)。举例而言,用来剥离第一导电层210的激光L的能量例如是介于10至500mJ/cm2之间;另外,激光L的波长例如是介于100nm至400nm之间。
之后,如图2C所示,移除第一掩模S1所暴露的部分第一导电层210之后,剩余的第一导电层210构成栅极212。值得注意的是,不同于公知使用造价昂贵的光掩模来进行栅极的制作,本发明使用造价相对低廉的掩模来完成栅极的制作,因此能节省成本。
接着,请参考图2D,形成栅绝缘层220于基板200上,以覆盖栅极212,其中栅绝缘层220例如是通过化学气相沉积法(chemical vapor deposition,CVD)或其他合适的薄膜沉积技术所形成,而栅绝缘层220的材料例如是氧化硅、氮化硅或氮氧化硅等介电材料。接着,如图2D所示,形成半导体层230于栅绝缘层220上。在本实施例中,半导体层230的材料例如是非晶硅(amorphous silicon)、n型掺杂非晶硅(n+amorphous silicon)或其他合适的半导体材料。然后,通过激光剥离工艺使得栅绝缘层220上的半导体层230形成沟道层232(示出于图2F)。
激光剥离工艺可以如图2E所示,提供第二掩模S2于半导体层230上方,且第二掩模S2暴露出部分的半导体层230,并使用激光L经由第二掩模S2照射半导体层230,经激光L照射后的半导体层230会吸收激光L的能量而自栅绝缘层220表面剥离。举例而言,用来剥离半导体层230的激光L的能量例如是介于10至500mJ/cm2之间;另外,激光L的波长例如是介于100nm至400nm之间。
请继续参照图2F,在移除第二掩模S2所暴露的部分半导体层230之后,剩余的半导体层230形成沟道层232。值得注意的是,不同于公知使用造价昂贵的光掩模来进行沟道层的制作,本发明使用造价相对低廉的掩模完成通层的制作,因此能节省成本。
继之,请参考图2G,形成第二导电层240于沟道层232以及栅绝缘层220上,而第二导电层240的材料例如为铝(Al)、钼(Mo)、钛(Ti)、钕(Nd)或其它导电材料,以及其氮化物例如氮化钼(MoN)、氮化钛(TiN);其中,第二导电层240可由一种或是一种以上的导电层或合金所构成。
然后,通过激光剥离工艺在栅极212两侧的沟道层232上形成源极242以及漏极244(示出于图2I)。
激光剥离工艺可以如图2H所示,提供第三掩模S3于第二导电层240上方,且第三掩模S3暴露出部分的第二导电层240,使用激光L经由第三掩模S3照射第二导电层240,经激光L照射后的第二导电层240会吸收激光L的能量而自栅绝缘层220以及沟道层232表面剥离,其中用来剥离第二导电层240的激光L的能量例如是介于10至500mJ/cm2之间,而激光L的波长例如是介于100nm至400nm之间。
如图2I所示,在移除第三掩模S3所暴露的部分第二导电层240之后,在栅极212两侧的沟道层232上形成源极242以及漏极244,其中栅极212、沟道层232、源极242以及漏极244构成薄膜晶体管260。值得注意的是,不同于公知使用造价昂贵的光掩模来进行源极以及漏极的制作,本发明使用造价相对低廉的掩模完成源极以及漏极的制作,因此能节省成本。
值得注意的是,在本发明的一种像素结构的制作方式中,可先在半导体层230的表面形成欧姆接触层234,接着,再通过蚀刻工艺移除部分的欧姆接触层234,如图2I’所示,以使得欧姆接触层234形成于沟道层232与源极242之间以及沟道层232与漏极244之间。举例而言,可利用离子掺杂(iondoping)的方式在半导体层230(示出于图2D)的表面形成N型掺杂区,以减少沟道层232与源极242之间以及沟道层232与漏极244之间的接触阻抗。
请继续参照图2J,接着形成保护层270于栅绝缘层220与薄膜晶体管260上。在本实施例中,保护层270的材料例如为氮化硅或氧化硅,而其形成的方法例如是以物理气相沉积法或化学气相沉积法全面性地沉积在基板200上。然后,通过激光剥离工艺而使得保护层270中形成接触开口H(示出于图2L)。
激光剥离工艺可以如图2K所示,激光L经由第四掩模S4照射保护层270,而经激光L照射后的保护层270会吸收激光L的能量而自薄膜晶体管260表面剥离,留下被第四掩模S4遮住的保护层270。举例而言,用来剥离保护层270的激光L的能量例如是介于10至500mJ/cm2之间,而激光L的波长例如是介于100nm至400nm之间。
如图2L所示,在移除第四掩模S4所暴露的部分保护层270之后,在保护层270中形成接触开口H并暴露出漏极244的部分区域。值得注意的是,不同于公知使用造价昂贵的光掩模来进行保护层的接触开口的制作,本发明使用造价相对低廉的掩模,因此能节省成本。
请继续参照图2M,接着形成第三导电层280以覆盖保护层270,而形成第三导电层280的方法例如是通过溅镀形成导电材料层,例如:铟锡氧化物层或铟锌氧化物层,或是其它具有导电性质的材料层。然后,通过激光剥离工艺在保护层270上形成像素电极282(示出于图2O)。
激光剥离工艺可以如图2N所示,激光L经由第五掩模S5照射第三导电层280,而经激光L照射后的第三导电层280会吸收激光L的能量而自保护层270表面剥离,留下被第五掩模S5遮住的第三导电层280,其中用来剥离第三导电层280的激光L的能量例如是介于10至500mJ/cm2之间,而激光L的波长例如是介于100nn至400nm之间。
之后,如图2O所示,在移除第五掩模S5所暴露的部分第三导电层280之后,剩余的第三导电层280形成像素电极282,其中像素电极282通过接触开口H连接至漏极244。值得注意的是,不同于公知使用造价昂贵的光掩模来进行像素电极的制作,本发明使用造价相对低廉的掩模,因此能节省成本。
基于上述,本发明通过激光剥离进行像素结构各膜层的制作,而非采用公知的光刻蚀刻工艺,因此本发明所提出的像素结构的制作方法具有至少下列优点:
1.本发明提出的像素结构的制作方法,其各膜层工艺不需使用造价昂贵的高精度光掩模工艺,故相较于公知工艺,能降低像素结构的制作成本。
2.由于制作各膜层工艺不需使用光刻工艺,可以减少冗长的光掩模工艺(如光致抗蚀剂涂布、软烤、硬烤、曝光、显影、蚀刻、光致抗蚀剂剥除等)制作像素结构时所产生的缺陷。
3.本发明所提出的激光剥离工艺的方法可以应用于像素结构的修补。举例而言,可应用于像素电极的短路修补,以移除可能残留的像素电极(ITOresidue),解决像素电极之间的短路问题,进而增加生产良率。
4.另外,本发明的实施例也包括利用数字曝光方式(digital exposure),使得激光光束自动定位及调整能量的作用,便于进行激光剥除。
虽然本发明已以较佳实施例揭示如上,然其并非用以限定本发明,任何具有本发明所属技术领域的通常知识者,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当视随附的权利要求所界定的范围为准。
Claims (21)
1.一种像素结构的制作方法,包括:
提供基板;
形成第一导电层于该基板上;
提供第一掩模于该第一导电层上方,且该第一掩模暴露出该第一导电层的一部分;
使用激光经由该第一掩模照射该第一导电层,以移除该第一掩模所暴露的部分该第一导电层,而形成栅极;
形成栅绝缘层于该基板上,以覆盖该栅极;
形成半导体层于该栅绝缘层上;
提供第二掩模于该半导体层上方,且该第二掩模暴露出该半导体层的一部分;
使用激光经由该第二掩模照射该半导体层,以移除该第二掩模所暴露的部分半导体层,而形成沟道层;
形成第二导电层于该沟道层以及该栅绝缘层上;
提供第三掩模于该第二导电层上方,且该第三掩模暴露出该第二导电层的一部分;
使用激光经由该第三掩模照射该第二导电层,以在该栅极两侧的该沟道层上形成源极以及漏极,其中该栅极、该沟道层、该源极以及该漏极构成薄膜晶体管;
形成保护层于该栅绝缘层与该薄膜晶体管上;
提供第四掩模于该保护层上方,且该第四掩模暴露出该保护层的一部分;
使用激光经由该第四掩模照射该保护层,以在该保护层中形成接触开口,且该接触开口暴露出该漏极的一部分;
形成第三导电层,以覆盖该保护层;
提供第五掩模于该第三导电层上方,且该第五掩模暴露出该第三导电层的一部分;以及
使用激光经由该第五掩模照射该第三导电层,以使剩余的该第三导电层形成像素电极,其中该像素电极通过该接触开口连接至该漏极。
2.如权利要求1所述的像素结构的制作方法,其中形成该第三导电层的方法包括:通过溅镀工艺形成导电材料层,该导电层材料层包括铟锡氧化物层或铟锌氧化物层。
3.如权利要求1或2所述的像素结构的制作方法,还包括于该半导体层形成后,在该半导体层的表面形成欧姆接触层。
4.如权利要求3所述的像素结构的制作方法,还包括在形成该欧姆接触层后,移除该欧姆接触层的一部分。
5.如权利要求1所述的像素结构的制作方法,其中该激光的能量介于10至500mJ/cm2之间。
6.如权利要求1所述的像素结构的制作方法,其中该激光的波长介于100nm至400nm之间。
7.如权利要求1所述的像素结构的制作方法,其中该基板为玻璃或塑胶。
8.如权利要求1所述的像素结构的制作方法,其中该半导体层为非晶硅或n型掺杂非晶硅。
9.如权利要求1所述的像素结构的制作方法,其中该第一导电层的材料为铝、钼、钛、钕、氮化钼、氮化钛,或前述材料的组合。
10.如权利要求1所述的像素结构的制作方法,其中该第二导电层的材料为铝、钼、钛、钕、氮化钼、氮化钛,或前述材料的组合。
11.如权利要求1所述的像素结构的制作方法,其中该第三导电层的材料为铟锡氧化物或铟锌氧化物。
12.如权利要求1所述的像素结构的制作方法,其中使用激光的步骤包括:利用数字曝光方式进行激光光束自动定位及调整能量。
13.一种像素结构的制作方法,包括:
提供基板;
通过激光剥离工艺在该基板上形成栅极;
形成栅绝缘层于该基板上,以覆盖该栅极;
通过激光剥离工艺在该栅绝缘层上形成沟道层;
通过激光剥离工艺在该栅极两侧的该沟道层上形成源极以及漏极,其中该栅极、该沟道层、该源极以及该漏极构成薄膜晶体管;
形成保护层于该栅绝缘层与该薄膜晶体管上;
通过激光剥离工艺在该保护层中形成接触开口,使该接触开口暴露出该漏极的一部分;以及
通过激光剥离工艺在该保护层上形成像素电极,其中该像素电极通过该接触开口连接至该漏极。
14.如权利要求13所述的像素结构的制作方法,其中该激光的能量介于10至500mJ/cm2之间。
15.如权利要求13所述的像素结构的制作方法,其中该激光的波长介于100nm至400nm之间。
16.如权利要求13所述的像素结构的制作方法,其中该基板为玻璃或塑胶。
17.如权利要求13所述的像素结构的制作方法,其中该半导体层为非晶硅或n型掺杂非晶硅。
18.如权利要求13所述的像素结构的制作方法,其中该第一导电层的材料为铝、钼、钛、钕、氮化钼、氮化钛,或前述材料的组合。
19.如权利要求13所述的像素结构的制作方法,其中该第二导电层的材料为铝、钼、钛、钕、氮化钼、氮化钛,或前述材料的组合。
20.如权利要求13所述的像素结构的制作方法,其中该第三导电层的材料为铟锡氧化物或铟锌氧化物。
21.如权利要求13所述的像素结构的制作方法,其中使用激光的步骤包括:利用数字曝光方式进行激光光束自动定位及调整能量。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2007101818436A CN101140913A (zh) | 2007-10-19 | 2007-10-19 | 像素结构的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2007101818436A CN101140913A (zh) | 2007-10-19 | 2007-10-19 | 像素结构的制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101140913A true CN101140913A (zh) | 2008-03-12 |
Family
ID=39192772
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2007101818436A Pending CN101140913A (zh) | 2007-10-19 | 2007-10-19 | 像素结构的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101140913A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106711028A (zh) * | 2016-12-21 | 2017-05-24 | 惠科股份有限公司 | 晶体管的修复方法和装置 |
-
2007
- 2007-10-19 CN CNA2007101818436A patent/CN101140913A/zh active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106711028A (zh) * | 2016-12-21 | 2017-05-24 | 惠科股份有限公司 | 晶体管的修复方法和装置 |
WO2018113249A1 (zh) * | 2016-12-21 | 2018-06-28 | 惠科股份有限公司 | 晶体管的修复方法和装置 |
CN106711028B (zh) * | 2016-12-21 | 2019-08-13 | 惠科股份有限公司 | 晶体管的修复方法和装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101908537B (zh) | 用于显示设备的阵列基板及其制造方法 | |
JP5564464B2 (ja) | Tft−lcdアレー基板及びその製造方法 | |
KR101447843B1 (ko) | 박막 트랜지스터 어레이 기판, 그 제조 방법, 디스플레이 패널 및 디스플레이 장치 | |
CN110137084B (zh) | 薄膜晶体管及其制备方法、电子装置基板及电子装置 | |
CN100499084C (zh) | 有源矩阵基片、显示装置及制造有源矩阵基片的方法 | |
CN107968097B (zh) | 一种显示设备、显示基板及其制作方法 | |
CN102543864B (zh) | 一种薄膜晶体管阵列基板及其制作方法 | |
JP4808654B2 (ja) | アレイ回路基板の製造方法 | |
CN109979882B (zh) | 一种内嵌式触控面板阵列基板及其制造方法 | |
WO2019196191A1 (zh) | 一种tft阵列基板的制备方法及tft阵列基板、显示面板 | |
CN101118881A (zh) | 像素结构的制作方法 | |
CN101131966B (zh) | 像素结构的制作方法 | |
CN101197332A (zh) | 像素结构的制作方法 | |
CN100565845C (zh) | 像素结构的制作方法 | |
CN102097390B (zh) | 像素结构的制作方法 | |
CN100557787C (zh) | 像素结构的制作方法 | |
CN101022093B (zh) | 像素结构的制作方法 | |
CN109273458A (zh) | 阵列基板及其制作方法,以及显示面板 | |
KR100997963B1 (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
CN101140913A (zh) | 像素结构的制作方法 | |
CN100587944C (zh) | 像素结构的制作方法 | |
TWI540645B (zh) | 畫素結構與其製造方法 | |
CN102903678A (zh) | 像素结构的制作方法 | |
KR20070095549A (ko) | 박막 트랜지스터 어레이 기판의 제조 방법 | |
KR100984352B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Open date: 20080312 |