TWI540645B - 畫素結構與其製造方法 - Google Patents

Description

畫素結構與其製造方法

本發明是揭露一種畫素結構與其製造方法，尤指一種以摻雜半導體材料來形成畫素電極的畫素結構與其製造方法。

液晶顯示器由於具有輕薄短小、低輻射與低耗電等特性，已取代傳統陰極射線管顯示器成為顯示器市場之主流產品。一般說來，液晶顯示面板主要包含一薄膜電晶體之陣列基板、一彩色濾光片基板，以及填充於陣列基板與彩色濾光片基板之間的液晶分子層。陣列基板包含複數個呈陣列排列之畫素，且每一畫素係利用複數條平行之掃描線與複數條與掃描線垂直之平行資料線定義而成，並以薄膜電晶體作為開關元件，利用一畫素電極驅動各畫素上方之液晶分子作不同程度之旋轉以調整各畫素之亮度，同時藉由彩色濾光片基板上與各畫素對應設置之紅色、綠色與藍色濾光片使各畫素產生不同亮度之紅色、綠色與藍色光線，進而輸出高畫質之彩色影像。

現今畫素結構中的的薄膜電晶體主要包含一閘極電極、一源極、一汲極以及一做為電晶體通道的非晶矽(amorphous silicon)層。然而，隨著顯示裝置朝著大尺寸、高解析度以及低動態殘影等方向前進，由非晶矽層所構成的薄膜電晶體在導電性、穩定性、低漏電、以及透光率等條件上已漸漸無法滿足目前顯示裝置的要求。其次，畫素結構中的畫素電極通常是由氧化銦錫(ITO)等透明導電材料所構成。氧化銦錫中的銦屬稀有金屬，在長久使用下容易遭遇原料短缺及價格高昂的問題。此外，以現有的標準製程來製作畫素結構時，通常需要五道以上的光罩來定義出畫素結構中的各元件圖案，包括閘極、源極/汲極、通道、畫素電極以及接觸洞等，在繁瑣的製程步驟下不但無法提升薄膜電晶體的效能，又同時耗費製作成本。

本發明是揭露一種畫素結構與其製造方法，以解決上述傳統製程中製作畫素結構所遇到的瓶頸。

本發明較佳實施例是揭露一種製作畫素結構的方法，包含有下列步驟。首先提供一基板，且基板上具有一電晶體區以及一畫素區。然後形成至少一閘極電極於基板上之電晶體區，接著形成一絕緣層於基板上並覆蓋閘極電極，然後形成一圖案化半導體層於絕緣層表面之電晶體區及畫素區以及在與閘極電極對應的部分圖案化半導體層上形成一圖案化第一保護層，和將未被圖案化第一保護層覆蓋的圖案化半導體層轉換為一具有摻質之半導體層，具有摻質之半導體層分別作為一電晶體的一源極和一畫素電極，被圖案化第一保護層覆蓋的圖案化半導體層作為源極和畫素電極之間的一通道。

本發明另一實施例是揭露一種畫素結構，其包含：一基板，具有一電晶體區以及一畫素區；至少一閘極電極設於基板上之電晶體區；一絕緣層設於閘極電極與基板上；以及一半導體層設於電晶體區及畫素區之絕緣層上，其中畫素區之半導體層具有摻質以用來作為一畫素電極，部分的電晶體區之半導體層具有摻質以用來作為一源極，部分的電晶體區之半導體層不具有摻質以用來作為源極和畫素電極之間的一通道。

於此，根據本發明所揭露的一種畫素結構與其製造方法，可同時在畫素結構的電晶體區及畫素區製作出所需的電晶體通道及畫素電極，而不需分別製作出電晶體區的通道及畫素區的畫素電極，在製程上不但可簡化製程步驟，又可達到降低材料成本的功效。

請參照圖1至圖5，圖1至圖5為本發明畫素結構一較佳實施例的製造方法之主要步驟示意圖。如圖1所示，首先提供一基板12，基板12可包含有機材料或無機材料，例如玻璃、石英、塑膠、樹脂、壓克力等材質，且基板12上具有一電晶體區14、一畫素區16以及一導線區18。然後形成複數個閘極電極20於基板12上的電晶體區14以及複數個導電圖案60於基板12上的導線區18。另外，每一個電晶體區14可包含一個或一個以上的閘極電極20，每一個導線區18可包含一個或一個以上的導電圖案60。其中，閘極電極20及導電圖案60的製作方式可先形成一由金屬所構成的導電材料層(圖未示)在基板12上，此金屬材料可包含鎢、鉬、鎢鉬合金、鋁鉬合金、鋁鈦合金等材料，然後搭配進行一微影暨蝕刻製程，去除部分的導電材料層(圖未示)，以於基板12上形成複數條掃描線(圖未示)與複數個薄膜電晶體之閘極電極20及導電圖案60。

接著如圖2至圖3所示，形成一做為薄膜電晶體之閘極絕緣層的絕緣層22於基板12上並覆蓋各閘極電極20及各導電圖案60，且絕緣層22較佳由氧化矽所構成。然後依序沉積一透明之半導體層24與一第一保護層26在絕緣層22上，並對半導體層24及第一保護層26進行一圖案轉移製程，以於絕緣層22上形成一圖案化半導體層34與圖案化第一保護層36。其中，半導體層24主要由銦鎵鋅氧化物(InGaZnO)所構成，而第一保護層26則可由氧化矽所構成。

在本實施例中，形成圖案化半導體層34及圖案化第一保護層36的較佳步驟是先以一半透型(half-tone)光罩(圖未示)形成一具有不同厚度的第一圖案化光阻層28在第一保護層26上，其中第一圖案化光阻層28的第一部位30相對應設於電晶體區14內之閘極電極20上方，而第一圖案化光阻層28的第二部位32則分別設於畫素區16與電晶體區14內源極/汲極的預定位置，且第一圖案化光阻層28的第一部位30的厚度大於第二部位32的厚度。然後進行一蝕刻製程，例如一乾蝕刻或濕蝕刻製程，利用第一圖案化光阻層28去除電晶體區14及畫素區16以外的第一保護層26及半導體層24，並使剩餘的半導體層24形成圖案化半導體層34。隨後利用灰化(ashing)製程以非等向性縮減第一圖案化光阻層28的厚度，亦即去除第一圖案化光阻層28設於電晶體區14及畫素區16中的第二部位32，並縮減第一圖案化光阻層28之第一部位30的厚度。之後，再利用第一圖案化光阻層28剩餘在電晶體區14之閘極電極20上方的第一部位30當作蝕刻遮罩，去除電晶體區14以外的第一保護層26，以形成一圖案化第一保護層36，並藉此圖案化第一保護層36於電晶體區14內的圖案化半導體層34中定義出一通道區38。然後完全去除剩餘的第一圖案化光阻層28。

值得注意的是，本實施例是採用半透型光罩來形成具有不同厚度的第一圖案化光阻層28，然後再以此第一圖案化光阻層28來進行圖案轉移並形成圖案化半導體層34與圖案化第一保護層36。換句話說，本發明僅需一道半透型光罩便可將半導體層24與第一保護層26進行圖案化，以製作出所需之圖案化半導體層34及圖案化第一保護層36。但不侷限於此，本發明之其他實施例又可依照傳統製程以兩道光罩的方式來分別形成圖案化半導體層34與設於其上的圖案化第一保護層36，此作法也屬本發明所涵蓋的範圍。

然後如圖4所示，進行一化學氣相沉積(chemical vapor deposition,CVD)製程以於基板12上全面性形成一第二保護層40並覆蓋圖案化第一保護層36、圖案化半導體層34及絕緣層22。依據本發明之較佳實施例，第二保護層40包含氮化矽，且覆蓋第二保護層40於圖案化半導體層34上的時候，較佳是在化學氣相沉積製程中引入一含有氫原子的氣體，使氫原子植入未覆蓋圖案化第一保護層36的圖案化半導體層34中以形成具有摻質的半導體層。

在本實施例中，由於圖案化第一保護層36所覆蓋的圖案化半導體層34在上述第二保護層40沉積的過程中並不會被植入摻質，因此較佳做為本發明薄膜電晶體的通道42，而電晶體區14及畫素區16中未覆蓋有圖案化第一保護層36的部分圖案化半導體層34則較佳分別做為薄膜電晶體的源極44以及畫素區16的畫素電極46。換句話說，本發明藉由圖案化第一保護層36的遮蔽，可在沉積第二保護層40的過程中將原本的圖案化半導體層34同時製作出薄膜電晶體的源極44與通道42以及一畫素電極46。此外，本發明亦可藉由圖案化第一保護層36的遮蔽，直接實施一離子佈植製程或高濃度電漿摻雜製程，以對未覆蓋有圖案化第一保護層36的部分圖案化半導體層34進行摻雜，而形成薄膜電晶體的源極44以及畫素區16的畫素電極46，之後再沉積第二保護層40，此等作法同屬本發明的涵蓋範圍。

然後如圖4至圖5所示，對第二保護層40進行一微影暨蝕刻製程，以於第二保護層40中形成複數個接觸洞48。其中，每一個電晶體區14可包含一個或一個以上的接觸洞48，每一個導線區18可包含一個或一個以上的接觸洞48。隨後再形成一金屬層(圖未示)於第二保護層40上並同時填入該金屬層於各接觸洞48中，所述之金屬層可由鎢、鉬、鎢鉬合金、鋁鉬合金、鋁鈦合金等金屬材料所構成，隨後再對該金屬層進行一微影暨蝕刻製程，以於電晶體區14的接觸洞48中與電晶體區14外的第二保護層40上形成一導線50，例如為訊號線(data or signal line)，以及於導線區18的接觸洞48中與導線區18外的第二保護層40上形成另一導線52，用來當作與驅動積體電路(driving IC)或軟性印刷電路版(Flexible Printed Circuit,FPC)等互相電性連接以對外提供訊號的輸入以及輸出的接觸墊結構，或者是傳輸共通參考電壓(Vcom)的導線，隨後並搭配進行一熱處理製程，例如一升溫退火(anneal)製程。此外，本發明在形成上述導線50與導線52時同時在掃描線62及資料線64交界處形成一導線結構，如圖6所示。圖6為本發明上述實施例於掃描線62與資料線64交界處之示意圖，其中掃描線62具有一突出部，用來當作閘極電極20，而圖5的電晶體區14與畫素區16所揭露之結構即為圖6中沿著切線AA’之剖面示意圖。

在本實施例中，形成接觸洞48、導線50與導線52的製程，如圖4、圖5及圖6所示，可以一半透型光罩來形成一具有不同厚度的第二圖案化光阻層54在第二保護層40上並定義出一接觸洞區(如圖6中接觸洞區48)，其中接觸洞區可以是一個或一個以上。第二圖案化光阻層54的第三部位58設於資料線64的第二保護層40上，第二圖案化光阻層54的第四部位56設於接觸洞區48及資料線64以外的第二保護層40上，其中第二圖案化光阻層54的第四部位56的厚度大於第三部位58的厚度。然後進行一蝕刻製程，例如一乾蝕刻或濕蝕刻製程，利用第二圖案化光阻層54當作遮罩去除電晶體區14的部分第二保護層40及導線區18的部分第二保護層40及絕緣層22以形成複數個接觸洞48。隨後利用灰化製程縮減第二圖案化光阻層54的厚度以及去除第二圖案化光阻層54的第三部位58，並沉積一金屬層(圖未示)在接觸洞48中、第二保護層40上及第二圖案化光阻層54上。接著利用剝離(lift-off)技術一起去除第二圖案化光阻層54及設於第二圖案化光阻層54上的部分金屬層，並搭配進行一熱處理製程，例如一升溫退火製程，以於電晶體區14及導線區18分別形成一導線50與導線52，以及第二保護層上形成一資料線64圖案。本實施例僅需一道半透型光罩便可將第二保護層40與金屬層進行圖案化，以製作出所需之接觸洞48、導線50、導線52及資料線64。

請接著參照圖7，圖7為本發明另一實施例於掃描線62與資料線64交界處形成一導線結構之示意圖，其中圖8的電晶體區14與畫素區16所揭露之結構即為圖7中沿著切線BB’之剖面示意圖。

在本實施例中，如圖8所示，本發明又可用一道一般光罩來將第二保護層40與金屬層進行圖案化，以製作出所需之接觸洞48、導線50、導線52及資料線64，並製作出埋藏於第二保護層40中的導線結構。舉例來說，可先利用一般光罩形成一圖案化光阻層(圖未示)在第二保護層40上，接著直接進行一蝕刻製程，例如一乾蝕刻或濕蝕刻製程，利用圖案化光阻層(圖未示)當作遮罩去除電晶體區14的部分第二保護層40、接觸洞區(如圖7中接觸洞區48)的部分第二保護層40與絕緣層22以及導線區18的部分第二保護層40與絕緣層22以形成複數個接觸洞48。然後沉積一金屬層(圖未示)在接觸洞48中及圖案化光阻層(圖未示)上並以剝離(lift-off)技術一起去除圖案化光阻層(圖未示)及設於圖案化光阻層(圖未示)上的部分金屬層(圖未示)，隨後並搭配進行一熱處理製程，例如一升溫退火製程，以於電晶體區14及導線區18分別形成一導線50與導線52，以及於接觸洞區形成一設於接觸洞48中的資料線64圖案。

在本實施例中，掃描線62與資料線64交界處的資料線64與絕緣層22之間雖設有一具有摻質的圖案化半導體層34當作阻隔，但不侷限這個設計，又可由一個不具有摻質的圖案化半導體層34取代具有摻質的圖案化半導體層34，此設計也屬本發明所涵蓋的範圍。

如圖5所示，本發明另揭露一種畫素結構，其包含一具有電晶體區14、畫素區16以及導線區18的基板12、至少一閘極電極20設於基板12上的電晶體區14、一絕緣層22設於閘極電極20與基板12上、一圖案化半導體層34設於電晶體區14及畫素區16的絕緣層22上、一圖案化第一保護層36設於電晶體區14的圖案化半導體層34上以及一第二保護層40設於圖案化第一保護層36、圖案化半導體層34及絕緣層22上。其中，圖案化半導體層34主要由銦鎵鋅氧化物(InGaZnO)所構成、圖案化第一保護層36係由氧化矽所構成而第二保護層40則由氮化矽所構成。另外在本實施例中，由圖案化第一保護層36所遮蔽的部分圖案化半導體層34較佳定義出一薄膜電晶體的通道42，且此通道42係為一不具有摻質的半導體層。部分電晶體區14及畫素區16的圖案化半導體層34則具有摻質，分別作為薄膜電晶體的源極44與一畫素電極46。

綜上所述，本發明所揭露的畫素結構較佳以銦鎵鋅氧化物(InGaZnO)所構成的透明半導體材料來取代原本作為薄膜電晶體通道的非晶矽層以及在畫素區用來作為畫素電極的氧化銦錫(ITO)材料，並藉此特殊的半導體材料層來提升薄膜電晶體的充電能力及降低漏電。此外，依據上述製程，本發明可在一道微影暨蝕刻製程(photo-etching process,PEP)下就同時在畫素結構的電晶體區及畫素區製作出所需的薄膜電晶體通道及畫素電極，而不需分別以非晶矽及氧化銦錫等材料來製作出薄膜電晶體的通道及畫素區的畫素電極，且在搭配半透式光罩的應用下可僅用三道光罩就完成整個畫素結構的製作，在製程上不但可簡化製程步驟，又可降低材料成本。最後，由於本發明所揭露的銦鎵鋅氧化物半導體材料屬於一透明材料層，又可與閘極絕緣層及閘極電極等元件一同構成一儲存電容，並可在不影響開口率的情況下提供良好的儲存電容能力並提升面板效能。

雖然本發明以前述之較佳實施例揭露如上，然其並非用以限定本發明，任何熟習相像技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之專利保護範圍須視本說明書所附之申請專利範圍所界定者為準。

12．．．基板

14．．．電晶體區

16．．．畫素區

18．．．導線區

20．．．閘極電極

22．．．絕緣層

24．．．半導體層

26．．．第一保護層

28．．．第一圖案化光阻層

30．．．第一部位

32．．．第二部位

34．．．圖案化半導體層

36．．．圖案化第一保護層

38．．．通道區

40．．．第二保護層

42．．．通道

44．．．源極

46．．．畫素電極

48．．．接觸洞

50．．．導線

52．．．導線

54．．．第二圖案化光阻層

56．．．第四部位

58．．．第三部位

60．．．導電圖案

62．．．掃描線

64．．．資料線

AA’．．．切線

BB’．．．切線

圖1~圖5為本發明畫素結構一較佳實施例的製造方法之主要步驟示意圖；

圖6為圖5所示畫素結構的掃描線與資料線交界處之示意圖；

圖7為本發明另一實施例畫素結構的掃描線與資料線交界處之示意圖；

圖8為圖7沿切線BB’之剖面示意圖。

12．．．基板

14．．．電晶體區

16．．．畫素區

18．．．導線區

20．．．閘極電極

22．．．絕緣層

36．．．圖案化第一保護層

40．．．第二保護層

42．．．通道

44．．．源極

46．．．畫素電極

48．．．接觸洞

50．．．導線

52．．．導線

60．．．導電圖案

Claims (20)

1. 一種製作畫素結構的方法，包含：提供一基板，該基板上具有一電晶體區以及一畫素區；形成至少一閘極電極於該基板上之該電晶體區；形成一絕緣層於該基板上並覆蓋該閘極電極；形成一圖案化半導體層於該絕緣層表面之該電晶體區及該畫素區；在與該閘極電極對應的部分該圖案化半導體層上形成一圖案化第一保護層；以及將未被該圖案化第一保護層覆蓋的該圖案化半導體層轉換為一具有摻質之半導體層，該具有摻質之半導體層分別作為一電晶體的一源極和一畫素電極，被該圖案化第一保護層覆蓋的該圖案化半導體層作為該源極和該畫素電極之間的一通道。
2. 如申請專利範圍第1項所述之方法，其中該絕緣層包含氧化矽。
3. 如申請專利範圍第1項所述之方法，其中該圖案化半導體層包含銦鎵鋅氧化物。
4. 如申請專利範圍第1項所述之方法，其中該圖案化第一保護層包含氧化矽。
5. 如申請專利範圍第1項所述之方法，其中形成該圖案化半導體層於該絕緣層表面之該電晶體區及該畫素區的步驟包含：形成一半導體層於該絕緣層表面；覆蓋一第一保護層於該半導體層上；形成一具有不同厚度之第一圖案化光阻層於該第一保護層上，其中該第一圖案化光阻層之一第一部位設於該電晶體區內，而該第一圖案化光阻層之一第二部位設於該畫素電極區，且該第一圖案化光阻層之該第一部位的厚度大於該第二部位的厚度；進行一蝕刻製程，利用該第一圖案化光阻層去除該電晶體區及該畫素區以外之該第一保護層及該半導體層，使剩餘之該半導體層形成該圖案化半導體層；去除該第一圖案化光阻層設於該畫素區之該第二部位；利用該第一圖案化光阻層設於該電晶體區之該第一部位去除該電晶體區以外之該第一保護層，以形成該圖案化第一保護層並於該電晶體區內之該半導體層中定義出一通道區；以及完全去除該第一圖案化光阻層。
6. 如申請專利範圍第5項所述之方法，另包含利用一半透型光罩形成該具有不同厚度之第一圖案化光阻層。
7. 如申請專利範圍第1項所述之方法，其中將未被該圖案化第一保護層覆蓋的該圖案化半導體層轉換為該具有摻質之半導體層的步驟包含：進行一化學氣相沉積製程於該基板上形成一第二保護層並覆蓋該第一保護層、該半導體層及該絕緣層，且在該化學氣相沉積製程中引入一含有氫原子的氣體，使該氫原子植入未覆蓋該圖案化第一保護層之該半導體層中。
8. 如申請專利範圍第7項所述之方法，其中該第二保護層包含氮化矽。
9. 如申請專利範圍第7項所述之方法，其中形成該具有摻質之半導體層後進一步包含：形成一具有不同厚度之第二圖案化光阻層於該第二保護層上並定義出一接觸洞區，其中該第二圖案化光阻層之一第三部位設於一導線區，而該第二圖案化光阻層之一第四部位設於該接觸洞區及該導線區以外的該第二保護層上，且該第二圖案化光阻層之該第四部位的厚度大於該第三部位的厚度；利用該第二圖案化光阻層去除部分該第二保護層及部分該絕緣層以形成一接觸洞；去除該第二圖案化光阻層之該第三部位；形成一金屬層於該第二圖案化光阻層上、該第二保護層上及該接觸洞中；去除該第二圖案化光阻層及設於該第二圖案化光阻層上之該金屬層；以及進行一熱處理。
10. 如申請專利範圍第9項所述之方法，另包含利用一半透型光罩形成該具有不同厚度之第二圖案化光阻層。
11. 如申請專利範圍第9項所述之方法，其中該熱處理包含一退火製程。
12. 如申請專利範圍第9項所述之方法，其中去除該第二圖案化光阻層及設於該第二圖案化光阻層上之該金屬層包含使用光阻剝離技術。
13. 如申請專利範圍第7項所述之方法，其中形成該具有摻質之半導體層後進一步包含：形成一圖案化光阻層於該第二保護層上並定義出一接觸洞區；利用該圖案化光阻層去除部分該第二保護層及部分該絕緣層以形成一接觸洞；形成一金屬層於該圖案化光阻層上、該第二保護層上及該接觸洞中；去除該圖案化光阻層及設於該圖案化光阻層上之該金屬層；以及進行一熱處理。
14. 一種畫素結構，包含：一基板，具有一電晶體區以及一畫素區；至少一閘極電極設於該基板上之該電晶體區；一絕緣層設於該閘極電極與該基板上；以及一半導體層設於該電晶體區及該畫素區之該絕緣層上，其中該畫素區之該半導體層具有摻質以用來作為一畫素電極，部分的該電晶體區之該半導體層具有摻質以用來作為一源極，部分的該電晶體區之該半導體層不具有摻質以用來作為該源極和該畫素電極之間的一通道。
15. 如申請專利範圍第14項所述之畫素結構，其中該絕緣層包含氧化矽。
16. 如申請專利範圍第14項所述之畫素結構，其中該半導體層包含銦鎵鋅氧化物。
17. 如申請專利範圍第14項所述之畫素結構，其中該通道上設有一第一保護層。
18. 如申請專利範圍第17項所述之畫素結構，其中該第一保護層包含氧化矽。
19. 如申請專利範圍第17項所述之畫素結構，其中還包含設於該第一保護層、該絕緣層及該半導體層上的一第二保護層。
20. 如申請專利範圍第19項所述之畫素結構，其中該第二保護層包含氮化矽。