CN101140884B - 半导体处理用的成膜方法和装置 - Google Patents

半导体处理用的成膜方法和装置 Download PDF

Info

Publication number
CN101140884B
CN101140884B CN2007101676740A CN200710167674A CN101140884B CN 101140884 B CN101140884 B CN 101140884B CN 2007101676740 A CN2007101676740 A CN 2007101676740A CN 200710167674 A CN200710167674 A CN 200710167674A CN 101140884 B CN101140884 B CN 101140884B
Authority
CN
China
Prior art keywords
gas
processing region
supply
film
described processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007101676740A
Other languages
English (en)
Other versions
CN101140884A (zh
Inventor
长谷部一秀
石田义弘
藤田武彦
小川淳
中岛滋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101140884A publication Critical patent/CN101140884A/zh
Application granted granted Critical
Publication of CN101140884B publication Critical patent/CN101140884B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/45542—Plasma being used non-continuously during the ALD reactions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供一种半导体处理用的成膜方法，在能够选择性供给第一处理气体、第二处理气体、第三处理气体的处理区域内，利用CVD法在被处理基板上形成氧化膜，其中第一处理气体包括含有膜源元素且不含氨气的源气体，第二处理气体包括氧化气体，第三处理气体包括预处理气体。第一工序包括将第三处理气体在利用激发机构激发的状态下供给的激发阶段，利用由此生成的所述预处理气体的自由基对所述被处理基板的表面进行预处理。第二工序是供给第一处理气体，由此，使膜源元素吸附到被处理基板的表面。第三工序包括将第二处理气体在利用激发机构激发的状态下供给的激发阶段，利用由此生成的所述氧化气体的自由基，使吸附在所述被处理基板的表面的膜源元素氧化。

Description

半导体处理用的成膜方法和装置
技术领域
本发明涉及一种在半导体晶片等被处理基板上形成氧化膜的半导体处理用的成膜方法和装置。这里，半导体处理指的是通过在晶片和LCD(液晶显示器：Liquid Crystal Display)之类的FPD(平板显示器：Flat Panel Display)用的玻璃基板等的被处理基板上以规定的图形形成半导体层、绝缘层、导电层等，用于在该被处理基板上制造包含半导体器件、与半导体器件连接的配线、电极等结构而实施的各种处理。
背景技术
在构成半导体集成电路的半导体器件的制造中，在被处理基板，例如半导体晶片上进行成膜、蚀刻、氧化、扩散、改性、退火、自然氧化膜的除去等的各种处理。例如，在半导体晶片上形成硅氧化膜的情况下，在立式(所谓的分批式)热处理装置中，使用四乙氧基硅(TEOS:Si(OC2H5)4)，可以进行作为成膜处理的一种的CVD(化学汽相沉积：Chemical Vapor Deposition)处理。
近年来，随着半导体集成电路的进一步高集成化和高微细化的要求，希望减轻半导体器件制造工艺中的热磁滞现象，并提高器件特性。即使是立式处理装置，对于这样的要求，也希望改进现有的半导体处理方法。例如，在CVD处理中，采用如下方法：在间歇地供给原料气体的同时，反复形成一层或多层原子或分子水平厚的层进行成膜的方法。这种成膜方法一般称为ALD(原子层沉积：Atomic layer Deposition)或MLD(分子层沉积：Molecular Layer Deposition)，由此，可以进行即使在这种程度的高温下也不会曝晒晶片为目的的处理。此外，由于ALD或MLD的成膜方法的阶梯覆盖性良好，因此随着器件的微细化，适于掩埋狭窄的半导体器件内的凹部，例如栅极间的间隙。例如，在日本特开2004-281853号公报(专利文献1)中公开了一种使用ALD法，在300℃～600℃的低温下形成硅氮化膜的方法。
另一方面，在如硅氧化膜等的氧化膜中，随着器件的微细化，发生薄膜化和品质依存性等各种问题。例如，在栅极氧化膜很薄的情况下，存在膜质不好和漏电流增大的问题。
发明内容
本发明的目的是提供一种在低温下能够形成优质氧化膜的半导体处理用的成膜方法和装置。
本发明的第一要点是一种半导体处理用的成膜方法，用于在能够选择性供给第一处理气体、第二处理气体和第三处理气体的处理区域内，通过CVD在被处理基板上形成氧化膜，所述第一处理气体包括含膜源元素且不含氨基的源气体，所述第二处理气体包括氧化气体，所述第三处理气体包括预处理气体，其特征在于，所述成膜方法多次重复以下循环，并将在每个所述循环中形成的薄膜叠层，由此形成具有规定厚度的所述氧化膜，所述循环包括依次交替进行的以下工序：向所述处理区域供给所述第三处理气体，另一方面，停止向所述处理区域供给所述第一和第二处理气体的第一工序，所述第一工序包括将所述第三处理气体在利用激发机构激发的状态下供给至所述处理区域的激发阶段，利用由此生成的所述预处理气体的自由基对所述被处理基板的表面进行预处理；向所述处理区域供给所述第一处理气体，另一方面，停止向所述处理区域供给所述第二和第三处理气体的第二工序，由此，使所述膜源元素吸附在所述被处理基板的表面；向所述处理区域供给所述第二处理气体，另一方面，停止向所述处理区域供给所述第一和第三处理气体的第三工序，所述第三工序包括将所述第二处理气体在利用激发机构激发的状态下供给至所述处理区域的激发阶段，利用由此生成的所述氧化气体的自由基，使吸附在所述被处理基板的表面的所述膜源元素氧化。
本发明的第二要点是一种半导体处理用的成膜装置，该装置包括：具有收纳被处理基板的处理区域的处理容器；在所述处理区域内支撑所述被处理基板的支撑部件；对所述处理区域内的所述被处理基板进行加热的加热器；对所述处理区域内进行排气的排气***；向所述处理区域供给包括含膜素元素且不含氨基的源气体的第一处理气体的第一处理气体供给***；向所述处理区域供给包括氧化气体的第二处理气体的第二处理气体供给***；向所述处理气体区域供给包括预处理气体的第三处理气体的第三处理气体供给***；选择性地激发供给所述处理区域的所述第二和第三处理气体的激发机构；和控制所述装置的动作的控制部，为了利用CVD法在所述被处理基板上形成氧化膜，所述控制部多次重复以下循环，并将每个所述循环中形成的薄膜叠层，由此形成具有规定厚度的所述氧化膜，所述循环包括依次交替进行的以下工序：向所述处理区域供给所述第三处理气体，另一方面，停止向所述处理区域供给所述第一和第二处理气体的第一工序，所述第一工序包括将所述第三处理气体在利用激发机构激发的状态下供给至所述处理区域的激发阶段，利用由此生成的所述预处理气体的自由基对所述被处理基板的表面进行预处理；向所述处理区域供给所述第一处理气体，另一方面，停止向所述处理区域供给所述第二和第三处理气体的第二工序，由此，使所述膜源元素吸附在所述被处理基板的表面；向所述处理区域供给所述第二处理气体，另一方面，停止向所述处理区域供给所述第一和第三处理气体的第三工序，所述第三工序包括将所述第二处理气体在利用激发机构激发的状态下供给至所述处理区域的激发阶段，利用由此生成的所述氧化气体的自由基，使吸附在所述被处理基板的表面的所述膜源元素氧化。
本发明的第三要点是一种用于在处理器上执行的包含程序指令，并能够在计算机上读取的介质，其特征在于，所述程序指令在处理器上执行时，控制半导体处理用的成膜装置，多次重复以下循环，将在每个所述循环中形成的薄膜叠层，由此形成具有规定厚度的所述氧化膜，所述成膜装置在能够选择供给第一处理气体、第二处理气体和第三处理气体的处理区域内，利用CVD在被处理基板上形成氧化膜，所述第一处理气体包括含膜源元素且不含氨基的源气体，所述第二处理气体包括氧化气体，所述第三处理气体包括预处理气体，所述循环包括依次交替进行的以下工序：向所述处理区域供给所述第三处理气体，另一方面，停止向所述处理区域供给所述第一和第二处理气体的第一工序，所述第一工序包括将所述第三处理气体在利用激发机构激发的状态下供给至所述处理区域的激发阶段，利用由此生成的所述预处理气体的自由基对所述被处理基板的表面进行预处理；向所述处理区域供给所述第一处理气体，另一方面，停止向所述处理区域供给所述第二和第三处理气体的第二工序，由此，使所述膜源元素吸附在所述被处理基板的表面；向所述处理区域供给所述第二处理气体，另一方面，停止向所述处理区域供给所述第一和第三处理气体的第三工序，所述第三工序包括将所述第二处理气体在利用激发机构激发的状态下供给至所述处理区域的激发阶段，利用由此生成的所述氧化气体的自由基，使吸附在所述被处理基板的表面的所述膜源元素氧化。
附图说明
图1是表示本发明实施方式的成膜装置(立式CVD装置)的剖面图。
图2是表示图1所示的装置的一部分的横断面平面图。
图3是表示图1所示的装置的控制部的结构图。
图4是表示本发明实施方式的成膜处理的方案的时序图。
图5是表示通过实验获得的硅氧化膜中含有的成分浓度的曲线图。
具体实施方式
下面参照附图说明本发明的实施方式。而且，在下面的说明中，具有大致相同的功能和结构的结构要素用相同的符号表示，并在必要的情况下进行重复说明。
图1是表示本发明实施方式的成膜装置(立式CVD装置)的剖面图。图2是表示图1所示装置的一部分的横断面平面图。该成膜装置2包括可选择性地供给第一处理气体、第二处理气体和第三处理气体的处理区域，所述第一处理气体包括作为含有膜源元素且不含氨基的源气体的二氯硅烷(DCS:SiH2Cl2)气体，所述第二处理气体包括作为氧化气体的氧气(O2)，第三处理气体包括作为预处理气体的氨气(NH3)。成膜装置2构成为：利用CVD法在该处理区域内，在被处理基板上形成硅氧化膜。
成膜装置2具有圆筒状的处理容器4，处理容器4在下端开口并有顶棚，所述处理容器4在内部规定处理区域5，处理区域5收纳、处理隔开间隔重叠的多个半导体晶片(被处理基板)。处理容器4的整体例如由石英构成。在处理容器4内的顶棚上密封设置有石英制的顶板6。在处理容器4的下端开口，通过O形环等密封部件10与成形为圆筒状的总管8连接。而且，由于总管8不是另外设置，因此可以整体构成为圆筒状的石英制的处理容器。
总管8例如由不锈钢构成，并支撑处理容器4的下端。通过总管8的下端开口，石英制的晶舟12被升降，由此，晶舟12相对于处理容器4被装载/卸载。在晶舟12上多层载置作为被处理基板的多个半导体晶片W。例如，在本实施方式的情况下，在晶舟12的支柱12A上可以多层地、大致等间隔地支撑例如50～100个左右、直径为300mm的晶片W。
晶舟12通过石英制的保温筒14载置在工作台16上。工作台16被支撑在贯通例如不锈钢制的盖体18的旋转轴20上，所述盖体18开闭总管8的下端开口。
在旋转轴20的贯通部设置例如磁性流体密封剂22，气密地密封并可旋转地支撑旋转轴20。在盖体18的周边部和总管8的下端部上设置例如由O形环等构成的密封部件24，保持容器内的密封性。
旋转轴20安装在例如支撑在舟升降机等的升降机构25上的臂部26的前端。通过升降机构25可以一体地升降晶舟12和盖体18等。并且，工作台16固定设置在盖体18一侧，因此可以在不旋转晶舟12的情况下进行晶片W的处理。
在总管8的侧部连接用于向处理容器4内的处理区域5供给规定处理气体的气体供给部。气体供给部包括第一处理气体供给***30、第二处理气体供给***32、第三处理气体供给***34以及不活泼气体供给***36。第一处理气体供给***30供给第一处理气体，第一处理气体包括作为含有膜源元素(这里是Si)且不含氨基的源气体的二氯硅烷(DCS:SiH2Cl2)气体。第二处理气体供给***32供给包括作为氧化气体的氧气(O2)的第二处理气体。第三处理气体供给***34供给包括作为预处理气体的氨气(NH3)的第三处理气体。不活泼气体供给***36供给作为稀释用、清洁用或者压力控制用的不活泼气体例如N2气体。在需要的情况下，在第一至第三处理气体中根据需要混合适量的载体气体(稀释气体)，下面为了便于说明，不再提及载体气体。
具体地说，第一处理气体供给***30和不活泼气体供给***36具有共通的气体分散喷嘴40，第二和第三处理气体供给***32和34具有共通的气体分散喷嘴42。各气体分散喷嘴40、42由向内侧贯通总管8的侧壁并向上方向弯曲延伸的石英管构成(参见图1)。在各气体分散喷嘴40、42上，以沿着其长度方向(上下方向)且布满晶舟12上的晶片W整体的方式隔开规定间隔形成多个气体喷射孔40A、42A。气体喷射孔40A、42A以形成相对于晶舟12上的多个晶片W平行的气体流的方式在水平方向上大致均匀地分别供给相应的处理气体。
而且，第一处理气体供给***30和不活泼气体供给***36可以构成为分别具有气体分散喷嘴。同样，第二和第三处理气体供给***32、34可以构成为分别具有气体分散喷嘴。
喷嘴40通过气体供给管路(气体通路)50、56分别与DCS气体和N2气体的气体源30S、36S连接。喷嘴42通过气体供给管路(气体通路)52、54与O2气体和NH3气体的气体源32S、34S连接。在气体供给管路50、52、54、56上配设开关阀50A、52A、54A、56A和如质量流量控制器那样的流量控制器50B、52B、54B、56B。由此，可以分别控制DCS气体、O2气体、NH3气体以及N2气体的流量而进行供给。
在处理容器4的侧壁的一部分上沿着其高度方向设置气体激发部66。在与气体激发部66相对的处理容器4的相反侧，设置用于对其内部气氛进行真空排气的细长排气口68，所述排气口68是通过例如向上下方向削去处理容器4的侧壁而形成的。
具体地说，气体激发部66具有通过沿着上下方向以规定宽度削去处理容器4的侧壁而形成的上下细长的开口70。用在处理容器4的外壁气密焊接接合的石英制的盖72覆盖开口70。盖72呈现向处理容器4的外侧突出的横截面为凹部状，并且具有上下细长的形状。
通过这种结构，形成从处理容器4的侧壁突出且一侧向处理容器4内开口的气体激发部66。即，气体激发部66的内部空间与处理容器4的处理区域5连通。开口70形成为在上下方向上十分长，可以在高度方向上覆盖在晶舟12上保持的所有晶片W。
在盖72的两侧壁的外侧面上设置沿着其长度方向(上下方向)互相相对的细长的一对电极74。等离子体发生用高频电源76通过电线78与电极74连接。通过向电极74施加例如13.56MHz的高频电压，在一对电极74之间形成用于激发等离子体的高频电场。而且，高频电压的频率不限于13.56MHz，也可以使用其它频率，例如400kHz等。
第二和第三处理气体的气体分散喷嘴42在位于晶舟12上的最下层晶片W以下的位置，向处理容器4的半径方向的外方弯曲。之后，气体分散喷嘴42在位于气体激发部66内的最内部(最远离处理容器4的中心的部分)的位置上垂直立起。如图2所示，气体分散喷嘴42设置在比一对相对电极74夹持的区域(高频电场最强的区域)、即实际上主要发生等离子体的等离子体发生区域PS更外侧的位置上。从气体分散喷嘴42的气体喷射孔42A喷射的包括O2气体的第二处理气体或包括NH3的第三处理气体，被向着等离子体发生区域PS喷射，在此被激发(分解或活化)，以含有氧自由基(O*、O2 *)或氨自由基(NH3 *)等的状态，被供给到晶舟12上的晶片W(标记“*”表示自由基)。
在盖72的外侧设有覆盖其的、例如由石英构成的绝缘保护盖80。在与作为绝缘保护盖80内侧的电极74的相对部分上设置由冷却剂通路构成的冷却机构(未图示)。通过在冷却剂通路中流通作为冷却剂的例如冷却氮气，冷却电极74。而且，在绝缘保护盖80的外侧设置覆盖其的、用于防止高频漏电的罩(未图示)。
在气体激发部66的开口70的外侧附近、即开口70的外侧(处理容器4内)的一侧上垂直立起地设置有第一处理气体和不活泼气体的气体分散喷嘴40。从气体分散喷嘴40上形成的气体喷射孔40A向处理容器4的中心方向喷射包括DCS气体的第一处理气体或包括N2的不活泼气体。
另一方面，在与气体激发部66相对设置的排气口68上通过焊接设有覆盖其、且由石英构成的、横截面成形为コ字形状的排气口覆盖部件82。排气覆盖部件82沿着处理容器4的侧壁向上方延伸，并在处理容器4的上方形成气体出口84。设有真空泵等的真空排气***GE与气体出口84连接。 
以包围处理容器4的方式设置有用于加热处理容器4内的气氛和晶片W的加热器86。在处理容器4的排气口68附近，设置用于控制加热器86的热电偶(未图示)。
此外，成膜装置2还包括控制装置整体操作的由计算机等构成的主控制部100。图3是表示主控制部100的结构图。如图3所示，操作面板121、温度传感器(组)122、压力计(组)123、加热器控制器124、MFC 125(对应图1的流量控制器50B、52B、54B、56B)、阀控制部126、真空泵127、(对应图1的真空排气***GE)、舟升降机128(对应图1的升降机构25)、等离子体控制部129等与主控制部100连接。
操作面板121包括显示画面和操作按钮，并向主控制部100传递操作者的操作指示，此外，还在显示画面上显示来自主控制部100的各种信息。温度传感器(组)122测定处理容器4内和排气管内各个部分的温度，并将这个测定值通知主控制部100。压力计(组)123测定处理容器4内和排气管内各个部分的压力，并将测定值通知主控制部100。
加热器控制器124用于分别控制加热器86的各个部分。加热器控制器124响应来自主控制部100的指示，对加热器86的各个部分通电进行加热。此外，加热器控制器124还分别测定加热器86的各个部分的消耗电力，并通知主控制部100。
MFC125设置在气体供给管路的配管上。MFC125以主控制部100指示的量控制在各配管流动的气体流量。此外，MFC125还测定实际流动的气体流量，并通知主控制部100。
阀控制器126设置在各配管上，并按照主控制部100指示的值控制在各配管上设置的阀的开度。真空泵127与排气管连接，对处理容器4内的气体进行排气。
舟升降机128通过升高盖体18，将旋转台16上载置的晶舟11(半导体晶片W)装载到处理容器4内。此外，舟升降机128通过使盖体18下降，将旋转台16上载置的晶舟11(半导体晶片W)从处理容器4内卸载。
等离子体控制部129响应来自主控制部100的指示，控制气体激发部66。由此，将供给到气体激发部66内的氧气和氨气活化，生成自由基。
主控制部100包含方案存储部111、ROM112、RAM113、I/O端口114、CPU115。它们通过总线116相互连接，通过总线116在各部分之间传输信息。
在方案存储部111储存安装用方案和多个处理用方案。制造成膜装置2的初期，只储存安装用方案。安装用方案是在对应各成膜装置生成热模型等时执行的。处理用方案是用户每次准备实际进行热处理(process)的方案。处理用方案规定从处理容器4中的半导体晶片W的装载到卸下完成处理的晶片W，各部分的温度变化、处理容器4内的压力变化、开始和停止处理气体的供给的时间和供给量等。
ROM112由EEPROM、快速存储器、硬盘等构成，并且是储存CPU115的操作程序等的记录介质。RAM113用作CPU115的工作区等。
I/O端口114与操作面板121、温度传感器122、压力计123、加热器控制器124、MFC125、阀控制器126、真空泵127、舟升降机128、等离子体控制部129等连接，并控制数据和信号的输入输出。
CPU(中央处理单元：Central Processing Unit)115构成主控制部100的中枢。CPU115执行在ROM112中储存的控制程序，基于来自操作面板121的指示，沿着在方案存储部111中储存的方案(处理用方案)，控制成膜装置2的操作。即，CPU115通过温度传感器(组)122、压力计(组)123、MFC125等测定处理容器4内和排气管内的各个部分的温度、压力、流量等。此外，CPU115基于这些测定数据，向加热器控制器124、MFC125、阀控制器126、真空泵127等输出控制信号等，并且根据处理用方案控制上述各个部件。
下面，对利用如图1所示的装置在主控制部100的控制下进行的成膜方法(所谓的ALD或MLD成膜)进行说明。根据本实施方式的成膜方法，利用CVD在半导体晶片W上形成硅氧化膜。为此，向收纳晶片W的处理区域5内选择性地供给第一处理气体、第二处理气体和第三处理气体，其中第一处理气体包括作为含有膜源元素(这里为Si)的且不含氨基的源气体的二氯硅烷(DCS:SiH2Cl2)气体，第二处理气体包括作为氧化气体的O2气体，第三处理气体包括作为预处理气体的NH3气体。
首先，将保持多个例如50～100个、尺寸为300mm的晶片W的常温晶舟12装载在设定为规定温度的处理容器4内，密闭处理容器4。然后，对处理容器4内抽真空并保持在规定的处理压力，同时升高晶片温度，直到成膜用的处理温度并在该温度稳定待机。接着，旋转晶舟12，并从气体分散喷嘴40、42间歇地供给第一到第三处理气体，同时控制各自流量。
概括地说，首先，从气体分散喷嘴42的气体喷射孔42A供给包括NH3气体的第三处理气体，形成与晶舟12上的多个晶片W平行的气体流。第三处理气体在经过一对电极74之间的等离子体发生区域PS时，被选择性地激发，由此一部分被等离子体化。此时，生成氨自由基(活性种)NH3 *。这种自由基从气体激发部66的开口70向处理容器4的中心流出，并以层流状态供给晶片W相互之间。向晶片W上供给氨自由基，对晶片W的表面进行预处理。(第一阶段：预处理)
接着，从气体分散喷嘴40的气体喷射孔40A供给包括DCS气体的第一处理气体，形成与晶舟12上的多个晶片W平行的气体流。这期间，DCS气体的分子或通过分解产生的分解生成物的分子或原子吸附在晶片的预处理过的表面上，由此形成吸附层(第二阶段：DCS吸附)。
接下来，从气体分散喷嘴42的气体喷射孔42A供给包括O2气体的第二处理气体，形成与晶舟12上的多个晶片W平行的气体流。第二处理气体在经过一对电极74之间的等离子体发生区域PS时被选择性的激发，由此一部分被等离子体化。此时，生成O*、O2 *等的氧自由基(活性种)。这种自由基从气体激发部66的开口70向处理容器4的中心流出，并以层流状态供给晶片W相互之间。向晶片W上供给氧自由基，与晶片W上的吸附层的Si反应，由此在晶片W上形成硅氧化物的薄膜。(第三阶段：氧化)。
图4是表示本发明实施方式的成膜处理的方案的时序图。如图4所示，根据本实施方式的成膜方法，依次交替重复操作第一到第三阶段ST1～ST3，例如重复操作100次。即，多次重复操作由第一到第三阶段ST1～ST3构成的循环，通过将每个循环形成的硅氧化物的薄膜层叠，获得最终厚度的硅氧化膜。下面具体说明各阶段。
[第一阶段ST1：预处理]
首先，如图4(c)所示，向处理区域5内供给规定量的氮气。与此同时，将处理区域5内设定为规定温度，例如如图4(a)所示，设定为550℃。此外，对处理区域5内进行排气，将处理区域5内设定为规定压力，例如，如图4(b)所示，设定为66.5Pa(0.5Torr)。这样，执行这个操作，直到处理区域5稳定在规定压力和温度为止(稳定化工序)。
一旦处理区域5内稳定在规定压力和温度，如图4(g)所示，向电极11之间施加高频电力(RF:ON)。与此同时，向一对电极11之间(气体激发部66内)供给规定量的氨气，如图4(f)所示，供给3slm(标准升/分钟：standard liter per minute)的氨气。在一对电极11之间供给的氨气被等离子体激发(活化)，生成氨基自由基。如此生成的氨基自由基从气体激发部66供给到处理区域5内。此外，如图4(c)所示，向处理区域5内供给规定量的氮气(流动工序)。
这里，处理区域5内的温度优选为室温(RT)～800℃。如果是比室温低的温度，有可能无法进行硅氧化膜的成膜。如果处理区域5内的温度超过800℃，则将产生形成的硅氧化膜的膜质和膜厚均匀性等恶化的问题。处理区域5内的温度优选在100℃～800℃，更优选在400℃～600℃。在这样温度范围内，可以提高形成的硅氧化膜的膜质和膜厚均匀性等。
氨气的供给量优选为10sccm～50slm。在这样的范围内，可以毫无问题地产生等离子体，同时可以供给充足的自由基，对半导体晶片W的表面进行预处理。
RF功率优选为10W～1500W。如果少于10W，则不能产生氨基自由基。如果超过1500W，则有可能使构成气体激发部66的石英壁受损。RF功率优选为50W～500W。在这样的范围内，可以有效地生成氨基自由基。
处理区域5内的压力优选为0.133Pa(1mTorr)～13.3kPa(100Torr)。在这样的压力范围内，容易产生氨基自由基，并且处理区域5内的自由基的平均自由程很大。处理区域5内的压力优选在40Pa～100Pa范围内。在这个压力范围内，容易控制处理区域5内的压力。
此外，气体激发部66内的压力(气体喷射孔的压力)优选为0.133Pa～13.3kPa，更优选在70Pa～600Pa。在这个范围内，可以毫无问题地产生等离子体，同时可以供给充足的自由基，对半导体晶片W的表面进行预处理。
在规定时间供给氨气后，停止氨气的供给，与此同时，停止高频电力的施加。另一方面如图4(c)所示，继续向处理区域5内供给规定量的氮气。然后，对处理区域5内进行排气，由此将处理区域5内的气体排出到处理区域5的外部(清洁工序)。
此外，在成膜顺序上，优选在第一到第三阶段一直不改变处理区域5内的温度。由此，在本实施方式中，在第一到第三阶段一直将处理区域5内的温度设定为550℃。此外，处理区域5内的排气也在第一到第三阶段一直继续进行。
[第二阶段ST2：DCS吸附]
接下来，如图4(c)所示，向处理区域5内供给规定量的氮气，同时将处理区域5内设定为规定温度，例如，如图4(a)所示，设定为550℃。此外，对处理区域5内进行排气，并将处理区域5设定为规定压力，例如，如图4(b)所示，设定为66.5Pa。之后，执行这个操作，直到处理区域5在规定压力和温度稳定为止(稳定化工序)。
一旦处理区域5内在规定压力和温度稳定，向处理区域5内供给规定量的DCS气体，例如如图4(d)所示，DCS气体的量为2slm，并且如图4(c)所示，向处理区域5内供给规定量的氮气(流动工序)。向处理区域5内供给的DCS在处理区域5内被加热并活化，在晶片W的表面上形成吸附层。
在第一阶段ST1中，在利用氨自由基对晶片W的表面进行预处理时，存在于晶片W的表面上的-OH基的一部分和-H基的一部分被-NH2基置换。由此，在第二阶段ST2开始时，在晶片W的表面存在-NH2基。在这种状态下供给DCS时，晶片W的表面的-NH2基和热活化的DCS反应，由此促进在晶片W的表面上吸附Si。
DCS气体的供给量优选为10sccm～10slm。如果少于10sccm，则将产生在晶片W不能充分供给DCS的情况。如果多于10slm，则将发生对晶片W上的吸附有用的DCS的比例过低的情况。DCS气体的供给量优选为0.5slm～3slm。在这样的范围内，可以促进DCS吸附到晶片W上。
处理区域5内的压力优选为0.133Pa～13.3kPa。在这样的压力范围内，可以促进DCS吸附在晶片W上。处理区域5内的压力优选在40Pa～100Pa内。在这种范围的压力下，容易控制处理区域5内的压力。
在规定时间供给DCS气体之后，停止DCS气体的供给。另一方面，如图4(c)所示，然后继续向处理区域5内供给规定量的氮气。之后，对处理区域5内进行排气，由此将处理区域5内的气体排出到处理区域5的外部(清洁工序)。
[第三阶段ST3：氧化]
接下来，如图4(c)所示，向处理区域5内供给规定量的氮气，同时将处理区域5内设定为规定温度，例如，如图4(a)所示，设定为550℃。此外，对处理区域5内进行排气，并将处理区域5设定为规定压力，例如，如图4(b)所示，设定为66.5Pa。之后，执行这个操作，直到处理区域5在规定压力和温度稳定为止(稳定化工序)。
一旦处理区域5内在规定压力和温度稳定，如图4(g)所示，向电极11之间施加高频电力(RF:ON)。与此同时，向一对电极11之间(气体激发部66)供给规定量的氧气，例如如图4(e)所示，供给1slm。对供给一对电极11之间的氧气进行等离子体激发(活化)，产生氧自由基(O*、O2 *)。将由此生成的氧自由基从气体激发部66供给到处理区域5内。此外，如图4(c)所示，向处理区域5内供给规定量的氮气(流动工序)。
这里，氧气的供给量优选为10sccm～50slm。利用这样的范围，毫无问题地产生等离子体，同时可以供给充足的氧自由基，使晶片W上的吸附层的Si氧化。氧气的供给量优选为0.5slm～5slm。利用这样的范围，可以稳定地产生氧等离子体。
RF功率优选为10W～1500W。如果少于10W，则不能产生氧自由基。如果超过1500W，则将使构成气体激发部66的石英壁受损。RF功率优选为50W～500W。在这样的范围内，可以有效地生成氧自由基。
处理区域5内的压力优选为0.133Pa～13.3kPa。在这样的压力范围内，容易产生氧自由基，并且处理区域5内的氧自由基的平均自由程变大。处理区域5内的压力优选在40Pa～400Pa。在这个压力范围内，容易控制处理区域5内的压力。
此外，气体激发部66内的压力(气体喷射孔的压力)优选为0.133Pa～13.3kPa，更优选在70Pa～400Pa。在这个压力范围内，可以毫无问题地产生等离子体，同时可以供给充足的氧自由基，使晶片W上的吸附层的Si氧化。
在规定时间供给氧气之后，停止氧气的供给，同时停止施加高频电力。另一方面，如图4(c)所示，接着向处理区域5内供给规定量的氮气。之后，对处理区域5内进行排气，由此将处理区域5内的气体排出到处理区域5的外部(清洁工序)。
[成膜结束]
在本实施方式的成膜方法中，重复进行包含依次交替进行的第一到第三阶段ST1～ST3的循环例如100次。各循环中，向晶片W上供给氨自由基，对其表面进行预处理，之后，向晶片W供给DCS，形成吸附层，然后供给氧自由基来氧化吸附层，由此形成硅氧化膜。如此，可以形成高效率且高品质状态的硅氧化膜。
在晶片W上形成所希望厚度的硅氧化膜，然后卸载晶片W。具体地说，向处理区域5内供给规定量的氮气，将处理区域5内的压力恢复到常压，同时将处理区域5内维持在规定温度。随后，利用舟升降机25将盖体18降下，将晶片W与晶舟12一起从处理容器4卸载。
[实验]
使用如图1所示的装置，利用上述实施方式的成膜方法形成硅氧化膜，对其组成进行评价。具体地说，在硅晶片W上形成的硅氧化膜的厚度，在实施例PE1中为2nm(30个循环)，在实施例PE2中为3nm(95个循环)。此时的成膜处理的处理条件的基准在上述实施方式中是通用的。在如此形成的硅氧化膜(半导体晶片W)的中心部(CT)和端部(ED)，测定膜中含有的成分(Si、O、N)的浓度。在这个测定中使用X射线光电子分光装置(XPS:X射线光电子分光装置：X-rayPhotoelectron Spectrometer)。
图5是表示通过这个实验得到的、在硅氧化膜中包含的成分的浓度的曲线图。如图5所示，利用根据上述实施方式的成膜方法形成的薄膜确认为硅氧化膜(SiO2)。膜中几乎不含氮，其浓度在0.7％以下。
此外，测定两个实施例PE1、PE2的硅氧化膜的面内均匀性。结果是，实施例PE1(2nm：30个循环)的膜厚变动幅度为0.067nm，实施例PE2(3nm：95个循环)的膜厚变动幅度为0.085nm。这样，确认利用上述实施方式的方法形成的硅氧化膜的面内均匀性良好。
[总结和变形例]
如上所述，根据本实施方式，通过多次重复操作由预处理工序、吸附工序和氧化工序构成的循环，在半导体晶片W上形成硅氧化膜。由此，可以形成膜中几乎不含氮、并且面内均匀性良好的硅氧化膜。因此可以在低温下形成品质良好的硅氧化膜。
在上述实施方式中，以形成硅氧化膜的情况为例进行了说明。关于这一点，本发明还可以适用于形成其它元素的氧化膜的情况，例如锗(Ge)、锑(Sb)、碲(Te)、铪(Hf)、铝(Al)、锆(Zr)、锶(Sr)、钛(Ti)、钇(Y)、镧(La)、氡(Rn)、钽(Ta)、钡(Ba)、钨(W)、铜(Cu)、银(Ag)、金(Au)的氧化膜。即使在这种情况下，通过使用含有相应元素作为膜源元素且不含氨基的源气体(化合物气体)，可以在低温下形成品质良好的氧化膜。特别是，通过利用本发明的方法形成的锆、铪、钇的氧化膜(ZrO2、HfO2、Y2O3)，可以在低温下形成质量良好的氧化膜。
在上述实施方式中，以利用等离子体产生氧自由基和氨自由基的情况为例进行了说明。关于这一点，激发单元还可以是对氧化气体和预处理气体进行活化，例如，可使用催化剂、UV、热、磁力等。
在上述实施方式中，以作为含有第一处理气体中的Si且不含氨基的源气体的DCS气体为例进行了说明。关于这一点，作为含有Si且不含氨基的源气体，还可以使用从以下物质中选择的一种以上的气体：DCS、甲硅烷(SiH4)、四氯硅烷(TCS:SiCl4)、乙硅烷(Si2H6)、六氯乙硅烷(Si2Cl6)、TEOS(Si(OC2H5)4)。
在上述实施方式中，以氧气作为第二处理气体中的氧化气体为例进行了说明。关于这一点，作为氧化气体，还可以使用从氧、臭氧(O3)、氧化氮(NO)、二氧化氮(NO2)、亚氧化氮(N2O)、水蒸气(H2O)中选择的一种以上的气体。
在上述实施方式中，以氨气作为第三处理气体中的预处理气体为例进行了说明。关于这一点，作为预处理气体，为了能促进在吸附工艺中的Si吸附，还可以使用从氨气、氮(N2)、氧化氮(NO)、亚氧化氮(N2O)、二氧化氮(NO2)中选择的一种以上的气体。
在上述实施方式中，以通过进行100个循环，在半导体晶片W上形成硅氧化膜的情况为例进行了说明。关于这一点，还可以进行更少数量的循环，例如50个循环。此外，还可以进行更多数量的循环，如200个循环。在这种情况下，与循环数量相应，例如，通过调整DCS气体、氧气和氨气的供给量以及RF功率等，可以形成所希望厚度的硅氧化膜。
在上述实施方式中，供给DCS气体等的处理气体的供给时作为稀释气体的氮气的情况为例进行了说明。关于这一点，供给处理气体时可以不供给氮气。但是，通过含有作为稀释气体的氮气，容易设定处理时间等，因此优选含有稀释气体。作为稀释气体，优选是不活泼气体，除了氮气之外，还可以使用例如氦(He)、氖(Ne)、氩(Ar)、氙(Xe)。
在上述实施方式中，从公用的气体分散喷嘴供给DCS气体和氮气，并从公用的气体供给喷嘴供给氧气和氨气。也可以给每种气体设置气体供给喷嘴代替其。此外，在处理容器4的下端附近的侧面，插通多个气体供给喷嘴，从而从多个位置导入相同气体。这种情况下，由于从多个气体供给喷嘴向处理容器4内供给处理气体，因此可以更均匀地将处理气体导入处理容器4内。
在上述实施方式中，作为成膜装置，使用单管构造的间歇式热处理装置。本发明例如可以适用处理容器由内管和外管构成的二重管构造的间歇式纵向型热处理装置代替其。此外，本发明还可以适用单片式热处理装置。被处理基板不限于半导体晶片W，例如，也可以使用LCD用的玻璃基板。
热处理装置的控制部100不必使用专用***，通常的计算机***就可以实现。例如，在通用的计算机中，通过从储存用于执行上述处理的程序的记录介质(软盘、CD-ROM等)安装该程序，就可以构成执行上述处理的控制部100。
用于提供这种程序的方法是任意的。除了如上所述那样通过规定记录介质提供程序之外，例如，还可以通过通信线路、通信网络、通信***等提供程序。这种情况下，例如，可以在通信网络的公告板(BBS)公告该程序，并通过网络在载波上重叠提供该程序。之后，起动如此提供的程序，在OS控制下，并与其它应用程序相同地执行，可以执行上述处理。

Claims (19)

1.一种半导体处理用的成膜方法，用于在能够选择性供给第一处理气体、第二处理气体和第三处理气体的处理区域内，通过化学汽相沉积在被处理基板上形成氧化膜，所述第一处理气体包括含膜源元素且不含氨基的源气体，所述第二处理气体包括氧化气体，所述第三处理气体包括预处理气体，其特征在于，
所述成膜方法多次重复以下循环，并将在每个所述循环中形成的薄膜叠层，由此形成具有规定厚度的所述氧化膜，
所述循环包括依次交替进行的以下工序：
向所述处理区域供给所述第三处理气体，另一方面，停止向所述处理区域供给所述第一和第二处理气体的第一工序，所述第一工序包括将所述第三处理气体在利用激发机构激发的状态下供给至所述处理区域的激发阶段，利用由此生成的所述预处理气体的自由基对所述被处理基板的表面进行预处理；
向所述处理区域供给所述第一处理气体，另一方面，停止向所述处理区域供给所述第二和第三处理气体的第二工序，由此，使所述膜源元素吸附在所述被处理基板的表面；
向所述处理区域供给所述第二处理气体，另一方面，停止向所述处理区域供给所述第一和第三处理气体的第三工序，所述第三工序包括将所述第二处理气体在利用激发机构激发的状态下供给至所述处理区域的激发阶段，利用由此生成的所述氧化气体的自由基，使吸附在所述被处理基板的表面的所述膜源元素氧化。
2.根据权利要求1所述的方法，其特征在于：所述各循环在所述第一和第二工序之间，还包括停止向所述处理区域供给第一、第二和第三处理气体，并对所述处理区域进行排气的中间工序。
3.根据权利要求2所述的方法，其特征在于：所述各循环在所述第三工序和紧接着其循环的所述第一工序之间，还包括停止向所述处理区域供给第一、第二和第三处理气体，并对所述处理区域进行排气的中间工序。
4.根据权利要求3所述的方法，其特征在于：所述各循环在所述第二和第三工序之间，还包括停止向所述处理区域供给第一、第二和第三处理气体，并对所述处理区域进行排气的中间工序。
5.根据权利要求4所述的方法，其特征在于：所述各循环在整个期间，对所述处理区域连续进行排气。
6.根据权利要求2所述的方法，其特征在于：所述第一和第二工序之间的所述中间工序包括向所述处理区域供给不活泼气体的阶段。
7.根据权利要求1所述的方法，其特征在于：在所述第一、第二和第三工序中，所述处理区域被设定为室温～800℃的温度。
8.根据权利要求1所述的方法，其特征在于：在所述第一、第二和第三工序中，所述处理区域被设定为0.133Pa～13.3kPa的压力。
9.根据权利要求1所述的方法，其特征在于：所述膜源元素选自硅、锗、锑、碲、铪、铝、锆、锶、钛、钇、镧、氡、钽、钡、钨、铜、银、金。
10.根据权利要求1所述的方法，其特征在于：所述氧化气体选自氧、臭氧、氧化氮、二氧化氮、亚氧化氮、水蒸气。
11.根据权利要求1所述的方法，其特征在于：所述预处理气体选自氨、氮、氧化氮、亚氧化氮、二氧化氮。
12.根据权利要求9所述的方法，其特征在于：所述预处理气体是氨。
13.根据权利要求12所述的方法，其特征在于：所述膜源元素是硅，所述源气体选自二氯硅烷、甲硅烷、四氯硅烷、乙硅烷、六氯乙硅烷、四乙氧基硅。
14.根据权利要求1所述的方法，其特征在于：从共用的供给口供给所述第二和第三处理气体，激发所述第二处理气体的所述激发机构和激发所述第三处理气体的所述激发机构包括共用的激发机构。
15.根据权利要求14所述的方法，其特征在于：所述共用的激发机构包括：在与所述处理区域连通的空间内设置的所述共用的供给口与所述被处理基板之间设置的等离子体发生区域，所述第二和第三处理气体分别在通过所述等离子体发生区域时被激发。
16.根据权利要求1所述的方法，其特征在于：在所述处理区域内，以上下设置间隔的叠层状态收容多个被处理基板，并通过设置在所述处理区域周围的加热器对所述多个被处理基板进行加热。
17.根据权利要求16所述的方法，其特征在于：从横跨所述多个被处理基板而在上下方向排列的多个气体喷射孔分别供给所述第一、第二和第三处理气体，使得形成相对于所述多个被处理基板平行的气体流。
18.一种半导体处理用的成膜装置，其特征在于，该装置包括：
具有收纳被处理基板的处理区域的处理容器；
在所述处理区域内支撑所述被处理基板的支撑部件；
对所述处理区域内的所述被处理基板进行加热的加热器；
对所述处理区域内进行排气的排气***；
向所述处理区域供给包括含膜素元素且不含氨基的源气体的第一处理气体的第一处理气体供给***；
向所述处理区域供给包括氧化气体的第二处理气体的第二处理气体供给***；
向所述处理气体区域供给包括预处理气体的第三处理气体的第三处理气体供给***；
选择性地激发供给所述处理区域的所述第二和第三处理气体的激发机构；和
控制所述装置的动作的控制部，
为了利用化学汽相沉积法在所述被处理基板上形成氧化膜，所述控制部多次重复以下循环，并将每个所述循环中形成的薄膜叠层，由此形成具有规定厚度的所述氧化膜，
所述循环包括依次交替进行的以下工序：
向所述处理区域供给所述第三处理气体，另一方面，停止向所述处理区域供给所述第一和第二处理气体的第一工序，所述第一工序包括将所述第三处理气体在利用激发机构激发的状态下供给至所述处理区域的激发阶段，利用由此生成的所述预处理气体的自由基对所述被处理基板的表面进行预处理；
向所述处理区域供给所述第一处理气体，另一方面，停止向所述处理区域供给所述第二和第三处理气体的第二工序，由此，使所述膜源元素吸附在所述被处理基板的表面；
向所述处理区域供给所述第二处理气体，另一方面，停止向所述处理区域供给所述第一和第三处理气体的第三工序，所述第三工序包括将所述第二处理气体在利用激发机构激发的状态下供给至所述处理区域的激发阶段，利用由此生成的所述氧化气体的自由基，使吸附在所述被处理基板的表面的所述膜源元素氧化。
19.根据权利要求18所述的装置，其特征在于：所述处理区域构成为：以上下设置间隔的叠层状态收纳多个被处理基板，并利用设置在所述处理区域周围的所述加热器对所述多个被处理基板进行加热。
CN2007101676740A 2006-09-06 2007-09-06 半导体处理用的成膜方法和装置 Active CN101140884B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006242043 2006-09-06
JP2006-242043 2006-09-06
JP2006242043A JP4916257B2 (ja) 2006-09-06 2006-09-06 酸化膜の形成方法、酸化膜の形成装置及びプログラム

Publications (2)

Publication Number Publication Date
CN101140884A CN101140884A (zh) 2008-03-12
CN101140884B true CN101140884B (zh) 2010-10-13

Family

ID=39192756

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101676740A Active CN101140884B (zh) 2006-09-06 2007-09-06 半导体处理用的成膜方法和装置

Country Status (5)

Country Link
US (1) US8168270B2 (zh)
JP (1) JP4916257B2 (zh)
KR (1) KR101131645B1 (zh)
CN (1) CN101140884B (zh)
TW (1) TWI423335B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4899744B2 (ja) * 2006-09-22 2012-03-21 東京エレクトロン株式会社 被処理体の酸化装置
US7605095B2 (en) * 2007-02-14 2009-10-20 Tokyo Electron Limited Heat processing method and apparatus for semiconductor process
JP4611414B2 (ja) 2007-12-26 2011-01-12 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
KR101451716B1 (ko) * 2008-08-11 2014-10-16 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 장치
JP5665627B2 (ja) * 2011-03-30 2015-02-04 東京エレクトロン株式会社 シリコン酸化物膜及びシリコン窒化物膜の積層方法、並びに成膜装置及び半導体装置の製造方法
JP2013077805A (ja) * 2011-09-16 2013-04-25 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6082283B2 (ja) 2012-05-30 2017-02-15 東京エレクトロン株式会社 筐体及びこれを含む基板処理装置
US20160064405A1 (en) * 2014-08-29 2016-03-03 Kabushiki Kaisha Toshiba Method for forming insulator film on metal film
JP6496510B2 (ja) * 2014-10-02 2019-04-03 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
US10781519B2 (en) * 2018-06-18 2020-09-22 Tokyo Electron Limited Method and apparatus for processing substrate
JP6854260B2 (ja) 2018-06-20 2021-04-07 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP7194216B2 (ja) * 2021-03-17 2022-12-21 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、プログラム及び基板処理装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1713351A (zh) * 2004-06-21 2005-12-28 东京毅力科创株式会社 半导体工艺的成膜装置以及方法
CN1734726A (zh) * 2004-07-15 2006-02-15 东京毅力科创株式会社 氧化硅膜的成膜方法以及成膜装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01204434A (ja) * 1988-02-09 1989-08-17 Nec Corp 絶縁薄膜の製造方法
JP2004265973A (ja) * 2003-02-28 2004-09-24 Sony Corp 半導体装置の製造方法
JP2004281853A (ja) 2003-03-18 2004-10-07 Hitachi Kokusai Electric Inc 基板処理装置
JP4329403B2 (ja) * 2003-05-19 2009-09-09 東京エレクトロン株式会社 プラズマ処理装置
KR100555543B1 (ko) 2003-06-24 2006-03-03 삼성전자주식회사 원자층 증착법에 의한 고유전막 형성 방법 및 그고유전막을 갖는 커패시터의 제조 방법
JP2007516599A (ja) * 2003-08-04 2007-06-21 エーエスエム アメリカ インコーポレイテッド ゲルマニウム上の堆積前の表面調製
JP4179311B2 (ja) * 2004-07-28 2008-11-12 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
US7838072B2 (en) * 2005-01-26 2010-11-23 Tokyo Electron Limited Method and apparatus for monolayer deposition (MLD)
JP2007019145A (ja) * 2005-07-06 2007-01-25 Tokyo Electron Ltd シリコン酸窒化膜の形成方法、シリコン酸窒化膜の形成装置及びプログラム
US20070065578A1 (en) * 2005-09-21 2007-03-22 Applied Materials, Inc. Treatment processes for a batch ALD reactor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1713351A (zh) * 2004-06-21 2005-12-28 东京毅力科创株式会社 半导体工艺的成膜装置以及方法
CN1734726A (zh) * 2004-07-15 2006-02-15 东京毅力科创株式会社 氧化硅膜的成膜方法以及成膜装置

Also Published As

Publication number Publication date
KR20080022518A (ko) 2008-03-11
JP4916257B2 (ja) 2012-04-11
US8168270B2 (en) 2012-05-01
CN101140884A (zh) 2008-03-12
JP2008066483A (ja) 2008-03-21
TW200832553A (en) 2008-08-01
US20080107824A1 (en) 2008-05-08
KR101131645B1 (ko) 2012-03-28
TWI423335B (zh) 2014-01-11

Similar Documents

Publication Publication Date Title
CN101140884B (zh) 半导体处理用的成膜方法和装置
CN101154589B (zh) 形成硅氧化膜的成膜方法和装置
CN101192534B (zh) 半导体处理用的成膜装置及其使用方法
CN1891859B (zh) 氮氧化硅膜的形成方法
TWI644359B (zh) 用於低溫原子層沉積膜之腔室底塗層準備方法
TWI478238B (zh) 成膜方法及半導體製程用裝置
CN101497993B (zh) 薄膜形成方法和用于形成含硅绝缘膜的装置
CN101481794B (zh) 半导体处理的成膜方法和装置
TWI440087B (zh) 半導體製程之薄膜形成裝置及方法、與電腦可讀取媒體
TWI518780B (zh) 半導體製程用薄膜形成方法與裝置
CN101488452B (zh) 半导体处理用的成膜方法和装置
US8697578B2 (en) Film formation apparatus and method for using same
US8349401B2 (en) Film formation apparatus and method for using same
TWI430364B (zh) 薄膜形成裝置及使用其之方法
KR20150086197A (ko) 기상 증착된 막들의 결함 감소를 위한 방법 및 장치
CN1881543A (zh) 硅氧化膜的形成方法、硅氧化膜的形成装置和程序
KR20110059539A (ko) 종형 성막 장치, 그의 사용 방법 및 기억 매체
US8518488B2 (en) Method for using apparatus configured to form germanium-containing film
US20090114156A1 (en) Film formation apparatus for semiconductor process
CN114207184A (zh) 含硅膜的热原子层沉积
US20090124087A1 (en) Vertical plasma processing apparatus and method for using same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant