TWI430364B - 薄膜形成裝置及使用其之方法 - Google Patents

薄膜形成裝置及使用其之方法 Download PDF

Info

Publication number
TWI430364B
TWI430364B TW097138786A TW97138786A TWI430364B TW I430364 B TWI430364 B TW I430364B TW 097138786 A TW097138786 A TW 097138786A TW 97138786 A TW97138786 A TW 97138786A TW I430364 B TWI430364 B TW I430364B
Authority
TW
Taiwan
Prior art keywords
gas
plasma generating
space
cleaning
film forming
Prior art date
Application number
TW097138786A
Other languages
English (en)
Other versions
TW200939342A (en
Inventor
Nobutake Nodera
Jun Sato
Masanobu Matsunaga
Kazuhide Hasebe
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW200939342A publication Critical patent/TW200939342A/zh
Application granted granted Critical
Publication of TWI430364B publication Critical patent/TWI430364B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45519—Inert gas curtains
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Description

薄膜形成裝置及使用其之方法
本發明係關於一種用於一半導體製程之薄膜形成裝置，該半導體製程用於在諸如半導體晶圓之目標基板上形成諸如氮化矽薄膜之薄膜，且本發明亦係關於一種用於使用該裝置之方法。本文中所使用之術語"半導體製程"包括各種種類之製程，其經執行以藉由在諸如半導體晶圓或用於FPD(平面顯示器)(例如LCD(液晶顯示器))之玻璃基板之目標基板上以預定圖案形成半導體層、絕緣層及導電層而在該目標基板土製造一半導體器件或一具有待連接至一半導體器件之佈線層、電極及其類似物之結構。
在製造半導體器件之過程中，諸如CVD(化學氣相沈積)之製程經執行以在諸如半導體晶圓之目標基板上形成諸如氮化矽薄膜或氧化矽薄膜之薄膜。舉例而言，此種類之薄膜形成製程經配置以如下方式在半導體晶圓上形成薄膜。
首先，熱處理裝置之反應管(反應腔室)之內部由加熱器以預定負載溫度加熱，且裝載固持複數個半導體晶圓之晶舟。接著，反應管之內部被加熱至預定製程溫度，且反應管內之氣體經由排氣口而排放，以使得反應管內之壓力降低至預定壓力。
接著，在將反應管之內部保持於該預定溫度及壓力(保持排氣)時，經由一氣體供應線將薄膜形成氣體供應至反應管中。舉例而言，在CVD之狀況下，當將薄膜形成氣體供應至反應管中時，薄膜形成氣體導致熱反應且藉此產生反應產物。反應產物沈積在每一半導體晶圓之表面上且在半導體晶圓之該表面上形成薄膜。
在薄膜形成製程期間產生之反應產物不僅沈積(黏著)在半導體晶圓之該表面上而且沈積(黏著)在(例如)反應管及其他構件之內表面上，沈積在內表面上之薄膜被視為副產物薄膜。若在副產物薄膜存在於反應管等之內表面上時繼續薄膜形成製程，則歸因於反應管等之石英與副產物薄膜之間的熱膨脹係數之差異，應力產生且導致副產物薄膜中的一些及石英之剝落。因此，顆粒產生且可降低待製造之半導體器件之良率及/或損壞處理裝置之一些組件。
為了解決此問題，在重複若干次薄膜形成製程後執行反應管之內部之清潔。在此清潔過程中，由加熱器以預定溫度加熱反應管之內部，且將諸如氟氣與含鹵素之酸性氣體之混合氣體之清潔氣體供應至反應管內。沈積在反應管等之內表面上之副產物薄膜藉此由清潔氣體乾式蝕刻並移除(例如，日本特開平3-293726號專利公開公報)。然而，如下文所描述，本發明者已發現包括使用此種類之薄膜形成裝置之清潔製程的習知方法就該裝置之一些特徵而言在產量及顆粒產生方面仍具有改良餘地。
本發明之一目標在於提供一種用於半導體製程之薄膜形成裝置及一種用於使用該裝置之方法，其可關於產量及顆粒產生而改良該裝置之特徵。
根據本發明之第一態樣，提供一種使用一用於半導體製程之薄膜形成裝置在反應腔室內之目標基板上形成薄膜之方法，該方法包含：執行一清潔製程以藉由在該反應腔室不容納該目標基板之一狀態下交替地重複一蝕刻步驟及一排氣步驟複數次，而將沈積在自一供應一有助於薄膜形成之薄膜形成氣體之薄膜形成氣體供應系統經由該反應腔室至一排氣系統之氣體路徑中預定區域上之副產物薄膜移除，其中該蝕刻步驟包括將一用於蝕刻該副產物薄膜之清潔氣體在一活化狀態下供應至該預定區域上，藉此蝕刻該副產物薄膜，且該排氣步驟包括停止該清潔氣體之供應且由該排氣系統自該預定區域所存在之一空間排放氣體。
根據本發明之第二態樣，提供一種使用一用於半導體製程之薄膜形成裝置之方法，該薄膜形成裝置包含一反應腔室，其經組態以在垂直方向上間隔容納複數個目標基板；一支撐構件，其經組態以支撐該反應腔室內之該等目標基板；一排氣系統，其經組態以自該反應腔室內排放氣體；一加熱器，其裝設在該反應腔室周圍以加熱該等目標基板；一第一薄膜形成氣體供應系統，其經組態以將一含有矽烷族氣體之第一薄膜形成氣體供應至該反應腔室中；一第二薄膜形成氣體供應系統，其經組態以將一含有氮化氣體之第二薄膜形成氣體供應至該反應腔室中；一電漿產生部，其附接在該反應腔室外且形成一與該反應腔室內之製程空間連通之電漿產生空間，該第二薄膜形成氣體經由該電漿產生空間供應至該製程空間中；及一清潔氣體供應系統，其經組態以供應一含有氟氣之清潔氣體，用於蝕刻一由該第一與第二薄膜形成氣體之間的反應所產生且沈積在該電漿產生部內之副產物薄膜，該方法包含：執行一薄膜形成製程，該薄膜形成製程用於藉由將該第一薄膜形成氣體供應至該反應腔室中並在由該電漿產生部活化該第二薄膜形成氣體之同時將該第二薄膜形成氣體供應至該反應腔室中而藉由CVD在該反應腔室內之該等目標基板上形成一氮化矽薄膜；及接著，執行一清潔製程以在該反應腔室不容納該等目標基板之狀態下移除一沈積在該電漿產生部內之副產物薄膜，該清潔製程包含交替地重複一蝕刻步驟及一排氣步驟複數次，其中該蝕刻步驟包括將該清潔氣體在一活化狀態下供應至該電漿產生部中，藉此蝕刻該副產物薄膜，且該排氣步驟包括停止該清潔氣體之供應且由該排氣系統自該電漿產生部內排放氣體。
根據本發明之第三態樣，提供一種用於半導體製程之薄膜形成裝置，該裝置包含：一反應腔室，其經組態以在垂直方向上間隔容納複數個目標基板；一支撐構件，其經組態以支撐該反應腔室內之該等目標基板；一排氣系統，其經組態以自該反應腔室內排放氣體；一加熱器，其裝設在該反應腔室周圍以加熱該等目標基板；一第一薄膜形成氣體供應系統，其經組態以將一含有矽烷族氣體之第一薄膜形成氣體供應至該反應腔室中；一第二薄膜形成氣體供應系統，其經組態以將一含有氮化氣體之第二薄膜形成氣體供應至該反應腔室中；一電漿產生部，其附接在該反應腔室外且形成一與該反應腔室內之製程空間連通之電漿產生空間，該第二薄膜形成氣體經由該電漿產生空間而供應至該製程空間中；一清潔氣體供應系統，其經組態以供應一含有氟氣之清潔氣體，用於蝕刻一由該第一與第二薄膜形成氣體之間的反應產生且沈積在該電漿產生部內之副產物薄膜；及一控制部，其經組態以控制該裝置之操作，該控制部預設以進行一方法，該方法包含執行一薄膜形成製程，該薄膜形成製程用於藉由將該第一薄膜形成氣體供應至該反應腔室中及在由該電漿產生部活化該第二薄膜形成氣體之同時將該第二薄膜形成氣體供應至該反應腔室中而藉由CVD在該反應腔室內之該等目標基板上形成一氮化矽薄膜，及接著執行一清潔製程以在該反應腔室不容納該等目標基板之狀態下移除一沈積在該電漿產生部內之副產物薄膜，該清潔製程包含交替地重複一蝕刻步驟及一排氣步驟複數次，其中該蝕刻步驟包括將該清潔氣體在一活化狀態下供應至該電漿產生部中，藉此蝕刻該副產物薄膜，且該排氣步驟包括停止該清潔氣體之供應且由該排氣系統自該電漿產生部內排放氣體。
本發明之額外目標及優勢將在下文描述中加以闡述且部分將自該描述顯而易見或可藉由實踐本發明而獲悉。可藉由在下文中特別指出的手段及組合來實現並獲得本發明之目標及優勢。
併入於本說明書中且構成本說明書之部分的隨附圖式說明本發明之實施例，且與上文給出的一般描述及下文給出之實施例之詳細描述一起用以解釋本發明之原理。
在開發本發明之過程中，本發明者研究與使用一用於半導體製程之薄膜形成裝置之習知方法相關之問題，其中該等方法包括一用於反應腔室之清潔製程。結果，本發明者獲得下文給出之發現。
具體言之，此種類之薄膜形成裝置伴有在自一供應一有助於薄膜形成之薄膜形成氣體之薄膜形成氣體供應系統經由該反應腔室至一排氣系統之氣體路徑中之副產物薄膜之沈積的問題。然而，副產物薄膜之沈積取決於在該氣體路徑中之位置而以不同量生成。此外，副產物薄膜(反應產物)之組成取決於在該氣體路徑中之位置在某一程度上變化。舉例而言，在包括一連接至該反應腔室以將一薄膜形成氣體轉變為電漿之電漿產生部之薄膜形成裝置中，其中將一含有矽烷族氣體之第一薄膜形成氣體直接供應至該反應腔室中且將含有氮化氣體之第二薄膜形成氣體經由該電漿產生部供應至該反應腔室中，一具有不同於原始氮化矽薄膜之組成達某一程度之組成的副產物薄膜傾向於沈積在該電漿產生部之出口附近。
如在上文所陳述之日本專利申請案KOKAI公開案第3-293726中所揭示之使用薄膜形成裝置之採取清潔製程的習知方法經配置以在不參考上文描述之問題的情況下管理該裝置。就此而言，當對該裝置之管理經預設以包括對副產物薄膜容易沈積之部分選擇性執行之局部清潔製程時，獲得以下優勢。具體言之，對反應腔室整個內部執行整個清潔製程之頻率可藉由使用局部清潔製程而設定成較低。因此，若在短時間內有效地執行局部清潔製程，則改良了裝置之產量。此外，局部清潔製程可經配置以根據目標副產物薄膜來設定清潔氣體組成及製程條件。因此，此副產物薄膜得到可靠移除，且顆粒產生藉此受到抑制。
現將參看隨附圖式描述基於上文給出之發現而達成之本發明之一實施例。在以下描述中，具有大體上相同之功能及配置之構成元件係由相同參考數字表示，且僅在必要時進行重複描述。
圖1為展示根據本發明之一實施例之薄膜形成裝置(垂直CVD裝置)之剖視圖。圖2為展示圖1中所示之裝置之部分的剖視平面圖。此薄膜形成裝置結構化為用於藉由MLD(分子層沈積)在複數個晶圓W上形成氮化矽薄膜之分批類型之垂直處理裝置。
如圖1中所示，薄膜形成裝置1包括一基本上圓柱形之反應管(反應腔室)2，其經配置以使得其頂部閉合且縱向方向係在垂直方向上設定。反應管2係由諸如石英之耐熱且耐腐蝕之材料製成。
反應管2具有接近於底部形成於側壁上之排氣口3，用於自反應管2內排放氣體。排氣口3經由氣密排氣線4而連接至排氣部GE。排氣部GE具有一壓力調整機構，其包括(例如)一閥門及一真空排氣泵(未展示於圖1中，但在圖3中以參考符號127展示)。排氣部GE用於排放反應管2內之空氣且將其設定於預定壓力(真空位準)。
蓋5裝設於反應管2之下。蓋5係由諸如石英之耐熱且耐腐蝕之材料製成。蓋5由稍後描述之晶舟升降機(未展示於圖1中，但在圖3中以參考符號128展示)上下移動。當蓋5由晶舟升降機上移時，反應管2之底部(裝載口)閉合。當蓋5由晶舟升降機下移時，反應管2之底部(裝載口)打開。
由(例如)石英製成之晶舟6置放在蓋5上。晶舟6經組態以在垂直方向上以預定間隔固持複數個半導體晶圓W。隔熱圓筒可裝設在蓋5上，以防止反應管2內之溫度因反應管2之裝載口而下降。此外，一旋轉台可經裝設以在上面可旋轉地安裝固持半導體晶圓W之晶舟6。在此狀況下，置放在晶舟6上之半導體晶圓W之溫度可較均勻。
反應管2由隔熱罩體71圍繞，且由(例如)阻熱本體製成之加熱器7裝設在罩體71之內表面上。反應管2之內部由加熱器7加熱，以使得半導體晶圓W被加熱(溫度增加)至一預定溫度。
氣體分布噴嘴8及9以及氣體噴嘴16在接近於底部處刺穿反應管2之側壁，且係用於將製程氣體(諸如，薄膜形成氣體、清潔氣體及用於稀釋、淨化或壓力控制之惰性氣體)供應至反應管2中。氣體分布噴嘴8及9以及氣體噴嘴16中之每一者經由質量流量控制器(MFC)等(未圖示)連接至製程氣體供應部GS。製程氣體供應部GS包括反應性氣體之氣體源及用作惰性氣體之氮(N2 )氣體之氣體源，以便如下製備薄膜形成氣體及清潔氣體。
具體言之，在此實施例中，為了藉由CVD在半導體晶圓W上形成氮化矽薄膜(產物薄膜)，使用含有矽烷族氣體之第一薄膜形成氣體及含有氮化氣體之第二薄膜形成氣體。在此實施例中，矽烷族氣體為二氯矽烷(DCS：SiH2 Cl2 )氣體且氮化氣體為氨(NH3 )氣體。第一薄膜形成氣體及第二薄膜形成氣體中之每一者可視需要與適量運載氣體(稀釋氣體，諸如N2 氣體)混合。然而，為了解釋之簡單起見，在下文中將不涉及此運載氣體。
作為用於蝕刻含有氮化矽作為主要組份(其意謂50%或更多)之副產物薄膜之清潔氣體，使用含鹵素之酸性氣體或鹵素氣體與氫氣之混合氣體。在此實施例中，清潔氣體為氟(F2 )氣體與用作稀釋氣體之氮氣之混合氣體。
氣體分布噴嘴8連接至NH3 氣體、F2 氣體及N2 氣體之氣體源，且氣體分布噴嘴9連接至DCS氣體及N2 氣體之氣體源，且氣體噴嘴16連接至N2 氣體之氣體源。氣體分布噴嘴8及9中之每一者係由石英管形成，該石英管自外側刺穿反應管2之側壁且接著轉向並向上延伸(見圖1)。氣體分布噴嘴8及9中之每一者具有複數個噴氣孔，每一組孔跨越晶舟6上之所有晶圓W在縱向方向(垂直方向)上以預定間隔形成。每一組噴氣孔在水平方向上幾乎均勻地輸送對應製程氣體，以便在晶舟6上形成與晶圓W平行之氣流。另一方面，僅用於惰性氣體之氣體噴嘴16係由短氣體噴嘴形成，該氣體噴嘴自外側刺穿反應管2之側壁。
電漿產生部10附接至反應管2之側壁且在垂直方向上延伸。電漿產生部10具有一藉由在垂直方向上切割反應管2之側壁之預定寬度而形成之垂直狹長開口10b。開口10b係由藉由焊接而氣密地連接至反應管2之外表面之石英罩體10a覆蓋。罩體10a具有一具有凹入橫截面之垂直狹長形狀，以使得其自反應管2向外突出。
藉由此配置，電漿產生部10經形成以使得其自反應管2之側壁向外突出且在其另一側朝反應管2之內部打開。換言之，電漿產生部10之內部空間與反應管2內之製程空間連通。開口10b具有足以在垂直方向上覆蓋晶舟6上之所有晶圓W之垂直長度。
一對狹長電極11裝設在罩體10a之相對外表面上，且彼此面對同時在縱向方向(垂直方向)上延伸。電極11經由饋電線連接至RF(射頻)電源11a以用於電漿產生。將(例如)13.56MHz之RF電壓施加至電極11以形成用於在電極11之間激發電漿之RF電場。RF電壓之頻率不限於13.56MHz，且其可設定於另一頻率，例如，400kHz。
第二薄膜形成氣體之氣體分布噴嘴8在低於晶舟6上之最下晶圓W之位置處在反應管2之徑向方向上向外彎曲。接著，氣體分布噴嘴8在電漿產生部10中在最深位置(與反應管2之中心相距最遠之位置)處垂直延伸。亦如圖2中所示，氣體分布噴嘴8向外與夾在該對電極11之間的區域(RF電場最強之位置)(亦即，實際產生主要電漿之電漿產生部域)分離。包含NH3 氣體之第二薄膜形成氣體自氣體分布噴嘴8之噴氣孔朝電漿產生部域噴射。接著，第二薄膜形成氣體在電漿產生部域中被激發(分解或活化)且在此狀態下以含有氮原子之自由基(N*、NH*、NH2 *、NH3 *)之形式供應至晶舟6上之晶圓W上(符號"*"表示其為自由基)。另一方面，自氣體分布噴嘴8供應清潔氣體，但其未由電漿產生部10轉變為電漿(或活化)。
在接近於電漿產生部10之開口10b且在其外之位置處，裝設第一薄膜形成氣體之氣體分布噴嘴9。氣體分布噴嘴9在開口10b之外之一側上(在反應管2內)垂直向上延伸。包含DCS氣體之第一薄膜形成氣體自氣體分布噴嘴9之噴氣孔朝反應管2之中心噴射。
用於量測反應管2內之溫度之諸如熱電偶之複數個溫度感應器122及用於量測反應管2內之壓力之複數個壓力計(未展示於圖1中，但在圖3中以參考符號123展示)裝設於反應管2內。
薄膜形成裝置1進一步包括一用於控制該裝置之各別部分之控制部100。圖3為展示控制部100之結構的視圖。如圖3中所示，控制部100連接至一操作面板121、(一群)溫度感應器122、(一群)壓力計123、一加熱器控制器124、MFC控制器125、閥門控制器126、一真空泵127、一晶舟升降機128、一電漿控制器129等等。
操作面板121包括顯示螢幕及操作按鈕，且經組態以將操作者之指令傳輸至控制部100，且在顯示螢幕上展示自控制部100傳輸之各種資料。該等(該群)溫度感應器122經組態以量測反應管2、排氣線4等內各別部分處之溫度並將量測值傳輸至控制部100。該等(該群)壓力計123經組態以量測反應管2、排氣線4等內各別部分處之壓力並將量測值傳輸至控制部100。
加熱器控制器124經組態以控制加熱器7。加熱器控制器124根據來自控制部100之指令而接通加熱器以產生熱。此外，加熱器控制器124量測加熱器之功率消耗並將其傳輸至控制部100。
MFC控制器125經組態以分別控制裝設在氣體分布噴嘴8及9以及氣體噴嘴16上之MFC(未圖示)。MFC控制器125根據來自控制部100之指令而控制流經MFC之氣體之流動速率。此外，MFC控制器125量測流經MFC之氣體之流動速率並將其傳輸至控制部100。
閥門控制器126分別裝設在管線上且經組態以根據自控制部100接收之指示值而控制裝設在管線上之閥門之打開速率。真空泵127連接至排氣線4且經組態以自反應管2內排放氣體。
晶舟升降機128經組態以將蓋5上移，以便將晶舟6(半導體晶圓W)裝載至反應管2內。晶舟升降機128亦經組態以將蓋5下移，以便自反應管2卸載晶舟6(半導體晶圓W)。
電漿控制器129經組態以根據來自控制部100之指令來控制電漿產生部10，以使得供應至電漿產生部10之氨氣經活化以產生氨自由基。
控制部100包括一配方儲存部分111、一ROM 112、一RAM 113、一I/O埠114及一CPU 115。此等構件經由匯流排116而互連以使得資料可經由匯流排116而在其之間傳輸。
配方儲存部分111儲存一設置配方及複數個製程配方。在製造薄膜形成裝置1之後，最初僅儲存設置配方。當形成特定薄膜形成裝置之熱模型或其類似物時執行設置配方。製程配方係針對待實際由使用者執行之熱處理而分別預備。每一製程配方規定自半導體晶圓W裝載至反應管2內之時間至卸載所處理之晶圓W之時間的在各別部分處之溫度改變、反應管2內之壓力改變、製程氣體之供應之開始/停止時序及製程氣體之供應速率。
ROM 112為由EEPROM、快閃記憶體或硬碟形成之儲存媒體且用於儲存由CPU 115或類似物執行之操作程式。RAM 113用作CPU 115之工作區域。
I/O埠114連接至操作面板121、溫度感應器122、壓力計123、加熱器控制器124、MFC控制器125、閥門控制器126、真空泵127、晶舟升降機128及電漿控制器129且經組態以控制資料或信號之輸出/輸入。
CPU(中央處理單元)115為控制部100之集線器。CPU 115經組態以執行ROM 112中所儲存之控制程式且根據配方儲存部分111中所儲存之配方(製程配方)遵循來自操作面板121之指令而控制薄膜形成裝置1之操作。具體言之，CPU 115使該等(該群)溫度感應器122、該等(該群)壓力計123及該等MFC控制器125量測反應管2、排氣線4等內各別部分處之溫度、壓力及流動速率。此外，CPU 115基於量測資料將控制信號輸出至加熱器控制器124、MFC控制器125、閥門控制器126及真空泵127以根據製程配方來控制上述各別部分。
接著，參看圖4，將給出使用上文描述之薄膜形成裝置1之方法的解釋。概括言之，首先，執行薄膜形成製程以在反應管2內之半導體晶圓W上形成氮化矽薄膜。接著，執行清潔製程以移除沈積在電漿產生部10內之副產物薄膜，該副產物薄膜含有氮化矽作為主要組份(其意謂50%或更多)。圖4為展示根據本發明之該實施例之薄膜形成製程及清潔製程之配方的時序圖。
下文描述之薄膜形成裝置1之各別組件係在控制部100(CPU 115)之控制下操作。在該等製程期間之反應管2內之溫度及壓力以及氣體流動速率係根據圖4中所示之配方來設定，同時控制部100(CPU 115)控制加熱器控制器124(針對加熱器7)、MFC控制器125(針對氣體分布噴嘴8及9以及氣體噴嘴16)、閥門控制器126及真空泵127，如上文所描述。
<薄膜形成製程>
首先，將支撐具有300mm之直徑之許多(例如，50至100個)晶圓的處於室溫之晶舟6裝載至在預定溫度下加熱之反應管2內，且反應管2經氣密地閉合。接著，對反應管2之內部真空排氣且將其保持於預定製程壓力，且晶圓溫度增加至製程溫度以用於薄膜形成。此時，裝置處於等待狀態直至壓力及溫度變得穩定為止。接著，執行預處理階段以藉由氨自由基來處理晶圓W之表面，如下文所描述。在包含預處理階段及此後交替重複之吸附及氮化階段之薄膜形成製程期間，較佳將晶舟6保持由旋轉台旋轉。
在預處理階段中，首先，將氮氣以預定流動速率供應至反應管2中，如圖4中(c)所示。此外，將反應管2設定於預定溫度，諸如，550℃，如圖4中(a)所示。此時，將反應管2排氣以將反應管2設定於預定壓力，諸如，45Pa(0.34Torr：133Pa=1Torr)，如圖4中(b)所示。繼續此等操作，直至反應管2穩定於預定壓力及溫度為止。
當反應管2穩定於該預定壓力及溫度時，在電極11之間施加RF電力(RF：接通)，如圖4中(g)所示。此外，將氨氣以預定流動速率(諸如，5slm(標準公升/分))供應至電極11之間的位置(在電漿產生部10內)，如圖4中(e)所示。因此供應之氨氣在電極11之間(在電漿產生部10內)被激發(活化)成電漿且產生氨自由基。將因此產生之自由基自電漿產生部10供應至反應管2內。此外，亦將氮氣以預定流動速率自氣體分布噴嘴9供應至反應管2中，如圖4中(c)所示(流動步驟)。
在預處理階段中，當藉由氨自由基對晶圓W之表面執行預處理時，存在於晶圓W之表面上之-OH基及-H基部分由-NH2 基取代。因此，當開始此後執行之吸附階段時，-NH2 基存在於晶圓W之表面上。當在此狀態下供應DCS時，DCS被熱活化且與晶圓W之表面上之-NH2 基反應，藉此加速晶圓W之表面上之Si之吸附。
在供應氨氣歷時預定時段後，停止氨氣之供應且停止RF電力之施加。另一方面，保持將氮氣以預定流動速率供應至反應管2中，如圖4中(c)所示。此外，將反應管2排氣以自反應管2內排放氣體(淨化步驟)。
應注意，鑒於薄膜形成序列，在薄膜形成期間，較佳將反應管2內之溫度設定為恆定。因此，在此實施例中，在整個預處理、吸附及氮化階段期間將反應管2內之溫度設定於550℃。此外，在整個預處理、吸附及氮化階段期間保持將反應管2排氣。
在隨後執行之吸附階段中，首先，當如圖4中(c)所示將氮氣以預定流動速率供應至反應管2中時，將反應管2設定於預定溫度，諸如，550℃，如圖4中(a)所示。此時，將反應管2排氣以將反應管2設定於預定壓力，諸如，600Pa(4.6Torr)，如圖4中(b)所示。繼續此等操作，直至反應管2穩定於預定壓力及溫度為止。
當反應管2穩定於該預定壓力及溫度時，將DCS氣體以預定流動速率(諸如，2slm)供應至反應管2中，如圖4中(d)所示，且亦將氮氣以預定流動速率供應至反應管2中，如圖4中(c)所示(流動步驟)。因此供應至反應管2中之DCS氣體在反應管2中被加熱且藉此活化，且與存在於晶圓W之表面上之-NH2 基反應以在晶圓W之表面上形成含有Si之吸附層。
在供應DCS氣體歷時預定時段後，停止DCS氣體之供應。另一方面，保持將氮氣以預定流動速率供應至反應管2中，如圖4中(c)所示。此外，將反應管2排氣以自反應管2內排放氣體(淨化步驟)。
在隨後執行之氮化階段中，首先，當如圖4中(c)所示將氮氣以預定流動速率供應至反應管2中時，將反應管2設定於預定溫度，諸如，550℃，如圖4中(a)所示。此時，將反應管2排氣以將反應管2設定於預定壓力，諸如，45Pa(0.34Torr)，如圖4中(b)所示。繼續此等操作，直至反應管2穩定於預定壓力及溫度為止。
當反應管2穩定於該預定壓力及溫度時，在電極11之間施加RF電力(RF：接通)，如圖4中(g)所示。此外，將氨氣以預定流動速率(諸如，5slm)供應至電極11之間的位置(在電漿產生部10內)，如圖4中(e)所示。因此供應之氨氣在電極11之間被激發(活化)成電漿且產生含有氮原子之自由基(N*、NH*、NH2 *、NH3 *)。將因此產生之含有氮原子之自由基自電漿產生部10供應至反應管2內。此外，亦將氮氣以預定流動速率自氣體分布噴嘴9供應至反應管2中，如圖4中(c)所示(流動步驟)。
自由基自電漿產生部10之開口10b朝反應管2之中心流出且以層流狀態供應至晶圓W之間的間隙中。當含有氮原子之自由基供應至晶圓W上時，其與晶圓W上之吸附層中之Si反應，且氮化矽薄膜藉此形成於晶圓W上。
在供應氨氣歷時預定時段後，停止氨氣之供應且停止RF電力之施加。另一方面，保持將氮氣以預定流動速率供應至反應管2中，如圖4中(c)所示。此外，將反應管2排氣以自反應管2內排放氣體(淨化步驟)。
如上文所描述，根據此實施例之薄膜形成方法經配置以按此次序交替地重複包含吸附階段及氮化階段之循環達預定次數。在每一循環中，將DCS供應至晶圓W上以形成吸附層，且接著供應含有氮原子之自由基以氮化吸附層以便形成氮化矽薄膜。結果，可以高效率形成高品質之氮化矽薄膜。
當在半導體晶圓W之表面上形成之氮化矽薄膜達到預定厚度時，卸載晶圓W。具體言之，將氮氣以預定流動速率供應至反應管2中，以使得反應管2內之壓力返回至大氣壓力，且反應管2設定於預定溫度。接著，由晶舟升降機25將蓋18下移，且藉此將晶舟6與晶圓W一起卸載出反應管2。
<清潔製程>
重複此薄膜形成製程複數次，薄膜形成製程產生之氮化矽不僅沈積(黏著)在半導體晶圓W之表面上，而且沈積(黏著)在反應管2等之內表面上作為副產物薄膜。特定言之，副產物薄膜可容易沈積在電漿產生部10內。因此，在重複薄膜形成製程預定次數後，藉由使用對副產物薄膜之移除而言為最佳之條件，在最需要移除此副產物薄膜之電漿產生部10內執行局部清潔製程。雖然副產物薄膜沈積在諸如反應管2之內表面之其他部分上，其中執行用於移除沈積在電漿產生部10內之副產物薄膜之局部清潔製程，對反應腔室整個內部執行整個清潔製程之頻率可設定成較低。
如圖4中所示，在根據此實施例之局部清潔製程中，一個循環包含一流動步驟、一排氣步驟及一穩定步驟。重複此循環複數次，以移除沈積在電漿產生部10內之副產物薄膜。藉由如此進行，根據此實施例之清潔製程可逐個循環地逐漸移除在電漿產生部10內之副產物薄膜，使得沈積在電漿產生部10內之副產物薄膜優先被移除。
首先，由加熱器7以預定負載溫度加熱反應管2，且將氮氣以預定流動速率供應至反應管2中。接著，由晶舟升降機128將上面未置放晶舟6之蓋5上移，以使得反應管2氣密地閉合。
接著，將氮氣以預定流動速率自氣體分布噴嘴8供應至反應管2中，如圖4中(c)所示。此外，由加熱器7將反應管2之內部(與電漿產生部10之內部一起)加熱至預定溫度，諸如，300℃，如圖4中(a)所示。此時，將反應管2之內部(與電漿產生部10之內部一起)排氣以將反應管2之內部(與電漿產生部10之內部一起)設定於預定壓力，諸如，53,200Pa(400Torr)，如圖4中(b)所示。接著，將氟氣以預定流動速率(諸如，1slm)自氣體分布噴嘴8供應至電漿產生部10中(如圖4中(f)所示)歷時預定時間(諸如，1分鐘)(流動步驟)。此時，自氣體分布噴嘴8供應氟氣與預定量之氮氣之混合物。此外，亦將少量之氮氣自氣體分布噴嘴9及氣體噴嘴16中之每一者供應至反應管2中。
在此步驟中，較佳將反應管2內之溫度設定於值200至400℃。若清潔溫度低於200℃，則清潔氣體(氟氣)之活化係不充分的且因此針對氮化矽之清潔氣體之蝕刻速率可能低於必需值。若清潔溫度高於400℃，則形成電漿產生部10之石英之蝕刻速率可變得過高且削弱蝕刻選擇性。
較佳將反應管2內之壓力設定於值13,300Pa(100Torr)至66,500Pa(500Torr)。當使用此範圍時，氮化矽之蝕刻速率為高，而石英之蝕刻速率並非如此高，且因此可容易移除沈積在電漿產生部10內之副產物薄膜。
自氣體分布噴嘴8供應之氟氣之流動速率及供應時間可經設定以防止供應至電漿產生部10中之氟氣流動至反應管2中。流動速率及供應時間之較佳範圍取決於電漿產生部10之大小及沈積在電漿產生部10內之副產物薄膜之體積而不同。然而，舉例而言，較佳將氟氣之流動速率設定於值0.1至3slm且較佳將氟氣之供應時間設定於值10秒至2分。
當將清潔氣體供應至電漿產生部10中時，加熱清潔氣體，且活化氟，藉此形成存在許多反應性自由原子之狀態。活化之氟與沈積在電漿產生部10等之內表面上之副產物薄膜接觸(反應)且蝕刻副產物薄膜。
在將清潔氣體供應至電漿產生部10中歷時預定時段後，停止氟氣之供應且以預定流動速率自氣體分布噴嘴8供應氮氣。此外，由排氣部GE自電漿產生部10及反應管2內排放氣體以自電漿產生部10內移除氟氣(排氣步驟)。預期排氣步驟自電漿產生部10及反應管2內完全移除用作清潔氣體之氟氣。
在排氣步驟中，反應管2內之壓力較佳逐漸降低，以使得反應管2(電漿產生部10)內之壓力達到值0.133Pa(1mTorr)至1,330Pa(10Torr)。舉例而言，此時，反應腔室2內之壓力以133至798Pa/sec(1至6Torr/sec)且較佳266至399Pa/sec(2至3Torr/sec)之壓力降低速率降低。當壓力以此方式逐漸降低時，容易使氟氣自電漿產生部10流動至排氣口3中，如圖5中所示。在此狀況下，防止來自電漿產生部10之氟氣與沈積在反應管2內之副產物薄膜反應。在此實施例中，將反應管2內之壓力逐漸降低，直至反應管2(電漿產生部10)內之壓力達到665Pa(5Torr)為止，如圖4中(b)所示。
在反應管2內之壓力達到665Pa後，自氣體分布噴嘴9及氣體噴嘴16供應之氮氣之量增加，同時自氣體分布噴嘴8供應預定量之氮氣，以使得反應管2內之壓力增加。
當反應管2內之壓力返回至流動步驟之壓力(諸如，53,200Pa(400Torr))時，維持反應管2內之壓力，同時自反應管2內排放氣體(穩定步驟)。預期穩定步驟不僅使壓力及氣流穩定，而且在反應管2內形成氮氣之屏障。此氮氣屏障防止在後續循環中供應至電漿產生部10中之氟氣擴散至反應管2中。因此，防止來自電漿產生部10之氟氣與沈積在反應管2內之副產物薄膜反應。因此，對沈積在電漿產生部10內之副產物薄膜優先執行清潔製程。
清潔製程之一個循環(循環1)係由上文描述之步驟完成。重複此循環達預定次數(諸如，150至300次)以完成清潔製程，藉此移除沈積在電漿產生部10內之副產物薄膜。在逐個循環地逐漸移除沈積在電漿產生部10內之副產物薄膜之此方式中，優先地移除沈積在電漿產生部10內之副產物薄膜，且有效地執行清潔製程。
在完成清潔製程之後，將氮氣以預定流動速率自氣體分布噴嘴9供應至反應管2中，以使得反應管2內之壓力返回至大氣壓力。此外，反應管2內之溫度由加熱器7維持於預定值。接著，蓋5由晶舟升降機128下移，且反應管2藉此打開。此後，將上面安裝有許多新半導體晶圓W之晶舟6置放在蓋5上，且以上文描述之方式再次開始薄膜形成製程。
<試驗>
進行試驗以檢查藉由在圖1及圖2中所示之薄膜形成裝置1中執行薄膜形成製程及清潔製程對沈積在電漿產生部10內之副產物薄膜進行的移除。具體言之，執行圖4中所示之薄膜形成製程以在半導體晶圓W上形成氮化矽薄膜，其中諸如氮化矽之反應產物沈積在電漿產生部10及反應管2內作為副產物薄膜。接著，執行圖4中所示之清潔製程以移除沈積在電漿產生部10內之副產物薄膜。在清潔製程後，藉由使用經由顯微鏡拍攝之相片來觀察電漿產生部10及反應管2之壁表面。結果，沈積在電漿產生部10之壁上的副產物薄膜已得以移除，但沈積在反應管2之壁上的副產物薄膜仍存在。因此，證實根據此實施例之方法可優先移除沈積在電漿產生部10內之副產物薄膜。
<結論及修改>
如上文所描述，根據此實施例，逐個循環地逐漸移除沈積在電漿產生部10內之副產物薄膜。此外，以兩個步驟(亦即，排氣步驟及穩定步驟)執行流動步驟(蝕刻步驟)後之操作，以使得防止來自電漿產生部10之氟氣與沈積在反應管2內之副產物薄膜反應。因此，優先移除沈積在電漿產生部10內之副產物薄膜。因為可在短時間內有效地執行此局部清潔製程且可將對反應腔室整個內部執行整個清潔製程之頻率設定成較低，所以有可能改良裝置之產量。此外，局部清潔製程經配置以根據目標副產物薄膜來設定清潔氣體組成及製程條件。因此，此副產物薄膜得到可靠地移除，且顆粒產生藉此受到抑制。
在上文描述之實施例中，以兩個步驟(亦即，排氣步驟及穩定步驟)執行流動步驟(蝕刻步驟)後之操作，但可獨立地使用排氣步驟以自電漿產生部10內移除氟氣。亦在此狀況下，逐個循環地逐漸移除沈積在電漿產生部10內之副產物薄膜，以使得優先移除沈積在電漿產生部10內之副產物薄膜。
在上文描述之實施例中，薄膜形成裝置1具有接近於底部形成於側壁上之排氣口3且氣體自製程空間直接流動至排氣口3中。或者，舉例而言，如圖6中所示，薄膜形成裝置1可在反應管2之一側上具備用於自反應管2內排放氣體之排氣空間21，以使得複數個排氣孔3h形成於製程空間與排氣空間21之間的分隔壁中。亦在此狀況下，逐個循環地逐漸移除沈積在電漿產生部10內之副產物薄膜，以使得優先移除沈積在電漿產生部10內之副產物薄膜。或者，本發明亦可應用於分批類型之水平薄膜形成裝置或單基板類型之薄膜形成裝置。
舉例而言，在上文描述之實施例中，MLD方法用於形成氮化矽薄膜，但熱CVD方法可用於形成氮化矽薄膜。在上文描述之實施例中，薄膜形成裝置1包括電漿產生部10。或者，本發明可應用於包括利用諸如觸媒、UV、熱或磁力之另一介質之氣體活化區之薄膜形成裝置。在上文描述之實施例中，薄膜形成裝置1經設計以形成氮化矽薄膜。或者，本發明可應用於經設計以形成諸如氧化矽薄膜、氮氧化矽薄膜或多晶矽薄膜之另一薄膜之薄膜形成裝置。
在上文描述之實施例中，在供應諸如DCS氣體之薄膜形成氣體中之每一者時，供應氮氣作為稀釋氣體。就此而言，在供應薄膜形成氣體中之每一者時，可不供應氮氣。然而，薄膜形成氣體中之每一者較佳含有氮氣作為稀釋氣體，因為在如此配置時可較容易地控制製程時間。稀釋氣體較佳由惰性氣體構成，諸如氮氣，或替換氮氣之氦氣(He)、氖氣(Ne)、氬氣(Ar)或氙氣(Xe)。
熟習此項技術者將容易瞭解額外優勢及修改。因此，本發明就其較廣泛態樣而言不限於本文中所展示並描述之特定細節及代表性實施例。因此，可在不脫離如由隨附申請專利範圍及其均等物界定之一般發明性概念之精神或範疇的情況下進行各種修改。
1．．．薄膜形成裝置
2．．．反應管
3．．．排氣口
3h．．．排氣孔
4．．．排氣線
5．．．蓋
6．．．晶舟
7．．．加熱器
8．．．氣體分布噴嘴
9．．．氣體分布噴嘴
10．．．電漿產生部
10a．．．石英罩體
10b．．．開口
11．．．電極
11a．．．RF(射頻)電源
16．．．氣體噴嘴
21．．．排氣空間
71．．．隔熱罩體
100．．．控制部
111．．．配方儲存部分
112．．．ROM
113．．．RAM
114．．．I/O埠
115．．．CPU
116．．．匯流排
121．．．操作面板
122．．．溫度感應器
123．．．壓力計
124．．．加熱器控制器
125．．．MFC控制器
126．．．閥門控制器
127．．．真空泵
128．．．晶舟升降機
129．．．電漿控制器
GE．．．排氣部
GS．．．製程氣體供應部
W．．．晶圓
圖1為展示根據本發明之一實施例之薄膜形成裝置(垂直CVD裝置)之剖視圖；
圖2為展示圖1中所示之裝置之部分的剖視平面圖；
圖3為展示圖1中所示之裝置之控制部之結構的視圖；
圖4為展示根據本發明之實施例之薄膜形成製程及清潔製程之配方的時序圖；
圖5為展示在清潔製程中之反應管內之氣流之視圖；及
圖6為展示根據該實施例之一修改例之薄膜形成裝置(垂直CVD裝置)之剖視圖。
1．．．薄膜形成裝置
2．．．反應管
3．．．排氣口
4．．．排氣線
5．．．蓋
6．．．晶舟
7．．．加熱器
8．．．氣體分布噴嘴
9．．．氣體分布噴嘴
10．．．電漿產生部
10a．．．石英罩體
11．．．電極
16．．．氣體噴嘴
71．．．隔熱罩體
100．．．控制部
GE．．．排氣部
GS．．．製程氣體供應部
W．．．晶圓

Claims (21)

  1. 一種使用一用於半導體製程之薄膜形成裝置在一形成有製程空間之反應腔室內之一目標基板上形成一薄膜之方法，該方法包含：執行一清潔製程，以在該製程空間內不容納目標基板之狀態下，而將沈積在一電漿產生部內之副產物薄膜移除，該電漿產生部形成一與該製程空間連通之電漿產生空間；其中該清潔製程重複一清潔循環複數次，該清潔循環依以下順序包含：一蝕刻步驟，將清潔氣體直接供入該電漿產生空間並將第一惰性氣體直接供入該製程空間，藉此用該清潔氣體蝕刻該電漿產生部內之該副產物薄膜，並防止該清潔氣體從該電漿產生空間流入該製程空間，該蝕刻步驟藉由設定該反應腔室內之一第一壓力而被啟動；一排氣步驟，由該排氣系統自該電漿產生空間內排放氣體，並直接供應第二惰性氣體至該電漿產生部而不供應該清潔氣體，該排氣步驟藉由將氣體自該電漿產生空間內經由該製程空間排放至該排氣系統，俾使該反應腔室內之壓力自該第一壓力逐漸降低至一第二壓力；及一穩定步驟，供應該第一惰性氣體而不供應該清潔氣體，使該反應腔室內之壓力自該第二壓力返回至該第一壓力，並在該製程空間內形成該第一惰性氣體之屏障， 以防止後續供應之該清潔氣體自該電漿產生空間擴散進該製程空間。
  2. 如請求項1之方法，其中該清潔氣體係自一通用於薄膜形成氣體供應系統之噴嘴供應，該氣體供應系統供應一有助於薄膜形成之薄膜形成氣體。
  3. 如請求項2之方法，其中該電漿產生部作為該薄膜形成氣體供應系統之一部分且附接至該反應腔室，以將該薄膜形成氣體轉變為電漿。
  4. 如請求項1之方法，其中該第二壓力係設定於0.133至1,330Pa之值。
  5. 如請求項1之方法，其中該第一壓力係設定於13,300至66,500Pa之值。
  6. 如請求項1之方法，其中該排氣步驟以133至798Pa/sec之壓力降低速率來降低該反應腔室內之該壓力。
  7. 如請求項1之方法，其中該蝕刻步驟藉由將該電漿產生空間加熱至200℃至400℃之溫度而活化該清潔氣體。
  8. 如請求項1之方法，其中該副產物薄膜係在將氮化矽薄膜沈積於該目標基板上之過程中形成的副產物薄膜，且該清潔氣體含有氟氣。
  9. 一種使用一用於半導體製程之薄膜形成裝置形成一選自由氮化矽膜、氧化矽膜及氮氧化矽膜所組成之群之含矽薄膜之方法，該薄膜形成裝置包含：一反應腔室，其中形成一製程空間且經組態以在垂直 方向上間隔容納複數個目標基板；一支撐構件，其經組態以支撐該製程空間內之該等目標基板；一排氣系統，其經組態以自該反應腔室內排放氣體；一加熱器，其裝設在該反應腔室周圍，以加熱該等目標基板；一電漿產生部，其附接在該反應腔室外且形成一與該反應腔室內之該製程空間連通之電漿產生空間；一第一薄膜形成氣體供應系統，其經組態以將一含有一矽來源氣體之第一薄膜形成氣體不經過該電漿產生空間而供入該製程空間；一第二薄膜形成氣體供應系統，其經組態以將一含有一反應性氣體之第二薄膜形成氣體經過該電漿產生空間而供入該製程空間；一第一惰性氣體供應系統，其經組態以將一第一惰性氣體不經過該電漿產生空間供入該製程空間；一第二惰性氣體供應系統，其經組態以將一第二惰性氣體直接供入該電漿產生空間；及一清潔氣體供應系統，其經組態以直接供應一清潔氣體至該電漿產生空間，該清潔氣體含有氟，用以蝕刻一由該第一與第二薄膜形成氣體之間之反應所產生且沈積在該電漿產生部內之副產物薄膜；該方法包含：執行一薄膜形成製程，藉由自該第一薄膜形成氣體供 應系統將該第一薄膜形成氣體供應至該製程空間中，且自該第二薄膜形成氣體供應系統對該製程空間供應該第二薄膜形成氣體並以該電漿產生部活化該第二薄膜形成氣體，而以CVD在該製程空間內之第一批產品目標基板上形成該含矽薄膜；繼而，執行一清潔製程，以在該製程空間內不容納產品目標基板之狀態下，移除一沈積在該電漿產生部內之副產物薄膜；及繼而，執行該薄膜形成製程，藉由CVD在該製程空間內之第二批產品目標基板上形成該含矽薄膜；其中該清潔製程重複一清潔循環複數次，該清潔循環依以下順序包含：一蝕刻步驟，自該清潔氣體供應系統將該清潔氣體直接供應至該電漿產生空間中並自該第一惰性氣體供應系統將該第一惰性氣體直接供應至該製程空間中，藉由該清潔氣體蝕刻該電漿產生部內之該副產物薄膜，並防止該清潔氣體從該電漿產生空間流入該製程空間，該蝕刻步驟藉由設定該反應腔室內之一第一壓力而被啟動；一排氣步驟，由該排氣系統自該電漿產生空間內排放氣體，並自該第二惰性氣體供應系統將該第二惰性氣體直接供入該電漿產生部而不供應該清潔氣體，該排氣步驟藉由將氣體自該電漿產生空間內經由該製程空間排放至該排氣系統，使該反應腔室內之壓力自該第一壓力逐漸降低至一第二壓力；及 一穩定步驟，自該第一惰性氣體供應系統供應該第一惰性氣體而不供應該清潔氣體，使該反應腔室內之壓力自該第二壓力返回至該第一壓力，並在該製程空間內形成該第一惰性氣體之屏障，以防止後續供應之該清潔氣體自該電漿產生空間擴散進該製程空間。
  10. 如請求項9之方法，其中該薄膜形成製程經配置以交替地將該第一薄膜形成氣體及該第二薄膜形成氣體供應至該製程空間中。
  11. 如請求項9之方法，其中該第二惰性氣體供應系統及該清潔氣體供應系統使用一通用於該第二薄膜形成氣體供應系統之噴嘴，其中該噴嘴裝設於該電漿產生部內。
  12. 如請求項9之方法，其中該第二壓力係設定於0.133至1,330Pa之值。
  13. 如請求項12之方法，其中該含矽薄膜為氮化矽膜，該反應腔室具有包含石英之內表面，且該第一壓力係設定於13,300至66,500Pa之值。
  14. 如請求項13之方法，其中該排氣步驟以133至798Pa/sec之壓力降低速率來降低該反應腔室內之該壓力。
  15. 如請求項9之方法，其中該蝕刻步驟使用該加熱器之熱將該電漿產生空間加熱至200℃至400℃之溫度藉此活化該清潔氣體。
  16. 一種用於半導體製程之薄膜形成裝置，該裝置形成一選自由氮化矽膜、氧化矽膜及氮氧化矽膜所組成之群之含矽薄膜，並包含： 一反應腔室，其中形成一製程空間且經組態以在垂直方向上間隔容納複數個目標基板；一支撐構件，其經組態以支撐該製程空間內之該等目標基板；一排氣系統，其經組態以自該反應腔室內排放氣體；一加熱器，其裝設在該反應腔室周圍，以加熱該等目標基板；一電漿產生部，其附接在該反應腔室外且形成一與該反應腔室內之該製程空間連通之電漿產生空間，；一第一薄膜形成氣體供應系統，其經組態以將一含有一矽來源氣體之第一薄膜形成氣體不經過該電漿產生空間而供入該製程空間；一第二薄膜形成氣體供應系統，其經組態以將一含有一反應性氣體之第二薄膜形成氣體經過該電漿產生空間而供入該製程空間；一第一惰性氣體供應系統，其經組態以將一第一惰性氣體不經過該電漿產生空間而供入該製程空間；一第二惰性氣體供應系統，其經組態以將一第二惰性氣體直接供入該電漿產生空間；一清潔氣體供應系統，其經組態以直接供應一清潔氣體至該電漿產生空間中，該清潔氣體含有氟，用以蝕刻一由該第一與第二薄膜形成氣體之間之反應所產生且沈積在該電漿產生部內之副產物薄膜；及一控制部，其經組態以控制該裝置之操作； 該控制部預設以進行一方法，該方法包含：執行一薄膜形成製程，藉由自該第一薄膜形成氣體供應系統將該第一薄膜形成氣體供應至該製程空間中，且自該第二薄膜形成氣體供應系統對該製程空間供應該第二薄膜形成氣體並以該電漿產生部活化該第二薄膜形成氣體，而以CVD在該製程空間內之第一批產品目標基板上形成含矽薄膜；繼而，執行一清潔製程，以在該製程空間內不容納產品目標基板之狀態下，移除一沈積在該電漿產生部內之副產物薄膜；及繼而，執行該薄膜形成製程，藉由CVD在該製程空間內之第二批產品目標基板上形成該含矽薄膜；其中該清潔製程重複一清潔循環複數次，該清潔循環依以下順序包含：一蝕刻步驟，自該清潔氣體供應系統將該清潔氣體直接供應至該電漿產生空間中並自該第一惰性氣體供應系統將該第一惰性氣體直接供應至該製程空間中，藉由該清潔氣體蝕刻該電漿產生部內之該副產物薄膜，並防止該清潔氣體從該電漿產生空間流入該製程空間，該蝕刻步驟藉由設定該反應腔室內之一第一壓力而被啟動；一排氣步驟，由該排氣系統自該電漿產生空間內排放氣體，並自該第二惰性氣體供應系統將該第二惰性氣體直接供入該電漿產生部而不供應該清潔氣體，該排氣步驟藉由將氣體自該電漿產生空間內經由該製程空間排放 至該排氣系統，使該反應腔室內之壓力自該第一壓力逐漸降低至一第二壓力；及一穩定步驟，自該第一惰性氣體供應系統供應該第一惰性氣體而不供應該清潔氣體，使該反應腔室內之壓力自該第二壓力返回至該第一壓力，並在該製程空間內形成該第一惰性氣體之屏障，以防止後續供應之該清潔氣體自該電漿產生空間擴散進該製程空間。
  17. 如請求項9之方法，其中該第一及第二惰性氣體為相同之惰性氣體。
  18. 如請求項9之方法，其中該第一及第二惰性氣體為氮氣。
  19. 如請求項13之方法，其中該第二薄膜形成氣體所含該反應性氣體為氨氣。
  20. 如請求項9之方法，其中該第一薄膜形成氣體所含該矽來源氣體為矽烷族氣體。
  21. 如請求項9之方法，其中該清潔製程重複該清潔循環150至300次。
TW097138786A 2007-10-11 2008-10-08 薄膜形成裝置及使用其之方法 TWI430364B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007265327A JP4918452B2 (ja) 2007-10-11 2007-10-11 薄膜形成装置の洗浄方法、薄膜形成方法、薄膜形成装置及びプログラム

Publications (2)

Publication Number Publication Date
TW200939342A TW200939342A (en) 2009-09-16
TWI430364B true TWI430364B (zh) 2014-03-11

Family

ID=40588519

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097138786A TWI430364B (zh) 2007-10-11 2008-10-08 薄膜形成裝置及使用其之方法

Country Status (5)

Country Link
US (1) US8080477B2 (zh)
JP (1) JP4918452B2 (zh)
KR (1) KR101149097B1 (zh)
CN (1) CN101440482B (zh)
TW (1) TWI430364B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4531833B2 (ja) * 2007-12-05 2010-08-25 株式会社日立国際電気 基板処理装置、半導体装置の製造方法及びクリーニング方法
JP5036849B2 (ja) * 2009-08-27 2012-09-26 株式会社日立国際電気 半導体装置の製造方法、クリーニング方法および基板処理装置
CN102420109B (zh) * 2011-06-15 2014-12-10 上海华力微电子有限公司 一种提高mim器件电容均匀性的方法
JP5647651B2 (ja) * 2012-08-09 2015-01-07 東京エレクトロン株式会社 マイクロ波処理装置の洗浄方法
CN102799083A (zh) * 2012-08-29 2012-11-28 上海宏力半导体制造有限公司 光刻胶去除***以及光刻设备
JP6342670B2 (ja) * 2014-02-17 2018-06-13 株式会社日立国際電気 クリーニング方法、半導体装置の製造方法、基板処理装置及びプログラム
CN104911565B (zh) * 2014-03-11 2017-12-22 中微半导体设备(上海)有限公司 一种化学气相沉积装置
JP6523119B2 (ja) * 2015-09-28 2019-05-29 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
WO2017153827A1 (en) 2016-03-07 2017-09-14 Wallbrooke Investments Ltd. Inductive heating apparatus and related method
JP6602699B2 (ja) * 2016-03-14 2019-11-06 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ クリーニング方法、半導体装置の製造方法、基板処理装置およびプログラム
JP6894256B2 (ja) * 2017-02-23 2021-06-30 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
JP6956660B2 (ja) * 2018-03-19 2021-11-02 東京エレクトロン株式会社 クリーニング方法及び成膜装置
CN110534424B (zh) * 2018-07-31 2022-05-27 北京北方华创微电子装备有限公司 SiC衬底的刻蚀方法
CN112867574A (zh) * 2019-01-30 2021-05-28 应用材料公司 用于清洁真空***的方法、用于真空处理基板的方法、及用于真空处理基板的设备
JP2024079223A (ja) 2022-11-30 2024-06-11 東京エレクトロン株式会社 基板処理装置及び基板処理方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2746448B2 (ja) 1990-02-07 1998-05-06 セントラル硝子株式会社 混合ガス組成物
JP3085364B2 (ja) 1997-07-22 2000-09-04 日本電気株式会社 Ｃｖｄ装置のクリーニング方法
JP2912306B2 (ja) 1997-10-31 1999-06-28 東京エレクトロン株式会社 処理装置の洗浄方法
US6242347B1 (en) 1998-09-30 2001-06-05 Applied Materials, Inc. Method for cleaning a process chamber
JP4253612B2 (ja) * 2002-03-28 2009-04-15 株式会社日立国際電気 基板処理装置
JP2005167027A (ja) * 2003-12-03 2005-06-23 Hitachi Kokusai Electric Inc 基板処理装置
US7253107B2 (en) * 2004-06-17 2007-08-07 Asm International N.V. Pressure control system
JP2006114780A (ja) * 2004-10-15 2006-04-27 Tokyo Electron Ltd 薄膜形成装置の洗浄方法、薄膜形成装置及びプログラム
US7494943B2 (en) 2005-10-20 2009-02-24 Tokyo Electron Limited Method for using film formation apparatus
JP4786495B2 (ja) * 2005-11-24 2011-10-05 東京エレクトロン株式会社 薄膜形成装置の洗浄方法、薄膜形成方法、薄膜形成装置及びプログラム
US20080142046A1 (en) * 2006-12-13 2008-06-19 Andrew David Johnson Thermal F2 etch process for cleaning CVD chambers

Also Published As

Publication number Publication date
CN101440482A (zh) 2009-05-27
KR101149097B1 (ko) 2012-05-25
TW200939342A (en) 2009-09-16
US20090117743A1 (en) 2009-05-07
CN101440482B (zh) 2012-07-04
JP2009094383A (ja) 2009-04-30
KR20090037340A (ko) 2009-04-15
JP4918452B2 (ja) 2012-04-18
US8080477B2 (en) 2011-12-20

Similar Documents

Publication Publication Date Title
TWI430364B (zh) 薄膜形成裝置及使用其之方法
TWI435385B (zh) 薄膜形成裝置及使用其之方法
KR101285211B1 (ko) 성막 장치와 그 사용 방법 및, 그 방법을 실행시키는 컴퓨터로 판독가능한 매체
KR101247828B1 (ko) 반도체 처리용 성막 방법 및 성막 장치와, 컴퓨터로 판독 가능한 매체
JP4382750B2 (ja) 被処理基板上にシリコン窒化膜を形成するｃｖｄ方法
US7625609B2 (en) Formation of silicon nitride film
TWI487026B (zh) 氮化矽膜成膜裝置及使用其之方法
TWI421938B (zh) 用於半導體製程之薄膜形成裝置
US20160376699A1 (en) Substrate processing apparatus, and storage medium
JP2017069230A (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR101964797B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR101577964B1 (ko) 질화 티탄막의 형성 방법, 질화 티탄막의 형성 장치 및 프로그램을 기록한 기록 매체
JP2007173778A (ja) 薄膜形成装置の洗浄方法、薄膜形成方法、薄膜形成装置及びプログラム
WO2020053960A1 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
KR20160112954A (ko) 실리콘 질화막의 형성 방법 및 실리콘 질화막의 형성 장치
JP2019153711A (ja) 成膜方法および成膜装置
JP7199497B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
WO2020053996A1 (ja) 基板処理装置、半導体装置の製造方法およびプログラム

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees