CN101140397B - 液晶显示板及其制造方法 - Google Patents
液晶显示板及其制造方法 Download PDFInfo
- Publication number
- CN101140397B CN101140397B CN200710141671XA CN200710141671A CN101140397B CN 101140397 B CN101140397 B CN 101140397B CN 200710141671X A CN200710141671X A CN 200710141671XA CN 200710141671 A CN200710141671 A CN 200710141671A CN 101140397 B CN101140397 B CN 101140397B
- Authority
- CN
- China
- Prior art keywords
- mentioned
- ink
- electrode
- lcd panel
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 72
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 25
- 239000010409 thin film Substances 0.000 claims abstract description 63
- 239000010408 film Substances 0.000 claims abstract description 58
- 239000004065 semiconductor Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims description 48
- 238000009826 distribution Methods 0.000 claims description 39
- 230000015572 biosynthetic process Effects 0.000 claims description 38
- 239000011248 coating agent Substances 0.000 claims description 28
- 238000000576 coating method Methods 0.000 claims description 28
- 239000004020 conductor Substances 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 18
- 239000000203 mixture Substances 0.000 claims description 8
- 230000000052 comparative effect Effects 0.000 claims description 5
- 229910044991 metal oxide Inorganic materials 0.000 claims 1
- 150000004706 metal oxides Chemical class 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 13
- 239000010703 silicon Substances 0.000 abstract description 13
- 229910052710 silicon Inorganic materials 0.000 abstract description 13
- 238000010030 laminating Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 55
- 229920002120 photoresistant polymer Polymers 0.000 description 28
- 238000001259 photo etching Methods 0.000 description 18
- 239000011229 interlayer Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 102100036464 Activated RNA polymerase II transcriptional coactivator p15 Human genes 0.000 description 6
- 101000713904 Homo sapiens Activated RNA polymerase II transcriptional coactivator p15 Proteins 0.000 description 6
- 229910004444 SUB1 Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000000976 ink Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 101150046160 POL1 gene Proteins 0.000 description 2
- 229910004438 SUB2 Inorganic materials 0.000 description 2
- 101100311330 Schizosaccharomyces pombe (strain 972 / ATCC 24843) uap56 gene Proteins 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 101100117436 Thermus aquaticus polA gene Proteins 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000008676 import Effects 0.000 description 2
- 239000011941 photocatalyst Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 101150018444 sub2 gene Proteins 0.000 description 2
- 101100224481 Dictyostelium discoideum pole gene Proteins 0.000 description 1
- 101150110488 POL2 gene Proteins 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- -1 chromium. Chemical class 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- OSDXSOSJRPQCHJ-XVNBXDOJSA-N methyl 3-(3,4-dihydroxyphenyl)-3-[(E)-3-(3,4-dihydroxyphenyl)prop-2-enoyl]oxypropanoate Chemical compound C=1C=C(O)C(O)=CC=1C(CC(=O)OC)OC(=O)\C=C\C1=CC=C(O)C(O)=C1 OSDXSOSJRPQCHJ-XVNBXDOJSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供液晶显示板及其制造方法。其目的在于使用喷墨直描，并且在不增加过程的情况下实现源电极和漏电极间的间隙小于等于4μm的狭小化。通过将薄膜晶体管的源电极(SD1)及漏电极(SD2)在硅半导体层(SI)的上层以第1间隔对置配置的导体层(SD1A)和(SD2A)，覆盖该第1层的上层和该对置配置的导体层的各个对置端并以比各对置端的第1间隔狭窄的第2间隔对置的透明导电膜(SD1)和(SD2)的层叠构成。
Description
技术领域
本发明涉及液晶显示装置，特别涉及有源矩阵型的液晶显示板及其制造方法。
背景技术
此种液晶显示装置是由液晶显示板PNL和驱动电路及背光灯等周边装置组合而成。图8为说明典型的纵向电场型(所谓TN型)的液晶显示装置的概略构成例的剖面示意图。通常，构成有源矩阵型的液晶显示装置的液晶显示板是在由第1基板(有源矩阵基板或薄膜晶体管基板)构成的第1面板PNL1和由第2基板(对置基板或彩色滤光片基板)构成的第2面板PNL2之间封入液晶LC而形成。
在构成第1面板PNL1的第1基板SUB1的内面上有薄膜晶体管TFT和由此薄膜晶体管TFT驱动的像素电极PX，在最上层形成第1取向膜ORI1，赋予液晶取向控制能。另外，在外面(背面)粘贴有第1偏振片POL1。另一方面，在构成第2基板SUB2的内面上有彩色滤光片CF，将与邻接像素的彩色滤光片之间分开的遮光层(黑矩阵)BM及对置电极CT，在最上层形成第2取向膜ORI2，赋予液晶取向控制能。另外，在外面(表面)粘贴有将偏光轴与第1偏振片POL1的偏光轴配置成为正交尼科尔棱镜的第2偏振片POL2。另外，图示中省略了其详细构成。
在第1基板SUB1上制作薄膜晶体管TFT的制造工序中，在该基板上，首先，形成由铬等金属制作的平行配置的多个栅配线及从此栅配线针对每个像素延伸的栅电极。其后，形成绝缘层、有源层(硅半导体层)、数据配线、漏电极(源漏电极)、像素电极、保护膜、取向膜等，将液晶取向控制能赋予取向膜而形成第1基板。在第1基板SUB1的背面，设置背光灯BLK。另外，用来驱动此液晶显示板的电路未图示。另外，虽然源电极和漏电极在工作中是交换的，但把从数据配线延伸的电极作为漏电极，把与像素电极相连接的电极作为源电极来说明。
图9为说明在图8中说明的液晶显示板的1像素构成和构成此像素的薄膜晶体管的构成的示图。就是说，图9(a)是像素的平面图，图9(b)是沿着图9(a)的D-D’线的剖面图。如图9(a)所示，薄膜晶体管TFT配置在栅配线GL和数据配线DL的交叉部上。另外，构成像素的像素电极PX通过接触孔TH与薄膜晶体管TFT的源电极SD1连接，并且在与辅助电容配线CL之间形成辅助电容。
在图9(b)中，薄膜晶体管TFT，在形成于第1基板SUB1的表面上的底膜UW之上，形成从栅配线GL延伸的栅电极GT和为覆盖此栅电极GT形成栅绝缘膜GI。在此栅绝缘膜GI上顺序层叠作为有源层的硅(Si)半导体层SI和欧姆接触层(n+Si)NS、源电极SD1及漏电极SD2。底膜UW由氮化硅和氧化硅的层叠膜形成。
形成优选使用氮化硅(SiNx)的栅绝缘膜GI覆盖此栅配线GL及栅电极GT，在其上形成与栅配线GL交叉的多个数据配线DL。另外，与此数据配线DL同时在同一层中形成源电极SD1和漏电极SD2。
此像素在全色显示的情况下成为各单色(红、绿、蓝)的子像素，此处单称其为像素。构成像素的薄膜晶体管TFT，如上所述，是由栅电极GT、在此栅电极之上构图的硅半导体膜SI、在硅半导体膜的上层中分离形成的欧姆接触层(n+硅)NS和分别与分离后的欧姆接触层相连接的源电极和漏电极所构成。
在此薄膜晶体管的上层形成保护膜PAS，在其上对以ITO为优选的像素电极PX构图，通过在保护膜PAS中开出的接触孔TH与源电极SD1相连接。另外，形成第1取向膜覆盖像素电极PX和保护膜PAS(参照图8)，但图中未示出。
另一方面，在未图示的另一基板上，在全色的场合形成借助3色彩色滤光片和平滑层(上涂层，在图8中未示出)的对置电极(参照图8)。于是，为覆盖对置电极形成第2取向膜(参照图8)，与作为上述一方的基板的有源矩阵基板重叠，在其间隙中封入液晶。
图10为对根据现有的光刻过程制作第1面板PNL1的薄膜晶体管的制造工序的主要部分和将栅电极及源电极和漏电极(源漏电极)的制作更换为喷墨直描过程的场合的工序数目进行比较的说明图。图10的上段为利用现有的光刻过程的薄膜晶体管的形成工序图，而下段为对薄膜晶体管的布线和电极部分导入喷墨直描法的工序图。首先，对上段所示的各工序按照其处理内容顺序说明。
(1)薄膜晶体管的“栅电极形成工序”：在薄膜晶体管基板(的底膜)上溅射制作栅电极的金属而形成金属薄膜。此金属使用铬及铝为优选。在其上涂布感光光刻胶，通过对使用曝光掩模的图形进行曝光和显影，除了成为栅电极的部分之外使相应的金属薄膜暴露。另外，此时，要成为栅配线的部分也留下。对从感光光刻胶中暴露的金属薄膜进行刻蚀并使栅电极(及栅配线)部分以外的部分溶解。于是，将感光光刻胶剥离和清洗就形成栅电极(及栅配线)。
(2)“岛形成工序”：首先，在栅形成后，采用CVD法按照栅绝缘膜、硅半导体层和成为接触层的n+硅层的顺序成膜(3层CVD)。在其上涂布感光光刻胶，利用包含使用曝光掩模的曝光和显影的光刻过程形成光刻胶的岛图形，经刻蚀处理，剥离光刻胶和清洗之后就形成所要求的岛。
(3)“源漏电极形成工序(S-D形成工序)”：溅射源电极、漏电极形成用的金属，形成金属薄膜，利用与上述相同的光刻过程形成光刻胶的S-D电极的图形，经刻蚀处理而形成源电极和漏电极。此时，薄膜晶体管的沟道部的S-D间隙即源电极和漏电极的对置间隙也通过刻蚀形成。之后，将光刻胶剥离，清洗。
(4)“层间绝缘膜形成工序”：在包含源漏电极的整个区域形成层间绝缘膜，通过光刻过程将用来连接像素电极和源漏电极中的一个的孔(接触孔)部分的光刻胶除去，经刻蚀而形成接触孔。
(5)“像素电极形成工序”：在形成接触孔的层间绝缘膜上溅射优选为ITO的透明导电膜材料而形成透明导电薄膜。此透明导电薄膜通过接触孔与薄膜晶体管的源漏电极中的一个连接。涂布感光光刻胶将透明导电薄膜覆盖，利用光刻过程进行构图把成为像素电极的部分保留。利用刻蚀除去暴露的透明导电薄膜，在除去残留的光刻胶并清洗之后就形成像素电极。
之后，涂布取向膜，赋予液晶取向控制能，完成在图8中说明的第1面板PNL1。在此第1面板上叠置具有彩色滤光片和对置电极的第2面板PNL2，在其间隙内封入液晶而成为液晶显示板。
下面，对图10的下段所示的薄膜晶体管的布线和电极部分导入的喷墨直描的工序进行说明。在图10下段所示的工序中，使用喷墨直描法代替上述的(1)“栅电极形成工序”直接在薄膜晶体管基板上形成栅电极及栅配线。并且，在(3)“源漏电极形成工序(S-D形成工序)”中使用喷墨直描形成成为源电极及漏电极的金属膜。于是，对此金属膜在岛的沟道部分进行刻蚀而在源电极和漏电极之间形成间隙。其后的过程与图10的上段相同。
利用喷墨法形成上述薄膜晶体管基板的布线等的方法在专利文献1(日本专利特开2003-318193号公报)中揭示。在专利文献1中，记述有使用含有导电材料的液体材料借助喷墨法形成薄膜晶体管TFT的栅电极，另外使用含有半导体材料的液体材料借助喷墨法形成薄膜晶体管TFT的源电极及漏电极的情况。另外，专利文献2(日本专利特开2000-249821号公报)揭示对光催化剂层实施曝光得到亲液图形。另外，专利文献3(日本专利特开2002-520840号公报)是揭示后述的无掩模曝光的文献例。
发明内容
本发明提供了一种液晶显示板，具有：第1基板，形成有具备从栅配线向有源层的区域延伸的栅电极和从数据配线向有源层的区域延伸的漏电极的薄膜晶体管；第2基板，形成有彩色滤光层和对置电极；和液晶层，封入于在上述第1基板的内面的最上层成膜的第1取向膜和在上述第2基板的最上层成膜的第2取向膜之间，具有比通过喷墨直描所得到的10μm的间隔狭窄的源电极-漏电极间隔，所述液晶显示板的特征在于：上述第1基板的薄膜晶体管的源电极及漏电极由导体层和透明导电膜构成，所述导体层在上述有源层的上层通过喷墨直描以10μm以上的第1间隔对置配置，所述透明导电膜覆盖上述对置配置的导体层的表面和上述对置配置的导体层的各对置端的表面，并以比上述导体层的各对置端的上述第1间隔狭窄的第2间隔对置。
本发明还提供了一种液晶显示板的制造方法，所述液晶显示板具有：第1基板，形成有具备从多个栅配线向有源层的区域延伸的栅电极和从数据配线向有源层的区域延伸的漏电极的薄膜晶体管；第2基板，形成有彩色滤光层和对置电极；和液晶层，封入于在上述第1基板的内面的最上层成膜的第1取向膜和在上述第2基板的最上层成膜的第2取向膜之间，所述液晶显示板的制造方法的特征在于：在覆盖在上述第1基板上形成的栅配线和栅电极的栅绝缘膜上，对半导体层和在上述半导体层上所形成的接触层进行构图以作为半导体岛；为了在成为上述薄膜晶体管的有源层的上述半导体岛之上借助喷墨直描在上述有源层上形成沟道，具有通过喷墨直描得到的10μm的第1间隔来形成源电极和漏电极；覆盖上述源电极和上述漏电极的表面及两电极的各对置端的表面以及该对置端之间，溅射透明导电膜以形成溅射膜，对上述源电极和上述漏电极的对置端之间的上述透明导电膜进行刻蚀而形成比上述第1间隔狭窄的第2间隔的间隙。
在薄膜晶体管基板中制作薄膜晶体管之际，形成该栅电极或源漏电极的构图要重复进行金属溅射工序、光刻胶涂布和光刻工序、刻蚀工序、光刻胶剥离清洗工序。但在重复进行这种工序的方法中，要实现削减制造设备、大幅度降低处理时间是困难的。
业已提出使用喷墨的直描法代替上述工序。通过采用喷墨直描法可以简化薄膜晶体管的形成，削减制造设备和大幅度提高生产效率，可以期待液晶显示装置的成本降低。在源电极和漏电极的间隙是将在图10中说明的喷墨直描法和构图组合制作而成时，依然需要光刻过程而成为降低成本的障碍。
为了不使用光刻过程直接分离源漏电极而形成间隙，考虑使用喷墨直描法。不过，虽然采用喷墨直描法形成薄膜晶体管变得容易，但利用喷墨直描法构图时，形成具有小于等于30μm的狭窄间隔的图形是困难的。随着液晶显示装置的高精细化，薄膜晶体管的高精细结构是必需的。薄膜晶体管的高精细结构化必然要求沟道部的狭小化，即源电极和漏电极的对置部的间隙狭小化。
业已提出，在使用喷墨方式的栅配线和栅电极的形成中，使用所谓的疏亲液对比图形法代替IJ直描。此疏亲液对比图形法，比如，是一种使基板上的栅配线形成部和栅电极形成部成为亲液性图形，而其以外的部分成为疏液性，以IJ法使导电性墨水滴下流入到亲液性的栅配线形成部和栅电极形成部的方法(前述的专利文献2)。另外，已知的还有涂布光催化剂，将使用微镜的无掩模曝光产生的亲液化和IJ涂布组合的方法(前述的专利文献3)。
但是，在疏亲液对比图形法中，在亲液性图形中存在宽度不同的图形时，会出现在宽度狭窄的图形的前端导电墨水不会流入的部分，产生宽度狭窄的图形的膜厚变薄的现象。另外，在使用Bank的方法中，需要用于Bank形成的光刻过程和用于制作疏亲性图形的过程，工序数目难以削减。
本发明的目的在于提供一种可以对薄膜晶体管的电极及布线直接使用喷墨直描，并且在不增加过程的情况下实现源电极和漏电极间的间隙缩小到小于等于4μm的狭小化的液晶显示板及其制造方法。
为达到上述目的，本发明的液晶显示板是通过将薄膜晶体管的源电极及漏电极在有源层的上层以第1间隔对置配置的导体层和覆盖上述有源层的上层和该对置配置的导体层的各个对置端并以比各对置端的第1间隔狭窄的第2间隔对置的透明导电膜的层叠构成。在其制造中，通过对导体层的形成使用喷墨直描削减用来形成薄膜晶体管的光刻过程数目，在其上层叠透明导电膜，通过利用光刻过程将其分离，得到用于狭窄沟道的精细间隙。
根据本发明，可以大幅度削减构成液晶显示板的薄膜晶体管的形成所需要的过程数目，以低成本提供高精细的液晶显示装置。
附图说明
图1为说明构成本发明的液晶显示板的第1基板(薄膜晶体管基板)的制造过程的主要部分的工序图。
图2为作为具体结构对说明本发明的液晶显示板的实施例1的薄膜晶体管的制造工序进行说明的示图。
图3为作为具体结构对说明本发明的液晶显示板的实施例1的薄膜晶体管的制造工序进行说明的图2的后续图。
图4为作为具体结构对说明本发明的液晶显示板的实施例1的薄膜晶体管的制造工序进行说明的图3的后续图。
图5为作为具体结构对说明本发明的液晶显示板的实施例1的薄膜晶体管的制造工序进行说明的图4的后续图。
图6为作为具体结构对说明本发明的液晶显示板的实施例1的薄膜晶体管的制造工序进行说明的图5的后续图。
图7为说明有源矩阵型液晶显示装置的等效电路图。
图8为说明典型的纵向电场型(所谓TN型)的液晶显示装置的概略构成例的剖面示意图。
图9为说明在图8中说明的液晶显示板的1像素的构成和构成此像素的薄膜晶体管的构成的示图。
图10为对根据现有的光刻过程制作第1面板PNL1的薄膜晶体管的制造工序的主要部分和将栅电极及源电极和漏电极(源漏电极)的制作更换为喷墨直描过程的场合的工序数目进行比较的说明图。
附图标记说明
SUB1：第1基板(薄膜晶体管基板)、SUB2：第2基板(彩色滤光片基板)、GL：栅配线、GT：栅电极、GI：栅绝缘膜、nSI：n+接触层、SI：硅半导体层、TCF：透明导电膜、RG：光刻胶、V：源漏间间隙形成用的沟。
具体实施方式
下面参照实施例的附图对本发明的实施形态进行详细说明。
图1为说明构成本发明的液晶显示板的第1基板(薄膜晶体管基板)的制造过程的主要部分的工序图。首先，在优选为玻璃基板的第1基板(薄膜晶体管基板)的内面(底膜之上)上借助喷墨直描形成栅电极和栅配线。此栅电极和栅配线的直描与图10的下段示出的栅直描过程相同。
在岛形成工序中，首先，在栅形成后，利用CVD法按照顺序形成以下的薄膜：栅绝缘膜、硅半导体层、作为接触层的n+硅层(3层CVD)。在其上涂布感光光刻胶，借助包含使用曝光掩模的曝光和显影的光刻过程形成光刻胶的岛图形，进行刻蚀处理，光刻胶剥离和清洗而形成所要求的岛。
在源漏电极形成工序(S-D形成工序)中，在岛上在形成沟道的源电极和漏电极的对置端部分中保留间隔，并借助喷墨直描形成源电极和漏电极形成用的导电性墨。
层间绝缘膜形成工序，在包含源漏电极的基板上的整个区域形成层间绝缘膜，借助光刻过程至少使包含源电极和漏电极的对置端部分的沟道区域暴露。
在像素形成工序中，首先，溅射覆盖暴露的沟道区域和层间绝缘膜并优选为ITO的透明导电膜TCF。在溅射后的透明导电膜TCF之上涂布光刻胶，利用光刻过程除去沟道部分的光刻胶来形成间隔比借助喷墨直描形成的源电极和漏电极的对置端的间隔狭窄的沟。此时，在数据配线、栅配线及栅电极的空端部分也将光刻胶除去以使像素电极从数据配线及栅配线分离。
利用刻蚀对除去光刻胶后的部分的透明导电膜TCF进行加工。其后，剥离残留的光刻胶并清洗之后，在沟道部分进行间隙刻蚀，得到以狭窄间隔对置的透明导电膜TCF的源电极和漏电极的对置构造。此时，也形成与源电极相连接的像素电极。其后，进行取向膜的成膜和摩擦处理而完成薄膜晶体管基板。
图2～图6为将上述薄膜晶体管的制造工序作为具体构造进行说明的示图，图2～图4的(a)为示出平面，而(b)为示出沿着该点线的主要部分的剖面图。首先，如图2所示，在作为第1基板的玻璃基板SUB1的内面，在利用喷墨法形成的栅配线GL和栅电极GT之上形成栅绝缘膜GI。在此栅绝缘膜GI之上通过成膜形成硅半导体层SI和n+接触层nSI，借助光刻过程形成用来形成薄膜晶体管的有源层的岛。
包含此有源层的上部，以薄膜晶体管的沟道部分为中心，以喷墨直描法形成成为源电极SD1和数据配线DL及漏电极SD2的导体层。此时，源电极SD1的部分和漏电极SD2的间隙D将大于等于作为喷墨直描法的界限的10μm。另外，源电极和漏电极在工作中有时进行切换，此处，如图所示，是对固定场合进行说明。
在图3中，形成层间绝缘膜INS覆盖成为源电极SDI和数据配线DL及漏电极SD2的导体层，利用光刻过程除去在源电极SD1和漏电极SD2的对置区域上形成的沟道部分的层间绝缘膜INS，使要成为源电极SD1和漏电极SD2的导体的端部及n+接触层nSI暴露。
也包含成为源电极SD1和漏电极SD2的导体的端部及n+接触层nSI的暴露部分，在基板显示的整个区域上溅射优选为ITO的透明导电膜TCF，涂布光刻胶RG覆盖其上。借助光刻过程在此光刻胶RG中除去沟道部分的光刻胶并形成比利用喷墨直描形成的源电极和漏电极的对置端的间隔狭窄的间隔的沟V。此时，对于光刻胶RG，使用也除去栅配线及栅电极的空端部分的图形的曝光掩模来使像素电极从数据配线及栅配线分离(参照图4)。
利用刻蚀对除去光刻胶RG后的部分的透明导电膜TCF进行加工。之后，如图5所示，剥离残留的光刻胶、清洗而使透明导电膜暴露。与在源电极SD1层上层叠的透明导电膜连接的部分形成像素电极PX。于是，对沟道部分的透明导电膜实施间隙刻蚀，可得到以间隔d对置的透明导电膜TCF的源电极SD1和漏电极SD2的对置结构，所述间隔d比利用喷墨直描设置的源电极部分SD1A和漏电极部分SD2A的对置部间隔D更狭窄。
之后，如图6所示，对n+接触层nSI进行刻蚀加工而在下层的硅半导体层SI上形成沟道。之后，进行取向膜的成膜和摩擦处理而完成薄膜晶体管基板。在此薄膜晶体管基板上粘接未图示的彩色滤光片基板，封入液晶而得到液晶显示板。将此液晶显示板与驱动电路及背光灯、其他结构部件组合就可以构成液晶显示装置。
图7为说明有源矩阵型液晶显示装置的等效电路的示图。图7(a)为整个液晶显示板的电路图，图7(b)为图7(a)的像素部PXL的扩大图。在图7(a)中，在显示板PNL上以矩阵方式排列多个像素部PXL，各像素部PXL，由栅配线驱动电路GDR选择，根据来自数据配线(也称为数据配线、源配线)驱动电路DDR的显示数据信号点亮。
就是说，与由栅配线驱动电路GDR选择的栅配线GL相对应，从数据配线驱动电路DDR通过数据配线DL向液晶显示板PNL的像素部PXL中的薄膜晶体管TFT供给显示数据(电压)。
如图7(b)所示，构成像素部PXL的薄膜晶体管TFT，设置在栅配线GL和数据配线DL的交叉部上。薄膜晶体管TFT的栅电极GT与栅配线GL相连接，薄膜晶体管TFT的漏电极或源电极(在此时刻为漏电极)SD2与数据配线DL相连接。
薄膜晶体管TFT的漏电极或源电极(在此时刻为源电极)SD1与液晶(元件)LC的像素电极PX相连接。液晶LC，处于像素电极PX和共用电极CT之间，由供给像素电极PX的数据(电压)驱动。另外，用来临时保存数据的辅助电容Ca连接在漏电极SD2和辅助电容配线CL之间。
图7中的漏电极或源电极是由上述的本发明的实施例形成的。
Claims (9)
1.一种液晶显示板，具有：
第1基板，形成有具备从栅配线向有源层的区域延伸的栅电极和从数据配线向有源层的区域延伸的漏电极的薄膜晶体管；
第2基板，形成有彩色滤光层和对置电极；和
液晶层，封入于在上述第1基板的内面的最上层成膜的第1取向膜和在上述第2基板的最上层成膜的第2取向膜之间，
具有比通过喷墨直描的极限所得到的间隔狭窄的源电极-漏电极间隔，
所述液晶显示板的特征在于：
上述第1基板的薄膜晶体管的源电极及漏电极由导体层和透明导电膜构成，
所述导体层在上述有源层的上层通过喷墨直描以10μm以上的第1间隔对置配置，所述透明导电膜覆盖上述对置配置的导体层的表面和上述对置配置的导体层的各对置端的表面，并以比上述导体层的各对置端的上述第1间隔狭窄的第2间隔对置。
2.如权利要求1所述的液晶显示板，其特征在于：
构成以上述第1间隔配置的上述源电极及漏电极的上述各个导体层是利用包含金属粒子的导电性墨水的喷墨直描形成的；
上述透明导电膜是由导电性金属氧化物的溅射膜构成的，上述第2间隔是对该溅射膜进行刻蚀而形成的。
3.如权利要求2所述的液晶显示板，其特征在于：
上述第2间隔小于等于4μm。
4.一种液晶显示板的制造方法，所述液晶显示板具有：
第1基板，形成有具备从多个栅配线向有源层的区域延伸的栅电极和从数据配线向有源层的区域延伸的漏电极的薄膜晶体管；
第2基板，形成有彩色滤光层和对置电极；和
液晶层，封入于在上述第1基板的内面的最上层成膜的第1取向膜和在上述第2基板的最上层成膜的第2取向膜之间，
所述液晶显示板的制造方法的特征在于：
在覆盖在上述第1基板上形成的栅配线和栅电极的栅绝缘膜上，对半导体层和在上述半导体层上所形成的接触层进行构图以作为半导体岛；
为了在成为上述薄膜晶体管的有源层的上述半导体岛之上借助喷墨直描在上述有源层上形成沟道，具有作为喷墨直描的极限的第1间隔来形成源电极和漏电极；
覆盖上述源电极和上述漏电极的表面及两电极的各对置端的表面以及该对置端之间，溅射透明导电膜以形成溅射膜，
对上述源电极和上述漏电极的对置端之间的上述透明导电膜进行刻蚀而形成比上述第1间隔狭窄的第2间隔的间隙。
5.如权利要求4所述的液晶显示板的制造方法，其特征在于：
借助上述喷墨直描形成的上述第1间隔大于等于10μm，通过上述刻蚀形成的上述第2间隔小于等于4μm。
6.如权利要求4所述的液晶显示板的制造方法，其特征在于：
通过疏亲对比图形、喷墨直描和喷墨滴下形成上述栅配线和上述栅电极。
7.如权利要求6所述的液晶显示板的制造方法，其特征在于：
借助喷墨直描形成上述栅配线，借助喷墨滴下形成上述栅电极。
8.如权利要求5所述的液晶显示板的制造方法，其特征在于：
通过疏亲对比图形、喷墨直描和喷墨滴下形成上述栅配线和上述栅电极。
9.如权利要求8所述的液晶显示板的制造方法，其特征在于：
借助喷墨直描形成上述栅配线，借助喷墨滴下形成上述栅电极。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006239799A JP4565572B2 (ja) | 2006-09-05 | 2006-09-05 | 液晶表示パネルの製造方法 |
| JP2006239799 | 2006-09-05 | ||
| JP2006-239799 | 2006-09-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101140397A CN101140397A (zh) | 2008-03-12 |
| CN101140397B true CN101140397B (zh) | 2010-06-02 |
Family
ID=38777665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200710141671XA Expired - Fee Related CN101140397B (zh) | 2006-09-05 | 2007-08-17 | 液晶显示板及其制造方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US20080055508A1 (zh) |
| EP (1) | EP1898257B1 (zh) |
| JP (1) | JP4565572B2 (zh) |
| KR (1) | KR100922271B1 (zh) |
| CN (1) | CN101140397B (zh) |
| AT (1) | ATE484007T1 (zh) |
| DE (1) | DE602007009616D1 (zh) |
| TW (1) | TW200827892A (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101557817B1 (ko) | 2008-12-15 | 2015-10-07 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| WO2012002040A1 (en) * | 2010-07-01 | 2012-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Driving method of liquid crystal display device |
| CN103489876B (zh) * | 2013-09-27 | 2016-07-06 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
| US20210356873A1 (en) * | 2018-09-19 | 2021-11-18 | Asml Netherlands B.V. | Metrology method and apparatus therefor |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003318193A (ja) * | 2002-04-22 | 2003-11-07 | Seiko Epson Corp | デバイス、その製造方法及び電子装置 |
| CN1679171A (zh) * | 2002-08-30 | 2005-10-05 | 夏普株式会社 | Tft阵列基板、液晶显示器件、tft阵列基板和液晶显示器件的制造方法以及电子装置 |
| US6956236B1 (en) * | 1998-12-14 | 2005-10-18 | Lg. Phillips Lcd Co., Ltd. | Wiring, TFT substrate using the same and LCD |
| US20060086978A1 (en) * | 2004-10-21 | 2006-04-27 | Seiko Epson Corporation | Thin film transistor, electro-optical device and electronic apparatus |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5132248A (en) * | 1988-05-31 | 1992-07-21 | The United States Of America As Represented By The United States Department Of Energy | Direct write with microelectronic circuit fabrication |
| US5539219A (en) * | 1995-05-19 | 1996-07-23 | Ois Optical Imaging Systems, Inc. | Thin film transistor with reduced channel length for liquid crystal displays |
| US6107641A (en) * | 1997-09-10 | 2000-08-22 | Xerox Corporation | Thin film transistor with reduced parasitic capacitance and reduced feed-through voltage |
| US6251550B1 (en) | 1998-07-10 | 2001-06-26 | Ball Semiconductor, Inc. | Maskless photolithography system that digitally shifts mask data responsive to alignment data |
| JP3679943B2 (ja) | 1999-03-02 | 2005-08-03 | 大日本印刷株式会社 | パターン形成体の製造方法 |
| KR20010003763A (ko) * | 1999-06-25 | 2001-01-15 | 김영환 | 박막 트랜지스터 액정 표시소자의 제조방법 |
| JP4943589B2 (ja) * | 2001-04-26 | 2012-05-30 | ゲットナー・ファンデーション・エルエルシー | 液晶表示装置の製造方法 |
| KR100980020B1 (ko) * | 2003-08-28 | 2010-09-03 | 삼성전자주식회사 | 박막 트랜지스터 표시판과 그 제조 방법 |
| JP4737971B2 (ja) * | 2003-11-14 | 2011-08-03 | 株式会社半導体エネルギー研究所 | 液晶表示装置および液晶表示装置の作製方法 |
| JP4671665B2 (ja) * | 2003-11-14 | 2011-04-20 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
| KR101012792B1 (ko) * | 2003-12-08 | 2011-02-08 | 삼성전자주식회사 | 박막 트랜지스터 표시판과 그 제조 방법 |
| KR100671813B1 (ko) * | 2004-10-15 | 2007-01-19 | 세이코 엡슨 가부시키가이샤 | 박막 패턴 형성 방법, 반도체 장치, 전기 광학 장치, 및전자 기기 |
| JP2006190852A (ja) * | 2005-01-07 | 2006-07-20 | Future Vision:Kk | 薄膜トランジスタ及びこれを用いた液晶表示装置 |
-
2006
- 2006-09-05 JP JP2006239799A patent/JP4565572B2/ja not_active Expired - Fee Related
-
2007
- 2007-08-09 TW TW096129397A patent/TW200827892A/zh unknown
- 2007-08-16 KR KR1020070082173A patent/KR100922271B1/ko not_active IP Right Cessation
- 2007-08-17 CN CN200710141671XA patent/CN101140397B/zh not_active Expired - Fee Related
- 2007-08-31 DE DE602007009616T patent/DE602007009616D1/de active Active
- 2007-08-31 EP EP07253457A patent/EP1898257B1/en not_active Not-in-force
- 2007-08-31 AT AT07253457T patent/ATE484007T1/de not_active IP Right Cessation
- 2007-09-05 US US11/850,092 patent/US20080055508A1/en not_active Abandoned
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6956236B1 (en) * | 1998-12-14 | 2005-10-18 | Lg. Phillips Lcd Co., Ltd. | Wiring, TFT substrate using the same and LCD |
| JP2003318193A (ja) * | 2002-04-22 | 2003-11-07 | Seiko Epson Corp | デバイス、その製造方法及び電子装置 |
| CN1679171A (zh) * | 2002-08-30 | 2005-10-05 | 夏普株式会社 | Tft阵列基板、液晶显示器件、tft阵列基板和液晶显示器件的制造方法以及电子装置 |
| US20060086978A1 (en) * | 2004-10-21 | 2006-04-27 | Seiko Epson Corporation | Thin film transistor, electro-optical device and electronic apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080022038A (ko) | 2008-03-10 |
| EP1898257A1 (en) | 2008-03-12 |
| TW200827892A (en) | 2008-07-01 |
| KR100922271B1 (ko) | 2009-10-15 |
| JP4565572B2 (ja) | 2010-10-20 |
| US20080055508A1 (en) | 2008-03-06 |
| DE602007009616D1 (de) | 2010-11-18 |
| CN101140397A (zh) | 2008-03-12 |
| EP1898257B1 (en) | 2010-10-06 |
| JP2008066358A (ja) | 2008-03-21 |
| ATE484007T1 (de) | 2010-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100578327C (zh) | 液晶显示板的制造方法及液晶显示板 | |
| US5187604A (en) | Multi-layer external terminals of liquid crystal displays with thin-film transistors | |
| CN100544005C (zh) | 水平电场施加型薄膜晶体管基板及其制造方法 | |
| KR100255592B1 (ko) | 액정 표시 장치 구조 및 그 제조 방법 | |
| US7663711B2 (en) | Liquid crystal display and methods of fabricating and repairing the same | |
| CN100582899C (zh) | 一种彩色滤光层在薄膜晶体管之上的液晶显示器件及其制造方法 | |
| JP2008107849A (ja) | 液晶表示装置及びその製造方法 | |
| US20090085038A1 (en) | Substrate for display device, manufacturing method for same and display device | |
| KR20130054780A (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 | |
| CN102473369A (zh) | 配线基板及其制造方法、显示面板以及显示装置 | |
| KR20080044645A (ko) | 액정표시패널 및 이의 제조방법 | |
| KR20060073381A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| JP2000162647A (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| CN101140397B (zh) | 液晶显示板及其制造方法 | |
| EP2455804B1 (en) | Liquid crystal display device having pixel electrodes and common electrode on the same substrate and manufacturing method therof | |
| JP2002328385A (ja) | 液晶表示装置 | |
| KR100672626B1 (ko) | 액정패널 및 그 제조방법 | |
| KR20070025528A (ko) | 액정 표시 장치, 박막 트랜지스터 기판 및 그 제조 방법 | |
| US20180120610A1 (en) | Liquid crystal display device and method of manufacturing same | |
| US20190051678A1 (en) | Method of producing display panel board | |
| KR20090060048A (ko) | 액정표시장치 및 그 제조방법 | |
| KR100252307B1 (ko) | 액정 표시 장치 제조 방법 및 그 방법에 의한 액정 표시 장치의 구조 | |
| JP2005134543A (ja) | 電気光学装置用基板の検査方法、及び電気光学装置用基板の製造方法。 | |
| KR20180111742A (ko) | 박막트랜지스터 어레이 기판 및 그 제조방법 | |
| KR20080049198A (ko) | 액정 표시 장치 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100602 Termination date: 20110817 |