CN101136710B - 虚级联恢复的数据存储控制方法 - Google Patents

Abstract

本发明公开了一种用于虚级联恢复的数据存储控制方法。设置读写数据和地址缓存器；将恢复前的数据写入写数据缓存器的填充页，将DDR SDRAM的写地址和读地址写入写地址缓存器和读地址缓存器的填充页；如果填充页被写满，则进行读取页和填充页的切换；从写数据缓存器的读取页的当前列中读出所存储的数据，并将数据写入读出的写地址；从读出的读地址读出数据，并将数据写入读数据缓存器的填充页的当前列中；将下一列作为当前列，直至写数据缓存器的读取页被读空并且读数据缓存器的填充页被写满；同时对读写数据和地址缓存器的填充页和读取页进行切换，重复数据读写。本发明实现了使用DDR SDRAM进行虚级联延时补偿中的数据存储控制。

Description

虚级联恢复的数据存储控制方法

技术领域

本发明涉及数字传输技术，尤其涉及一种用于虚级联恢复的数据存储控制方法。

背景技术

在SDH(Synchronous digital hierarchy，同步数字体系)***中，为了灵活组网以及提高带宽利用效率，常常以虚级联的方式传递数据。虚级联技术的原理是允许任意多个小的容器级联起来并组装成为一个比较大的容器来传输数据业务。这种技术可以级联VC-m(m＝11，12，2，3，4)等不同速率的容器，允许非常小颗粒的带宽调节、提供比相邻级联更精确的带宽。

由于构成VCG(Virtual Concatenation Group，即虚级联组)的成员所走的路径不同，造成不同成员有不同的延时；另外，由于添加删除的先后顺序导致发送侧发送的端口数据不一定按照时隙编号的顺序发送，但传输过程的数据是按照时隙顺序排列的，为了得到正确的数据，下游的接收芯片必须将接收到的成员按照原有的规律对齐，并重排顺序，这个过程即为“虚级联恢复”；其中对齐数据的过程被称为“延时补偿”，重排数据的过程被称为“顺序重排”。

实现虚级联恢复的一般方法是将存在时延的数据缓存于内部或外部RAM(Random Access Memory，随机存取存储器)中，再按照对齐的规律将数据读出。芯片的虚级联恢复能力越强，***所允许的支路之间的延时就越大，***的性能也随之提高。

在相同的处理方法下，存储器的容量大小决定了虚级联恢复的能力。在目前的虚级联恢复一般都是采用外置SSRAM(Synchronousinterface Static Random Access Memory，同步接口静态随机存取存储器)实现，SSRAM提供一个双向的数据通道，读写操作没有开销时钟，效率高，但缺点是：1、容量小，价格相对昂贵，导致***延时补偿的能力受到限制。目前主流的SSRAM的容量是18Mb，按照专利文献“提高VC-3和VC-4虚级联延时补偿能力的方法”的方法，对于STM-16，最多只能恢复约34ms的支路延时，而目前18Mb SSRAM的价格大约在20美元。因此，在成本上约束了***中延时补偿的能力，在一些特定的需要支持长延时的场合就需要寻找新的方法。

在G.707协议中规定，虚级联恢复理论上可以补偿256ms的支路延时，对于STM-16，补偿VC-12的256ms的延时大约需要136×8×256×2×1008＝561512448比特，即大约550Mb，目前DDRSDRAM(Double Data Rate Synchronous Dynamic Random AccessMemory，双数据速率同步动态随机存取存储器)最适合应用于这种场合，DDR SDRAM价格低廉，容量大，性价比高，目前512Mb的DDR SDRAM价格大约30美元，若在虚级联恢复中采用DDRSDRAM，在成本相近的情况下，可以支持的延时补偿能力远远超过采用SSRAM进行延时补偿。

由于DDR SDRAM和SSRAM的控制方法不同，因此，在虚级联恢复延时补偿中进行数据存储控制的方法需要重新设计，主要是为了满足DDR SDRAM块操作和提高其工作效率的特性。

发明内容

本发明的主要目的在于提供一种用于虚级联恢复的数据存储控制方法，用于克服采用内置RAM或者外部SSRAM实现虚级联恢复的延时补偿能力受到RAM容量和成本的限制，只能实现几十毫秒延时的补偿的问题。

为了实现上述目的，本发明提供了一种用于虚级联恢复的数据存储控制方法。数据存储控制方法包括以下步骤：

步骤S101，设置写数据缓存器、写地址缓存器、读数据缓存器、以及读地址缓存器，将每个缓存器分成读取页和填充页两部分，并且设置DDR SDRAM，用于读写数据；

步骤S102，将恢复前的虚级联数据写入写数据缓存器的填充页，将DDR SDRAM的写地址写入写地址缓存器的填充页，将DDRSDRAM的读地址写入读地址缓存器的填充页；

步骤S104，判断写数据缓存器的填充页、写地址缓存器的填充页、以及读地址缓存器的填充页是否被写满，如果未被写满，则返回至步骤S102，如果被写满，则进行读取页和填充页的切换；

步骤S106，从写地址缓存器的读取页的当前列中读出所存储的DDR SDRAM的写地址，从写数据缓存器的读取页的当前列中读出所存储的数据，并将数据写入写地址；

步骤S108，从读地址缓存器的读取页的当前列中读出所存储的DDR SDRAM的读地址，从读地址读出数据，并将数据写入读数据缓存器的填充页的当前列中；

步骤S110，如果写数据缓存器的读取页被读空，并且读数据缓存器的填充页被写满，则进行至步骤S112，否则，将下一列作为当前列，返回至步骤S106；

步骤S112，同时对写数据缓存器、写地址缓存器、读数据缓存器、和读地址缓存器的填充页和读取页进行切换，返回至步骤S106。

在步骤S102中，写入写地址缓存器的填充页的写地址与写入写数据缓存器的写数据同步。

在步骤S104之后，第一次执行步骤S106时，当前列为第一列。

在步骤S106中，从写地址缓存器的读取页的当前列中读出所存储的DDR SDRAM的写地址后，向DDR SDRAM发出对写地址的写操作申请，DDR SDRAM响应写操作申请并返回握手信号后，将数据写入写地址。

在步骤S108中，从读地址缓存器的读取页的当前列中读出所存储的DDR SDRAM的读地址后，向DDR SDRAM发出对读地址的读操作申请，DDR SDRAM响应读操作申请并返回数据有效信号后，将数据写入读数据缓存器的填充页的当前列中。

写数据缓存器、写地址缓存器、读数据缓存器、和读地址缓存器的填充页和读取页中每一列存储完成一次DDR SDRAM突发读写所需要的数据或地址。

写数据缓存器的填充页被填满的方向为由行到列，读取页被读空的方向为由列到行，读数据缓存器的读取页被读空的方向为由行到列，填充页被填满的方向为由列到行。

读数据缓存器的读取页中的数据被读出作为恢复后的数据。

写数据缓存器、写地址缓存器、读数据缓存器、和读地址缓存器的填充页和读取页中的列的列号与虚级联的时隙号相对应。

在步骤S102中，根据时隙号与列号的对应关系，将恢复前的虚级联数据写入写数据缓存器的填充页。

通过上述技术方案，本发明按照支路时隙的顺序从地址缓存器和数据缓存器中同步读出数据和DDR SDRAM的地址，与DDRSDRAM交互完成将有延时的支路数据写入DDR SDRAM和将延时补偿后的支路数据读出DDR SDRAM，从而实现使用DDR SDRAM进行虚级联延时补偿中的数据存储控制。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1是根据本发明的数据存储控制方法的流程图；

图2是根据本发明实施例的虚级联恢复的原理框图；

图3是根据本发明实施例的写数据缓存器的结构图；

图4是根据本发明实施例的读数据缓存器的结构图；以及

图5是根据本发明实施例的方法的主流程图。

具体实施方式

下面将参考附图详细说明本发明。

参照图1，根据本发明的用于虚级联恢复的数据存储控制方法包括以下步骤：

步骤S101，设置写数据缓存器、写地址缓存器、读数据缓存器、以及读地址缓存器，将每个缓存器分成读取页和填充页两部分，并且设置DDR SDRAM，用于读写数据。

步骤S102，将恢复前的虚级联数据写入写数据缓存器的填充页，将DDR SDRAM的写地址写入写地址缓存器的填充页，将DDRSDRAM的读地址写入读地址缓存器的填充页。

写入写地址缓存器的填充页的写地址与写入写数据缓存器的写数据同步。

写数据缓存器、写地址缓存器、读数据缓存器、和读地址缓存器的填充页和读取页中的列的列号与虚级联的时隙号相对应。根据时隙号与列号的对应关系，将恢复前的虚级联数据写入写数据缓存器的填充页。

步骤S104，判断写数据缓存器的填充页、写地址缓存器的填充页、以及读地址缓存器的填充页是否被写满，如果未被写满，则返回至步骤S102，如果被写满，则进行读取页和填充页的切换。

步骤S106，从写地址缓存器的读取页的当前列中读出所存储的DDR SDRAM的写地址，从写数据缓存器的读取页的当前列中读出所存储的数据，并将数据写入写地址。

具体地，从写地址缓存器的读取页的当前列中读出所存储的DDR SDRAM的写地址后，向DDR SDRAM发出对写地址的写操作申请，DDR SDRAM响应写操作申请并返回握手信号后，将数据写入写地址。

在步骤S104之后，第一次执行步骤S106时，当前列为第一列。

步骤S108，从读地址缓存器的读取页的当前列中读出所存储的DDR SDRAM的读地址，从读地址读出数据，并将数据写入读数据缓存器的填充页的当前列中。

具体地，从读地址缓存器的读取页的当前列中读出所存储的DDR SDRAM的读地址后，向DDR SDRAM发出对读地址的读操作申请，DDR SDRAM响应读操作申请并返回数据有效信号后，将数据写入读数据缓存器的填充页的当前列中。

步骤S110，如果写数据缓存器的读取页被读空，并且读数据缓存器的填充页被写满，则进行至步骤S112，否则，将下一列作为当前列，返回至步骤S106。

步骤S112，同时对写数据缓存器、写地址缓存器、读数据缓存器、和读地址缓存器的填充页和读取页进行切换，返回至步骤S106。

写数据缓存器、写地址缓存器、读数据缓存器、和读地址缓存器的填充页和读取页中每一列存储完成一次DDR SDRAM突发读写所需要的数据或地址。

写数据缓存器的填充页被填满的方向为由行到列，读取页被读空的方向为由列到行，读数据缓存器的读取页被读空的方向为由行到列，填充页被填满的方向为由列到行。

读数据缓存器的读取页中的数据被读出作为恢复后的数据。

本发明所要解决的技术问题是现有技术中，采用内置RAM或者外部SSRAM实现虚级联恢复的延时补偿能力受到RAM容量和成本的限制，只能实现几十毫秒延时的补偿的问题，提出一种使用DDR SDRAM进行虚级联延时补偿中的数据存储控制方法。

本发明的核心思想是：针对DDR SDRAM按块读写操作的特殊性，在芯片内部使用数据缓存器存储虚级联各个支路一定数量的数据，包括写入DDR SDRAM的数据和从DDR SDRAM读出的数据；此外，还要使用地址缓存器存储DDR SDRAM的写地址和读地址；按照支路时隙的顺序从地址缓存器和数据缓存器中同步读出数据和DDR SDRAM的地址，与DDR SDRAM交互完成将有延时的支路数据写入DDR SDRAM和将延时补偿后的支路数据读出DDR SDRAM。

一种在使用DDR SDRAM进行虚级联延时补偿中的数据存储控制方法，包括：

使用四个缓存器分别存储写入DDR SDRAM的数据、从DDRSDRAM读出的数据、DDR SDRAM的写地址和DDR SDRAM的读地址，这些缓存器都被分成两部分，交替作为读取页和填充页，每页又分为若干列，每列存储完成一次DDR SDRAM突发读写所需要的数据或地址，同一时刻只有一列处于活动状态，称为当前列。

第一步、将延时补偿前的虚级联数据写入写数据缓存器的填充页，将与写数据同步的DDR SDRAM的写地址写入写地址缓存器的填充页，将DDR SDRAM的读地址写入读地址缓存器的填充页；待写数据缓存器的填充页被写满后，进行写数据缓存器的读取页和填充页的切换，同样，待写地址缓存器和读地址缓存器的填充页被写满后，进行写地址缓存器和读地址缓存器的读取页和填充页的切换。

第二步、从写地址缓存器的读取页的第一列中读出所存储的DDR SDRAM的写地址，并向DDR SDRAM发出对该地址的写操作申请，DDR SDRAM响应写操作申请并返回握手信号后，将写数据缓存器读取页中第一列中所存储的数据读出，并作为一次突发操作写入DDR SDRAM。

第三步、从读地址缓存器的读取页中读出第一列所存储的DDRSDRAM的读地址，向DDR SDRAM发出对该地址的读操作申请，DDR SDRAM响应读操作申请并返回数据有效信号后，将DDRSDRAM输出的数据依次写入读数据缓存器的填充页的第一列中。

第四步、当读数据缓存器填充页的第一列被写满后，则回到第二步将写数据缓存器的下一列中的数据写入DDR SDRAM，交替第二步和第三步直至写数据缓存器的读取页被读空，而且读数据缓存器的填充页被写满。

第五步、写数据缓存器的读取页被读空，而且读数据缓存器的填充页被写满后，同时对写数据缓存器、写地址缓存器、读数据缓存器、和读地址缓存器的填充页和读取页进行切换；然后回到第二步继续数据的写入和读出操作。

本发明在虚级联恢复中使用DDR SDRAM进行延时的补偿，将带有延时的支路数据按缓存页的方式以突发操作的形式写入DDR SDRAM，然后以缓存页的方式以突发操作的形式读出DDRSDRAM。是虚级联恢复时延补偿中的一种新的数据存储控制方法，利用了DDR SDRAM的价格优势降低了***的成本。对于STM-16，补偿VC-12的256ms延时需要500M以上的RAM容量，采用DDRSDRAM的成本为30美元左右，而目前还没有容量这么大的SSRAM，目前主流的SSRAM容量为18M，成本大约20美元，因此，本发明在成本相近的情况下可以大幅度提高***虚级联恢复延时补偿的能力。

下面对本发明所述方法进行详细的说明。

图2是本发明中虚级联恢复的原理框图。图中的写数据缓存器、写地址缓存器、读数据缓存器、读地址缓存器和读写使能控制部分构成了数据存储控制模块。这些缓存器都被分成两部分，交替作为读取页和填充页，每页都按照时隙复用类型分为若干列，每列存储完成一次DDR SDRAM突发读写所需要的数据或地址。缓存器的列号与虚级联的时隙号相对应，对于不同类型的VC，占用的列数不同。VC-12只占用一列，VC-3占用连续的21列，而VC-4占用连续的63列。在列的分配上，从低位开始，首先分配VC-4，然后分配VC-3，最后是VC-12，因此，缓存器所需要的列数取决于***最多可以容纳的VC-12的数量。

读写地址生成模块结合恢复前的数据送来的标记信号产生DDR SDRAM的读地址和写地址，并分别送至读和写地址缓存器。恢复前的数据被送至写数据缓存器，按照上述时隙号与列号的对应关系写入填充页。读数据缓存器存储从DDR SDRAM中读出的数据，存储的方式也是按照上述时隙号与列号的对应关系。读写使能控制模块根据技术方案中所述缓存页交替读写的方法控制各个缓存器的读写操作和与DDR SDRAM的交互控制。图中的DDRSDRAM控制器用于对DDR SDRAM进行控制和指令译码。图中的标记信号适配模块保存输入虚级联数据的端口号和序列号，当进行延时补偿后的数据从读数据缓存中读出时，同时从信号适配缓存器读出端口号和序列号与净荷数据同步送到后续模块。

图3是写数据缓存器的结构图。图中写数据缓存器被分成上下两页，交替作为填充页和读取页，而每页被分成n行和m列，n表示一次突发读写DDR SDRAM数据的数量，而m表示被恢复的数据中最多包含的时隙数量。列的分配与时隙对应，按照支路类型，从低位到高位，首先分配VC-4，每个VC-4占用63列，然后是VC-3，每个VC-3占用21列，最后是VC-12，各占一列。将输入的净荷数据按照支路类型对应的列号写入填充页。对于VC-4和VC-3，当写满填充页的一列后则从填充页底开始写下一列，填充页被填满的方向是由行到列，即先横向再竖向填充。由于DDR SDRAM是每次写入的数据是整个读取页中的一列，对于读取页，数据被读空的方向是由列到行，即先竖向再横向读取。

此外，读写地址缓存器的结构和写数据缓存器的结构是相同的，所不同的是读写地址缓存器中储存的是DDR SDRAM的读写地址，一页中的一列单位储存的是一次DDR SDRAM突发读写操作所需要的地址。

图4是读数据缓存器的结构图。读数据缓存器与写数据缓存器结构基本相同，只是读数据缓存器的读取页被读空的方向是由行到列，即先横向再竖向填充，而填充页被填满的方向是由列到行，即先竖向再横向读取。

图5是本发明提出的方法的主流程图。开始的时候缓存器中都没有数据，虚级联恢复前的数据和相应的DDR SDRAM读写地址被持续地写入写数据缓存器和读写地址缓存器的填充页，而读数据缓存器的读取页的数据也是持续地被读出作为虚级联恢复后的数据。当写数据缓存器的填充页被写满时，进行读取页和填充页的切换；接下来写数据缓存器的读取页第一列数据被读出，并写入到写地址缓存器的读取页第一列中存储的DDR SDRAM写地址中；然后从DDR SDRAM读出存储在读地址缓存器读取页第一列的DDRSDRAM读地址中的数据，写入到写数据缓存器的填充页第一列中；将列号递增重复上述读写操作，一直到最后一列，也就是写数据缓存器和读写地址缓存器的读取页被读空，同时读数据缓存器的填充页被写满；此时等待写数据缓存器的填充页被写满则进行读取页和填充页的切换，重新开始一个读写周期。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种用于虚级联恢复的数据存储控制方法，其特征在于，包括以下步骤：

步骤S101，设置写数据缓存器、写地址缓存器、读数据缓存器、以及读地址缓存器，将每个所述缓存器分成读取页和填充页两部分，并且设置双数据速率同步动态随机存取存储器DDR SDRAM，用于读写数据；

步骤S102，将恢复前的虚级联数据写入所述写数据缓存器的填充页，将所述DDR SDRAM的写地址写入所述写地址缓存器的填充页，将所述DDR SDRAM的读地址写入所述读地址缓存器的填充页，其中，根据所述时隙号与所述列号的对应关系，将恢复前的虚级联数据写入所述写数据缓存器的填充页；

步骤S104，判断所述写数据缓存器的填充页、所述写地址缓存器的填充页、以及所述读地址缓存器的填充页是否被写满，如果未被写满，则返回至步骤S102，如果被写满，则进行读取页和填充页的切换；

步骤S106，从所述写地址缓存器的读取页的当前列中读出所存储的所述DDR SDRAM的写地址，从所述写数据缓存器的读取页的当前列中读出所存储的数据，并将所述数据写入所述写地址；

步骤S108，从所述读地址缓存器的读取页的当前列中读出所存储的所述DDR SDRAM的读地址，从所述读地址读出数据，并将所述数据写入所述读数据缓存器的填充页的当前列中；

步骤S110，如果所述写数据缓存器的读取页被读空，并且所述读数据缓存器的填充页被写满，则进行至步骤S112，否则，将下一列作为当前列，返回至步骤S106；

步骤S112，同时对所述写数据缓存器、所述写地址缓存器、所述读数据缓存器、和所述读地址缓存器的填充页和读取页进行切换，返回至步骤S106，其中，所述写数据缓存器、所述写地址缓存器、所述读数据缓存器、和所述读地址缓存器的填充页和读取页中的列的列号与虚级联的时隙号相对应。

2.根据权利要求1所述的数据存储控制方法，其特征在于，在步骤S102中，写入所述写地址缓存器的填充页的所述写地址与写入所述写数据缓存器的写数据同步。

3.根据权利要求1所述的数据存储控制方法，其特征在于，在步骤S104之后，第一次执行步骤S106时，所述当前列为第一列。

4.根据权利要求1所述的数据存储控制方法，其特征在于，在步骤S106中，从所述写地址缓存器的读取页的当前列中读出所存储的所述DDR SDRAM的写地址后，向所述DDR SDRAM发出对所述写地址的写操作申请，所述DDR SDRAM响应所述写操作申请并返回握手信号后，将所述数据写入所述写地址。

5.根据权利要求1所述的数据存储控制方法，其特征在于，在步骤S108中，从所述读地址缓存器的读取页的当前列中读出所存储的所述DDR SDRAM的读地址后，向所述DDR SDRAM发出对所述读地址的读操作申请，所述DDR SDRAM响应所述读操作申请并返回数据有效信号后，将所述数据写入读数据缓存器的填充页的当前列中。

6.根据权利要求1至5中任一项所述的数据存储控制方法，其特征在于，所述写数据缓存器、所述写地址缓存器、所述读数据缓存器、和所述读地址缓存器的填充页和读取页中每一列存储完成一次所述DDR SDRAM突发读写所需要的数据或地址。

7.根据权利要求1至5中任一项所述的数据存储控制方法，其特征在于，所述写数据缓存器的填充页被填满的方向为由行到列，读取页被读空的方向为由列到行，所述读数据缓存器的读取页被读空的方向为由行到列，填充页被填满的方向为由列到行。

8.根据权利要求1至5中任一项所述的数据存储控制方法，其特征在于，所述读数据缓存器的读取页中的数据被读出作为恢复后的数据。

Images