CN100417159C

CN100417159C - 降低虚级联恢复模块工作频率的方法

Info

Publication number: CN100417159C
Application number: CNB2004100373821A
Authority: CN
Inventors: 周炼
Original assignee: ZTE Corp
Current assignee: ZTE Corp
Priority date: 2004-04-30
Filing date: 2004-04-30
Publication date: 2008-09-03
Anticipated expiration: 2024-04-30
Also published as: CN1571427A

Abstract

一种降低虚级联恢复模块工作频率的方法，通过转变数据的位宽来降低数据总线的频率，包括(一)在虚级联恢复模块与SDH处理接口处，将字节格式的SDH数据转变为8xN(其中N＝2，3，4，5，...)比特格式，并转化其他相应的指示信号；(二)将8xN比特的数据送到虚级联恢复模块处理；(三)将虚级联恢复模块处理后送出的8xN比特的数据转变成8比特数据，并转化对应的指示信号。本发明降低了芯片内部的最高工作频率以及和外部RAM接口的数据频率，从而降低了芯片的开发难度；并且在有两级指针的映射路径中，将高阶指针的调整下泄到低阶指针，进一步简化了虚级联恢复的处理。

Description

降低虚级联恢复模块工作频率的方法

技术领域

本发明涉及数字传输领域，具体地说，涉及SDH(Synchronous digitalhierarchy，即同步数字体系)***中虚级联恢复方法。

背景技术

在SDH***中，为了灵活组网以及提高带宽利用效率，虚级联技术已经日益成为传递数据的主要方法，其原理是允许任意多个小的容器级联起来并组装成为一个比较大的容器来传输数据业务。这种技术可以级联VC-11、VC-12，VC-3、VC-4等不同速率的容器，允许非常小颗粒的带宽调节、提供比相邻级联更精确的带宽。此外，由于虚级联的业务在网络中是被看成为多个独立的容器(即非级联的容器)，所以可以通过传统的、不支持虚级联的SDH/SONET网络传输，只要终端设备具有虚级联功能即可。虚级联最大的优势在于从此SDH网络可以提供合适大小的通道给数据业务，避免了带宽的浪费。由于构成VCG(Virtual Concatenation Group，即虚级联组)的成员所走的路径不同，造成不同支路有不同的延时，为了得到正确的数据，下游的接收设备必须将接收到的支路数据按照原有的规律对齐，该过程即为“虚级联恢复”。芯片的虚级联恢复能力越强，***所允许的支路之间的延时就越大，***的性能也就随之提高。实现虚级联恢复的方法一般是将存在时延的数据缓存于存储器中，再按照对齐的规律将数据读出。在相同的处理方法下，存储器的容量大小决定了虚级联恢复能力。为了提高虚级联恢复能力，一般采用容量较大的外部RAM(RandomAccess Memory随机存取存储器)缓存数据。

由于虚级联恢复和SDH的所有支路相关，无法像SDH其他部分那样作解复用处理，是整个SDH处理中频率最高的部分；另外，通常情况下，外部RAM常采用双向数据总线进行数据的收发，总线的时钟频率将比数据提高一倍。这样，如果按照现有的处理方法，芯片与RAM接口部分的时钟频率将比内部处理最高频率时钟再提高一倍，使这部分的时钟频率成为整个***的“瓶颈”，极大地增加芯片的设计、验证和后端工作的难度。

发明内容

本发明要解决的技术问题是现有技术存在的因为虚级联恢复时钟频率过高，导致的芯片设计、验证和后端工作难度大等缺点，以期提供一种能够降低虚级联恢复模块工作频率、降低芯片内部的最高工作频率以及和外部RAM接口的数据频率，从而降低芯片开发难度的方法。

本发明所述降低虚级联恢复模块工作频率的方法，其特征在于，通过转变数据的位宽来降低数据总线的频率，具体包括以下步骤：

一、在虚级联恢复模块与SDH处理接口处，通过将没有缓存和缓存一次、缓存两次......缓存N-1次的数据合并将字节格式的SDH数据转变为8xN(其中N＝2，3，4，5，...)比特格式，并转化其他相应的指示信号，送至虚级联恢复模块；

1、将SDH净荷数据按照支路存储，下一次轮到该支路时读出，

和该支路的当前数据合并成16位宽的数据。该16位宽数据和转换前频率相同，但每两个这样的数据中只有一个有效，通过一个指示信号识别该有效数据。

2、如果要转换成24位宽格式，则在过程1中将缓存一次后的数据再次按照支路存储，下一次轮到该支路时读出，将没有缓存和缓存一次、缓存两次的数据合并，得到24位宽的数据。转换后的数据频率和转换前相同，但每三个这样的数据中只有一个有效，通过指示信号识别是否有效。

3、如果要转换成8xN位宽格式，则按照过程2类推，通过多次缓存后合并，得到8xN位宽的数据，该数据频率和转换前相同，但只有N分之一的数据有效，通过指示信号识别。

4、将存储设备的存储空间按照SDH支路总数划分成多个逻辑块，将各条支路的有效的8xN位宽数据写入存储设备对应的逻辑块；

5、用1/N原时钟频率的时钟生成存储设备读方向使能和地址，读出8XN位宽数据，得到频率为原有频率1/N，位宽为原位宽N倍的数据。

5.1用1/N原时钟频率生成读方向帧结构，该帧结构按照原SDH的帧头定位，有净荷和非净荷区间，原则上保证净荷位置的面积和标准SDH帧结构面积一致，并设置正负调整位置；在同时有高阶和低阶两级指针的映射路径中，对齐高阶指针；

5.2在读方向帧结构的净荷区间，增加读地址；

5.3通过监视存储设备读写地址之间的距离，判断读出速率和写入速率是否一致，并通过在读方向的调整位置作调整，保持读写速率一致。

5.4从支路编号对应的存储设备逻辑块中读出8xN位宽数据，和对应指示信号一起送到虚级联恢复模块。

二、用1/N原时钟频率读出8xN位宽数据，和对应指示信号一起送到虚级联恢复模块。

三、将虚级联恢复模块处理后送出的8xN比特的数据转变成8比特数据，并转化对应的指示信号。

1、将虚级联恢复模块送出的数据按照VCG解复用，将各个VCG数据送入各自的处理模块。

2、将8xN比特数据按照VCG写入RAM缓存，写地址的频率为原有时钟频率的1/N；

3、按照支路的顺序将数据从RAM读出N次，每次取8位有效，读地址的频率为原有时钟频率的1/N。

通过本发明所述转变数据的位宽方法，将虚级联恢复模块的工作频率降低N倍，从而降低芯片开发和硬件设计的难度；并且在转化过程，对齐了原SDH***的高阶指针，便于虚级联恢复模块的处理。

附图说明

图1是本发明所述方法流程示意图。

图2是8-8xN合并过程示意图。

图3是读方向生成的帧结构示意图。

图4是步骤5中所述存储设备控制框图。

图5是8-8xN位宽转换过程数据结构转换示意图。

图6是8xN-8位宽转换的解复用示意图。

图7是8xN-8位宽转换过程中的数据结构示意图。

具体实施方式

下面结合附图，对本发明所述方法进行详细的说明。

图1是位宽转换模块和虚级联恢复模块的关系示意图。本发明介绍的是图中有阴影的两个模块。8-8xN模块位于SDH和虚级联恢复模块接口之间，8xN-8模块在虚级联恢复和下游模块之间。

图2是8-8xN合并过程的功能框图，8位宽的数据data经过第一次缓存后得到data_b1，经过第二次缓存后得到data_b2，通过第N-1次缓存后得到data_b(N-1)，将这没有缓存的和缓存后的N-1个8位宽的数据按照顺序组合成8xN位宽的数据，该数据频率和转换前相同，送至图4所示的存储设备处理。

图3是步骤5中介绍的读方向生成的帧结构示意图。图3中上图是标准的SDH结构示意图(以四个VC-4构成的STM-1为例)；图3中下图是读方向生成的帧结构示意，该图以转换成16位宽为例。图中的数字表示时隙编号；生成的帧结构高阶指针固定，和原有的SDH使用相同的定帧位置，这样可以简化下游虚级联恢复模块的处理。斜线阴影和点状阴影分别表示正负调整位置。帧结构中列数比标准SDH结构减少了一倍，每一列的宽度扩大了一倍，即时钟频率降低一倍，原则上保持两个帧结构的净荷总面积一致。本发明介绍的正负调整位置可以在任意位置，不受本图例限制。

图4是步骤5中介绍的存储设备的控制框图。步骤4产生存储设备的写地址，步骤5产生读方向时序，并生成存储设备的读地址。通过比较读写地址，在读方向作正负调整，使读写速率一致。从图中所示的存储设备读出数据，该数据频率为原数据频率N分之一，位宽为8xN，送至虚级联恢复模块。

图5是8-8xN位宽转换过程中数据结构示意图，以8-16转换为例进行说明。图中data表示每个时隙的数据，其中数据0，3，6是同一个VC的数据，1，4，7是另一个VC的数据；vc_num是VC支路编号；pre_data是经过一次缓存后按照时隙读出的数据；data_16_t是把缓存后的数据和时隙当前数据合并得到的16位宽数据，该数据频率和转换前一样，数据03表示数据高8位数值是0，低8位数值为3(本发明要求数据合并过程保持固定的高低位关系即可，并不受此例限制)，其余数据依次类推；data_16是从图4中存储设备读出的16位宽数据，频率为原有数据频率的二分之一。

图6是步骤三中介绍的解复用过程示意图，从虚级联恢复模块送出的8xN位宽数据按照VCG分开，分别送到各自的8xN-8位宽转换模块。

图7是8xN-8位宽转换过程中的数据结构示意图，以16-8位宽转换为例。图中data_16_i是图6介绍的解复用后送来的16位宽数据，这些数据都属于同一个VCG，该VCG共有0、1、2三个VC支路；图中数据03表示数据高8位数值是0，低8位数值为3(本发明要求数据合并过程保持固定的高低位关系即可，并不受此例限制)，其余数据依次类推；vc_num_16_i是对应的VC支路编号；data_8是转换后得到的8位宽数据。

Claims

1. 一种降低虚级联恢复模块工作频率的方法，其特征在于，通过转变数据的位宽来降低数据总线的频率，具体包括以下步骤：

(一)在虚级联恢复模块与SDH处理接口处，通过将没有缓存和缓存一次、缓存两次......缓存N-1次的数据合并将字节格式的SDH数据转变为8xN的比特格式，N＝2，3，4，5，...并转化其他相应的指示信号；

(二)用1/N原时钟频率读出8xN位宽数据，和对应指示信号一起送到虚级联恢复模块；

(三)将虚级联恢复模块处理后送出的8xN比特的数据转变成8比特数据，并转化对应的指示信号。

2. 如权利要求1所述的降低虚级联恢复模块工作频率的方法，其特征在于，所述步骤(一)进一步包括以下步骤：

(1)将SDH净荷数据按照支路存储，下一次轮到该支路时读出，和该支路的当前数据合并成16位宽的数据；

(2)如果要转换成24位宽格式，则在步骤(1)中将缓存一次后的数据再次按照支路存储，下一次轮到该支路时读出，将没有缓存和缓存一次、缓存两次的数据合并，得到24位宽的数据；

(3)如果要转换成8xN位宽格式，则按照步骤(2)类推，通过多次缓存后合并，得到8xN位宽的数据；

(4)将存储设备的存储空间按照SDH支路总数划分成多个逻辑块，将各条支路的有效的8xN位宽数据写入存储设备对应的逻辑块；

(5)用1/N原时钟频率的时钟生成存储设备读方向使能和地址，读出8XN位宽数据，得到频率为原有频率1/N，位宽为原位宽N倍的数据。

3. 如权利要求2所述的降低虚级联恢复模块工作频率的方法，其特征在于，所述步骤(1)中的16位宽数据和转换前频率相同，但每两个这样的数据中只有一个有效，通过一个指示信号识别该有效数据。

4. 如权利要求2所述的降低虚级联恢复模块工作频率的方法，其特征在于，所述步骤(2)中转换后的数据频率和转换前相同，但每三个这样的数据中只有一个有效，通过指示信号识别是否有效。

5. 如权利要求2所述的降低虚级联恢复模块工作频率的方法，其特征在于，所述步骤(3)中转换后的数据频率和转换前相同，但只有N分之一的数据有效，通过指示信号识别。

6. 如权利要求2所述的降低虚级联恢复模块工作频率的方法，其特征在于，所述步骤(5)进一步包括以下步骤：

(5.1)用1/N原时钟频率生成读方向帧结构；

(5.2)在读方向帧结构的净荷区间，增加读地址；

(5.3)通过监视存储设备读写地址之间的距离，判断读出速率和写入速率是否一致，并通过在读方向的调整位置作调整，保持读写速率一致；

(5.4)从支路编号对应的存储设备逻辑块中读出8xN位宽数据，和对应指示信号一起送到虚级联恢复模块。

7. 如权利要求6所述的降低虚级联恢复模块工作频率的方法，其特征在于，所述步骤(5.1)中的帧结构按照原SDH的帧头定位，有净荷和非净荷区间，保证净荷位置的面积和标准SDH帧结构面积一致，并设置正负调整位置；在同时有高阶和低阶两级指针的映射路径中，对齐高阶指针。

8. 如权利要求1所述的降低虚级联恢复模块工作频率的方法，其特征在于，所述步骤(三)进一步包括以下步骤：

(1)将虚级联恢复模块送出的数据按照虚级联组解复用，将各个虚级联组数据送入各自的处理模块；

(2)将8xN比特数据按照虚级联组写入RAM缓存，写地址的频率为原有时钟频率的1/N；

(3)按照支路的顺序将数据从RAM读出N次，每次取8位有效，读地址的频率为原有时钟频率的1/N。