CN101131966A - 像素结构的制作方法 - Google Patents
像素结构的制作方法 Download PDFInfo
- Publication number
- CN101131966A CN101131966A CNA2007101616877A CN200710161687A CN101131966A CN 101131966 A CN101131966 A CN 101131966A CN A2007101616877 A CNA2007101616877 A CN A2007101616877A CN 200710161687 A CN200710161687 A CN 200710161687A CN 101131966 A CN101131966 A CN 101131966A
- Authority
- CN
- China
- Prior art keywords
- layer
- photoresist
- pixel structure
- production method
- forms
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明提供一种像素结构的制作方法,该方法包括下列步骤:首先,提供一基板,并形成一栅极于基板上。接着,形成一栅介电层于基板上,以覆盖栅极。继之,同时形成一信道层、一源极以及一漏极于栅极上方的栅介电层上,其中源极与漏极配置于信道层的部分区域,且栅极、信道层、源极以及漏极构成一薄膜晶体管。接着,形成一保护层于栅介电层与薄膜晶体管上。然后,使用一激光经由一第一屏蔽照射保护层,以使得保护层暴露出漏极。接着,形成一像素电极于栅介电层上,且像素电极连接至暴露的漏极。本发明的像素结构的制作方法较为简单因而降低制作成本。
Description
技术领域
本发明是有关于一种像素结构的制作方法,且特别是有关于一种使用激光剥离制造工艺(laser ablation process)来制作保护层的像素结构的制作方法(METHOD FOR MANUFACTURING PIXEL STRUCTURE)。
背景技术
显示器为人与信息的沟通界面,目前以平面显示器为主要发展的趋势。平面显示器主要有以下几种:有机电激发光显示器(organicelectroluminescence display)、电浆显示器(plasma display panel)以及薄膜晶体管液晶显示器等(thin film transistor liquid crystal display)。其中,又以薄膜晶体管液晶显示器的应用最为广泛。一般而言,薄膜晶体管液晶显示器主要由薄膜晶体管数组基板(thin film transistor array substrate)、彩色滤光数组基板(color filter substrate)和液晶层(liquid crystal layer)所构成。其中,薄膜晶体管数组基板包括多条扫描线(scan lines)、多条数据线(data lines)以及多个数组排列的像素结构(pixel unit),且各个像素结构分别与对应的扫描线及数据线电性连接。
图1A~图1G为现有像素结构的制造流程图。首先,请参照图1A,提供一基板10,并由第一道光罩制造工艺于基板10上形成一栅极20。接着,请参照图1B,在基板10上形成一栅极绝缘层30以覆盖住栅极20。然后,请参照图1C,由第二道光罩制造工艺于栅极绝缘层30上形成一位于栅极20上方的信道层40。一般而言,信道层40的材质为非晶硅(amorphous silicon)。之后,请参照图1D,由第三道光罩制造工艺于信道层40的部分区域以与门极绝缘层30的部分区域上形成一源极50以及一漏极60。由图1D可知,源极50与漏极60分别由信道层40的两侧延伸至栅极绝缘层30上,并将信道层40的部分区域暴露。接着,请参照图1E,于基板10上形成一保护层70以覆盖栅绝缘层30、信道层40、源极50以及漏极60。然后,请参照图1F,由第四道光罩制造工艺将保护层70图案化,以于保护层70中形成一接触孔H。由图1F可知,保护层70中的接触孔H会将漏极60的部分区暴露。之后,请参照图1G,由第四道光罩制造工艺于保护层70上形成一像素电极80,由图1G可知,像素电极80会透过接触孔H与漏极60电性连接。在像素电极80制作完成之后,便完成了像素结构90的制作。
承上述,现有的像素结构90主要是由五道光罩制造工艺来进行制作,换言之,像素结构90需采用五个具有不同图案的光罩(mask)来进行制作。由于光罩的造价十分昂贵,且每道光罩制造工艺皆须使用到具有不同图案的光罩,因此,若无法缩减光罩制造工艺的数目,像素结构90的制造成本将无法降低。
此外,随着薄膜晶体管液晶显示面板的尺寸日益增加,用来制作薄膜晶体管数组基板的光罩尺寸也会随之增加,而大尺寸的光罩在造价上将更为昂贵,使得像素结构90的制造成本无法有效地降低。
发明内容
本发明关于一种像素结构的制作方法,其适于降低制作成本。
为具体描述本发明的内容,在此提出一种像素结构的制作方法,其先提供一基板,并形成一栅极于基板上。接着,形成一栅介电层于基板上,以覆盖栅极。继之,同时形成一信道层、一源极以及一漏极于栅极上方的栅介电层上,其中源极与漏极配置于信道层的部分区域,且栅极、信道层、源极以及漏极构成一薄膜晶体管。接着,形成一保护层于栅介电层与薄膜晶体管上。然后,使用一激光经由一第一屏蔽照射保护层,以使得保护层暴露出漏极。接着,形成一像素电极于栅介电层上,且像素电极连接至暴露的漏极。
在本发明的像素结构制作方法中,上述形成栅极的方法,在一实施例中例如先形成一第一金属层于基板上。接着,再图案化第一金属层,以形成栅极。在另一实施例中,形成栅极的方法例如先形成一第一金属层于基板上。接着,提供一第二屏蔽于第一金属层上方,且第二屏蔽暴露出部分的第一金属层。然后,使用激光经由第二屏蔽照射第一金属层,以移除第二屏蔽所暴露的部分第一金属层。
在本发明的像素结构制作方法中,同时形成该信道层、该源极以及该漏极的方法例如为先形成一半导体层于栅介电层上,接着,形成一第二金属层于半导体层上。继之,形成一光刻胶层于栅极上方的第二金属层上,其中光刻胶层可分为一第一光刻胶区块与位于第一区块两侧的第二光刻胶区块,且第一光刻胶区块的厚度小于第二光刻胶区块的厚度。接着,以光刻胶层为罩幕对第二金属层与半导体层进行一第一蚀刻制造工艺。然后,减少光刻胶层的厚度,直到第一光刻胶区块被完全移除。最后,以剩余的第二光刻胶区块为罩幕对第二金属层进行一第二蚀刻制造工艺,以使剩余的第二金属层构成源极与漏极,而半导体层构成信道层。在其它实施例中,信道层、源极与漏极的制作方法还包括先在形成半导体层之后,形成一欧姆接触层于半导体层表面。接着,经由第一蚀刻制造工艺与第二蚀刻制造工艺,移除对应于第二光刻胶区块之外的欧姆接触层。上述的减少光刻胶层厚度的方法包括进行一灰化(ashing)制造工艺。
在本发明的像素结构制作方法中,形成像素电极的方法,在一实施例中例如是在移除第一屏蔽所暴露的部分保护层之后,形成一导电层于保护层以及薄膜晶体管上。接着,再图案化导电层。在另一实施例中,形成像素电极的方法例如是在移除第一屏蔽所暴露的部分保护层之后,形成一导电层于保护层以及薄膜晶体管上。接着,再提供一第三屏蔽于导电层上方,且第三屏蔽暴露出部分的导电层。然后,再使用激光经由第三屏蔽照射导电层,以移除屏蔽所暴露的部分导电层。在其它实施例中,形成像素电极的方法也可以是在移除第一屏蔽所暴露的部分保护层之后,形成一光刻胶层于保护层上,其中光刻胶层暴露出部分的漏极。接着,形成一导电层以覆盖保护层、漏极以及光刻胶层。然后,移除光刻胶层以使光刻胶层上的导电层一并被移除。上述的形成导电层的方法包括由溅镀形成一铟锡氧化物层或一铟锌氧化物层。
在本发明的像素结构制作方法中,照射于导电层的激光能量例如是介于10至500mJ/cm2之间。另外,激光的波长例如是介于100nm至400nm之间。
本发明利用激光剥除的方式来制作保护层,并且使得信道层、源极与漏极同时制作完成,因此相较于现有的像素结构制作方法,可以简化制造工艺步骤并减少光罩的制作成本。此外,在制作保护层时,激光剥除所使用的屏蔽较现有的光罩简易,故此激光剥离制造工艺步骤中所使用的屏蔽的造价较为低廉。
附图说明
图1A~图1G为现有像素结构的制造流程图。
图2A~图2G为本发明的一种像素结构的制作方法的示意图。
图3A~图3C为一种形成栅极的激光剥离制造工艺示意图。
图4A~图4C为一种形成像素电极的激光剥离制造工艺示意图。
图5A~图5C为另一种形成像素电极的制作方法示意图。
10、200:基板
20、212:栅极
30:第一介电层
40、232:信道层
50、242:源极
60、244:漏极
70:第二介电层
80、282:像素电极
90:像素结构
210:第一金属层
220:栅介电层
230:半导体层
240:第二金属层
250、250’:光刻胶层
250a:第一光刻胶区块
250b:第二光刻胶区块
260:薄膜晶体管
270:保护层
280:导电层
282:像素电极
H:接触孔
L:激光
S1:第一屏蔽
S2:第二屏蔽
S3:第三屏蔽
具体实施方式
为让本发明的上述特征和优点能更明显易懂,下文特举较佳实施例,并配合附图,作详细说明如下。
图2A~图2G为本发明的一种像素结构的制作方法的示意图。请参照图2A,首先提供一基板200,基板200的材质例如为玻璃、塑料等硬质或软质材料。接着,形成一栅极212于基板200上。在本实施例中,可先形成一第一金属层210(绘示于图3A)于基板200上,之后再将第一金属层210图案化,以形成栅极212。此外,第一金属层210例如是由溅镀(sputtering)、蒸镀(evaporation)或是其它薄膜沉积技术所形成,而第一金属层210的图案化例如是由光刻蚀刻制造工艺来进行。
接着,请参照图2B,于基板200上形成一覆盖栅极212的栅介电层220,其中栅介电层220例如是由化学气相沉积法(chemical vapor deposition,CVD)或其它合适的薄膜沉积技术所形成,而栅介电层220的材质例如是氧化硅、氮化硅或氮氧化硅等介电材料。接着,于栅介电层220上依序形成一半导体层230以及一第二金属层240。在本实施例中,半导体层230的材质例如是非晶硅(amorphous silicon)或其它半导体材料,而第二金属层240的材质例如为铝(Al)、钼(Mo)、钛(Ti)、钕(Nd)、上述的氮化物如氮化钼(MoN)、氮化钛(TiN)、其叠层、上述的合金或是其它导电材料。
接着请参考图2C,在形成第二金属层240之后,于栅极212上方的第二金属层240上形成一光刻胶层250。如图2C所示,光刻胶层250可分为一第一光刻胶区块250a与位于第一光刻胶区块250a两侧的第二光刻胶区块250b,且第一光刻胶区块250a的厚度小于第二光刻胶区块250b的厚度。接着,以光刻胶层250为罩幕对第二金属层240与半导体层230进行一第一蚀刻制造工艺。
接着,减少光刻胶层250的厚度,直到第一光刻胶区块250a被完全移除,如图2D所示。在本实施例中,减少光刻胶层250厚度的方法例如是采用灰化的方式。请继续参照图2D,在第一光刻胶区块250a被完全移除之后,再以剩余的第二光刻胶区块250b为罩幕对第二金属层240进行一第二蚀刻制造工艺。之后,再进行一去除剩余的光刻胶层250的制造工艺。在本实施例中,第一蚀刻制造工艺、第二蚀刻制造工艺例如为进行一湿式蚀刻,在其它实施例中,蚀刻制造工艺也可以是干式蚀刻。另外,去除光刻胶层250的制造工艺例如是湿式蚀刻制造工艺。
请接着参照图2E,剩余的第二金属层240(绘示于图2C)构成源极242与漏极244,而半导体层230(绘示于图2C)构成信道层232,其中源极242与漏极244配置于信道层232的部分区域,且栅极212、信道层232、源极242以及漏极244构成一薄膜晶体管260。值得注意的是,不同于现有,本发明的信道层232、源极242以及漏极244为同时形成的,可以减少一道光罩制造工艺,并降低制造工艺的复杂度。另外,上述薄膜晶体管260的信道层232、源极242与漏极244例如是由同一道半调式光罩(half-tone mask)或灰调光罩(gray-tone mask)制造工艺所形成。此外,在其它实施例中,在形成第二金属层240以及光刻胶层250(绘示于图2C)之前,可先在半导体层230的表面形成一欧姆接触层(未绘示),接着,再由第一蚀刻制造工艺与第二蚀刻制造工艺移除部分的欧姆接触层(未绘示)。举例而言,吾人可利用离子掺杂(ion doping)的方式于半导体层230的表面形成N型掺杂区,以减少半导体层230与第二金属层240之间的接触阻抗。
接着请参照图2F,形成一保护层270于栅介电层220与薄膜晶体管260上。在本实施例中,保护层270的材质例如为氮化硅或氧化硅,而其形成的方法例如是以物理气相沉积法或化学气相沉积法全面性地沉积在基板200上。传统使用光刻及蚀刻制造工艺移除部份保护层270,并暴露出漏极244。值得一提的是,在暴露出漏极244的同时也暴露出底下半导体层230的侧边,且实务上由于半导体层230的蚀刻速率比漏极244的金属材质的蚀刻速率快,导致半导体层230容易产生侧向凹口,以致于在沉积像素电极282(绘示于图2G)的后续制造工艺中,容易因为半导体层230的侧向凹口而使得像素电极282(绘示于图2G)无法与漏极244接合,产生漏极244与像素电极282(绘示于图2G)之间断线的问题。
本发明经由一激光剥离制造工艺而使得保护层270暴露出漏极244。其中,激光剥离制造工艺可以如图2F所示,激光L经由一第一屏蔽S1照射保护层270,以移除部分保护层270中,并暴露出漏极244。详言之,经激光L照射后的保护层270会吸收激光L的能量而从薄膜晶体管260表面剥离(lift-off),留下被第一屏蔽S1遮住的保护层270,进而将漏极244上方的部分保护层移除。具体而言,用来剥离保护层270的激光L的能量例如是介于10至500mJ/cm2之间。另外,激光L的波长例如是介于100nm至400nm之间。由于激光剥离制造工艺不会对漏极244与半导体层230产生影响或破坏,因此后续沉积的像素电极282(绘示于图2G),连接暴露的漏极244时,漏极244与半导体层230的侧边依然平缓,不会使像素电极282(绘示于图2G)产生断线。
请继续参考图2G,接着形成一像素电极282于栅介电层220上,且像素电极282连接至暴露的漏极244。在本实施例中,形成像素电极282的方法例如是在移除第一屏蔽S1所暴露的部分保护层270之后,形成一导电层280(绘示于图4A)于保护层270以及漏极244上。接着,再图案化导电层280。由于漏极244与半导体层230上的保护层270是利用激光剥离制造工艺形成,像素电极282连接暴露的漏极244时不会有断线的问题。
值得注意的是,上述形成栅极212的方法也可以是利用激光剥离制造工艺进行制作。图3A~图3C为一种形成栅极的激光剥离制造工艺示意图。请先参照图3A,形成一第一金属层210于基板200上。接着请参照图3B,提供一第二屏蔽S2于第一金属层210上方,且第二屏蔽S2暴露出部分的第一金属层210。然后,使用激光L经由第二屏蔽S2照射第一金属层210,以移除第二屏蔽S2所暴露的部分第一金属层210。最后如图3C所示,剩余的第一金属层210构成栅极212。
此外,上述形成像素电极282的制作方法也可以利用激光剥离制造工艺来完成,图4A~图4C为一种形成像素电极的激光剥离制造工艺示意图。请先参照图4A,在移除第一屏蔽S1所暴露的部分保护层270之后,形成一导电层280于保护层270以及薄膜晶体管260上。接着如图4B所示,提供一第三屏蔽S3于导电层280上方,且第三屏蔽S3暴露出部分的导电层280。然后,请参照图4C再使用激光L经由第三屏蔽S3照射导电层280,以移除第三屏蔽S3所暴露的部分导电层280。
当然,在其它实施例中,形成像素电极282的方法还可以如图5A~图5C所绘示。请先参照图5A,在移除第一屏蔽S1所暴露的部分保护层270之后,形成一光刻胶层250’于保护层270上,其中光刻胶层250’暴露出部分的漏极244。接着如图5B所示,形成一导电层280以覆盖保护层270、漏极244以及光刻胶层250’。然后,请参照图5C,移除光刻胶层250’以使光刻胶层250’上的导电层280一并被移除,而剩余的导电层280即构成像素电极282。另外,上述形成导电层280的方法例如是由溅镀形成一铟锡氧化物层或一铟锌氧化物层。此外,上述的本发明的激光剥离制造工艺也可利用数字曝光方式(digital exposure)来进行,其中数字曝光方式例如是使得激光束的自动定位以及调整能量的作用,来进行激光剥除。
基于上述,本发明同时制作信道层、源极以及漏极,因此相较于现有具有减少制造工艺步骤的优点。并且,本发明采用激光L照射的方式形成保护层,而非采用现有的光刻蚀刻制造工艺,因此本发明所提出的像素结构的制作方法至少具有下列优点:
本发明提出的像素结构的制作方法,其保护层制造工艺不需使用光刻制造工艺,故相较于光刻制造工艺所使用的高精度光罩制造工艺,能降低光罩的制作成本。
由于制作像素结构的制造工艺较少,可以减少冗长的光罩制造工艺(如光刻胶涂布、软烤、硬烤、曝光、显影、蚀刻、光刻胶剥除等)制作像素结构时所产生缺陷。
本发明所提出的激光剥除部份保护层的方法,不会对漏极与半导体层产生影响或破坏,因此后续沉积的像素电极,连接暴露的漏极时,不会产生像素电极断线的问题。
本发明所提出的激光剥除部份保护层的方法可以应用于像素修补中的像素电极的修补,以在像素结构制造工艺中,移除可能残留的像素电极(ITOresidue),解决像素电极之间的短路问题,进而增加生产良率。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明,任何所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当以权利要求所界定者为准。
Claims (14)
1.一种像素结构的制作方法,该方法包括:
提供一基板;
形成一栅极于所述基板上;
形成一栅介电层于所述基板上,以覆盖所述栅极;
同时形成一信道层、一源极以及一漏极于所述栅极上方的所述栅介电层上,其中所述源极与所述漏极配置于所述信道层的部分区域,且所述栅极、所述信道层、所述源极以及所述漏极构成一薄膜晶体管;
形成一保护层于所述栅介电层与所述薄膜晶体管上;
使用一激光经由一第一屏蔽照射所述保护层,以使得所述保护层暴露出所述漏极;以及
形成一像素电极于所述栅介电层上,且所述像素电极连接至暴露的所述漏极。
2.如权利要求1所述的像素结构的制作方法,其中,形成所述栅极的方法包括:
形成一第一金属层于所述基板上;以及
图案化所述第一金属层,以形成所述栅极。
3.如权利要求1所述的像素结构的制作方法,其中,形成所述栅极的方法包括:
形成一第一金属层于所述基板上;
提供一第二屏蔽于所述第一金属层上方,且所述第二屏蔽暴露出部分的所述第一金属层;以及
使用激光经由所述第二屏蔽照射所述第一金属层,以移除所述第二屏蔽所暴露的部分所述第一金属层。
4.如权利要求1所述的像素结构的制作方法,其中,同时形成所述信道层、所述源极以及所述漏极的方法包括:
形成一半导体层于所述栅介电层上;
形成一第二金属层于所述半导体层上;
形成一光刻胶层于所述栅极上方的所述第二金属层上,其中所述光刻胶层可分为一第一光刻胶区块与位于所述第一区块两侧的一第二光刻胶区块,且所述第一光刻胶区块的厚度小于所述第二光刻胶区块的厚度;
以所述光刻胶层为罩幕对所述第二金属层与所述半导体层进行一第一蚀刻制造工艺;
减少所述光刻胶层的厚度,直到所述第一光刻胶区块被完全移除;以及
以剩余的所述第二光刻胶区块为罩幕对所述第二金属层进行一第二蚀刻制造工艺,以使剩余的所述第二金属层构成所述源极以及所述漏极,而所述半导体层构成所述信道层。
5.如权利要求4所述的像素结构的制作方法,其中,形成所述信道层、所述源极以及所述漏极的方法还包括:
在形成所述半导体层之后,形成一欧姆接触层于所述半导体层表面:以及
经由所述第一蚀刻制造工艺与所述第二蚀刻制造工艺,移除对应于所述第二光刻胶区块之外的所述欧姆接触层。
6.如权利要求4所述的像素结构的制作方法,其中,减少所述光刻胶层厚度的方法包括进行一灰化制造工艺。
7.如权利要求1所述的像素结构的制作方法,其中,形成所述像素电极的方法包括:
在移除所述第一屏蔽所暴露的部分所述保护层之后,形成一导电层于所述保护层以及所述薄膜晶体管上;以及
图案化所述导电层。
8.如权利要求7所述的像素结构的制作方法,其中,形成所述导电层的方法包括由溅镀形成一铟锡氧化物层或一铟锌氧化物层。
9.如权利要求1所述的像素结构的制作方法,其中,形成所述像素电极的方法包括:
在移除所述第一屏蔽所暴露的部分所述保护层之后,形成一导电层于所述保护层以及所述薄膜晶体管上;
提供一第三屏蔽于所述导电层上方,且所述第三屏蔽暴露出部分的所述导电层;以及
使用激光经由所述第三屏蔽照射所述导电层,以移除所述屏蔽所暴露的部分所述导电层。
10.如权利要求9所述的像素结构的制作方法,其中,形成所述导电层的方法包括由溅镀形成一铟锡氧化物层或一铟锌氧化物层。
11.如权利要求1所述的像素结构的制作方法,其中,形成所述像素电极的方法包括:
在移除所述第一屏蔽所暴露的部分所述保护层之后,形成一光刻胶层于所述保护层上,其中所述光刻胶层暴露出部分的所述漏极;
形成一导电层,以覆盖所述保护层、所述漏极以及所述光刻胶层;以及
移除所述光刻胶层,以使所述光刻胶层上的所述导电层一并被移除。
12.如权利要求11所述的像素结构的制作方法,其中,形成所述导电层的方法包括由溅镀形成一铟锡氧化物层或一铟锌氧化物层。
13.如权利要求1所述的像素结构的制作方法,其中,所述激光的能量介于10至500mJ/cm2之间。
14.如权利要求1所述的像素结构的制作方法,其中,所述激光的波长介于100nm至400nm之间。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007101616877A CN101131966B (zh) | 2007-09-28 | 2007-09-28 | 像素结构的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007101616877A CN101131966B (zh) | 2007-09-28 | 2007-09-28 | 像素结构的制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101131966A true CN101131966A (zh) | 2008-02-27 |
CN101131966B CN101131966B (zh) | 2010-10-06 |
Family
ID=39129161
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007101616877A Expired - Fee Related CN101131966B (zh) | 2007-09-28 | 2007-09-28 | 像素结构的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101131966B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102810571A (zh) * | 2012-08-13 | 2012-12-05 | 京东方科技集团股份有限公司 | 一种基板、显示装置及该基板的制备方法 |
CN109192759A (zh) * | 2018-08-29 | 2019-01-11 | 京东方科技集团股份有限公司 | 显示面板及显示面板的制备方法 |
CN113270365A (zh) * | 2021-05-17 | 2021-08-17 | 京东方科技集团股份有限公司 | 阵列基板的制作方法及阵列基板 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101074389B1 (ko) * | 2004-11-05 | 2011-10-17 | 엘지디스플레이 주식회사 | 박막 식각 방법 및 이를 이용한 액정표시장치의 제조방법 |
KR101174429B1 (ko) * | 2006-01-24 | 2012-08-23 | 삼성전자주식회사 | 박막 트랜지스터 기판과 그 제조방법 및 이를 포함한 액정표시 장치 |
CN100444009C (zh) * | 2006-07-25 | 2008-12-17 | 友达光电股份有限公司 | 阵列基板的形成方法 |
-
2007
- 2007-09-28 CN CN2007101616877A patent/CN101131966B/zh not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102810571A (zh) * | 2012-08-13 | 2012-12-05 | 京东方科技集团股份有限公司 | 一种基板、显示装置及该基板的制备方法 |
CN102810571B (zh) * | 2012-08-13 | 2015-03-11 | 京东方科技集团股份有限公司 | 一种基板、显示装置及该基板的制备方法 |
CN109192759A (zh) * | 2018-08-29 | 2019-01-11 | 京东方科技集团股份有限公司 | 显示面板及显示面板的制备方法 |
CN113270365A (zh) * | 2021-05-17 | 2021-08-17 | 京东方科技集团股份有限公司 | 阵列基板的制作方法及阵列基板 |
Also Published As
Publication number | Publication date |
---|---|
CN101131966B (zh) | 2010-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105161505B (zh) | 一种阵列基板及其制作方法、显示面板 | |
US5435608A (en) | Radiation imager with common passivation dielectric for gate electrode and photosensor | |
JP2011155303A (ja) | Tft−lcdアレー基板及びその製造方法 | |
CN107968097B (zh) | 一种显示设备、显示基板及其制作方法 | |
JP4808654B2 (ja) | アレイ回路基板の製造方法 | |
CN101556935B (zh) | 薄膜晶体管阵列基板制造方法 | |
CN101236932A (zh) | 薄膜晶体管阵列基板的制造方法 | |
CN101131966B (zh) | 像素结构的制作方法 | |
CN102956550A (zh) | 制造主动阵列基板的方法与主动阵列基板 | |
WO2019196191A1 (zh) | 一种tft阵列基板的制备方法及tft阵列基板、显示面板 | |
CN101118881A (zh) | 像素结构的制作方法 | |
KR970006733B1 (ko) | 박막트랜지스터 제조방법 | |
CN101625492B (zh) | 薄膜晶体管阵列基板制造方法 | |
CN101330062B (zh) | 薄膜晶体管阵列基板的制作方法 | |
CN101197332A (zh) | 像素结构的制作方法 | |
CN100565845C (zh) | 像素结构的制作方法 | |
US7648865B1 (en) | Method for manufacturing pixel structure | |
CN101022093B (zh) | 像素结构的制作方法 | |
CN102097390B (zh) | 像素结构的制作方法 | |
CN100557787C (zh) | 像素结构的制作方法 | |
CN109273458A (zh) | 阵列基板及其制作方法,以及显示面板 | |
CN100587944C (zh) | 像素结构的制作方法 | |
CN101645418A (zh) | 薄膜晶体管阵列基板制造方法 | |
CN101140913A (zh) | 像素结构的制作方法 | |
CN102903678A (zh) | 像素结构的制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20101006 Termination date: 20200928 |
|
CF01 | Termination of patent right due to non-payment of annual fee |