CN101124666B - 降低半导体晶片中的陷阱密度的方法 - Google Patents
降低半导体晶片中的陷阱密度的方法 Download PDFInfo
- Publication number
- CN101124666B CN101124666B CN2005800461416A CN200580046141A CN101124666B CN 101124666 B CN101124666 B CN 101124666B CN 2005800461416 A CN2005800461416 A CN 2005800461416A CN 200580046141 A CN200580046141 A CN 200580046141A CN 101124666 B CN101124666 B CN 101124666B
- Authority
- CN
- China
- Prior art keywords
- temperature
- layer
- atmosphere
- wafer
- oxidation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 120
- 238000003949 trap density measurement Methods 0.000 title claims abstract description 20
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 230000003647 oxidation Effects 0.000 claims abstract description 71
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 71
- 238000004320 controlled atmosphere Methods 0.000 claims abstract description 48
- 230000007935 neutral effect Effects 0.000 claims abstract description 25
- 230000001590 oxidative effect Effects 0.000 claims abstract description 22
- 230000006641 stabilisation Effects 0.000 claims description 49
- 239000000463 material Substances 0.000 claims description 48
- 239000013078 crystal Substances 0.000 claims description 42
- 238000011105 stabilization Methods 0.000 claims description 41
- 238000010438 heat treatment Methods 0.000 claims description 27
- 229910052739 hydrogen Inorganic materials 0.000 claims description 19
- 238000012545 processing Methods 0.000 claims description 18
- 238000012546 transfer Methods 0.000 claims description 18
- 238000000137 annealing Methods 0.000 claims description 16
- 239000001257 hydrogen Substances 0.000 claims description 15
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 12
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 9
- 229910052734 helium Inorganic materials 0.000 claims description 9
- 239000001301 oxygen Substances 0.000 claims description 9
- 229910052760 oxygen Inorganic materials 0.000 claims description 9
- 239000001307 helium Substances 0.000 claims description 8
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 8
- 230000004888 barrier function Effects 0.000 claims description 7
- 239000000428 dust Substances 0.000 claims description 6
- 230000009467 reduction Effects 0.000 abstract description 10
- 238000007669 thermal treatment Methods 0.000 abstract 4
- 150000002500 ions Chemical class 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 148
- 235000012431 wafers Nutrition 0.000 description 102
- 230000008569 process Effects 0.000 description 15
- 239000000758 substrate Substances 0.000 description 14
- 238000002347 injection Methods 0.000 description 7
- 239000007924 injection Substances 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 230000016507 interphase Effects 0.000 description 6
- 238000011282 treatment Methods 0.000 description 6
- 239000012212 insulator Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000000678 plasma activation Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明涉及降低半导体晶片中的陷阱密度的方法。该方法用于降低多层半导体晶片的有源层与所述有源层之下的埋在所述多层晶片内的绝缘层之间的界面处的陷阱密度，所述方法包括在受控气氛中对所述多层晶片执行高温热处理，所述热处理包括在氧化温度下在至少包括氧化物质的受控气氛中执行的氧化阶段，并且导致以覆盖氧化层覆盖所述晶片的表面，所述方法还包括在所述热处理之后的去除在所述氧化阶段期间生成的所述覆盖氧化层的脱氧操作，该方法的特征在于，在所述热处理期间以及在所述氧化阶段之后，控制所述受控气氛，以在大致中性的气氛中至少包括这样的物质，该物质的离子可以向下迁移到所述晶片内的期望降低陷阱密度的所述界面处的深度。
Description
技术领域
本发明总体上涉及控制多层半导体晶片中的陷阱界面密度。
因此，本发明可以用于控制绝缘体上硅(SOI)晶片中的陷阱界面密度，但是它也适用于用从半导体材料中选择的材料制成的任何一种多层晶片(“半导体晶片”)。
将本发明应用于控制利用转移方法(transfer method)而获得的多层半导体晶片中的陷阱界面密度尤其有利。
背景技术
要说明的是，在本文中术语“转移方法”是指一种用于制造多层半导体晶片并包含转移步骤的方法，在该转移步骤期间：
·将顶部(或“供体(donor)”)晶片接合在底部晶片(也称为“操作(handle)”晶片或者“受体(receiver)”晶片)上，
·在接合之后，顶部晶片的至少一部分与底部晶片保持在一起。
例如可以根据以下方法来执行转移方法：
·Smart-CutTM方法(要说明的是，例如在由Kluwer Academic Publisher出版的Jean-Pierre Colinge所著的″Silicon On Insulator Technologies《Materials to VLSI》″的第二版中可以找到对该方法的全面描述)，
·ELTRANTM方法，
·等等...
Dit是描述陷阱界面密度特性的参数，陷阱界面密度被定义为位于多层结构的两层间的界面(例如，SOI结构的埋氧层(BOX)和表面有源层之间的界面)处的电陷阱的密度。在本文中，将Dit和“陷阱界面密度”理解为等同的。
该密度通常以每(eV.cm2)的陷阱数(即，以#/eV.cm2)表示，并且针对SOI中的BOX/有源层界面的典型值是1012#/eV.cm2。例如可以使用伪MOSFET测量技术来测量Dit。
多层半导体晶片的“有源层”是将在其中创建部件的层，该层通常与晶片的其余部分电绝缘。该有源层通常是晶片的表面层。
Dit是重要的参数，因为它对多层晶片的层中的电载流子的迁移率有影响。作为示例，SOI的BOX/有源层界面处的Dit对有源层的载流子迁移率有影响，而载流子迁移率继而是影响晶片的电性能的参数。
因此，为了影响晶片的电性能(以及将在晶片上形成的器件的性能)，期望控制多层晶片的给定界面(例如，SOI晶片的BOX/有源层界面)处的Dit值。
更确切地说，就提高多层半导体晶片的有源层中的电载流子的迁移率而言，希望使晶片中的有源层和相邻底层之间的界面处的Dit值最小(在该界面处，较低的Dit表现出与较高的迁移率相关联)。
在包括覆盖绝缘层(例如，氧化层)的有源层(例如，由Si制成)的典型SOI晶片的情况下，这将意味着希望降低有源层和氧化层之间的界面处的Dit。
要说明的是，在本文中我们将如下的多层晶片称为“SOI型晶片”，即，该多层晶片包括：
·支撑层(例如，对于经典SOI为体硅(bulk Si))，
·位于晶片的表面区域中的有源层(例如Si薄膜，但也可以是其他类型的膜，例如SiGe、Ge等)，
·和这两层之间的绝缘埋层(例如，埋氧层)。
还希望降低一组晶片(即，在相同的条件下在晶片制造设施中制造的一组晶片)的各多层晶片之间的Dit值的变化率。
已知对SOI晶片进行低温热处理以降低Dit及其在晶片中的变化率。可以在中性或者仅含有少量氢的气氛(例如，含2％H2的N2或Ar气氛)中，以高达600℃的温度执行这种热处理30分钟至120分钟的时长。
这种处理被称为“形成气体退火”(FGA)。例如Scholberg-Henriksen等人在通讯“Oxide charges induced by plasma activation for wafer bonding”，Sensors and Actuators A 102(2002)，99-105，Elsevier中提及了这种处理。
通常可观察到，当对包括多于一层的晶片进行FGA处理时，这种处理使得可以降低位于晶片表面下的第一界面处的Dit(“这里的界面理解为两个相邻层之间的分界”)。
在这点上，上述文章公开了降低覆盖体硅晶片的表面的覆盖氧化层(capping oxide layer)和下面的体硅层之间的界面处的Dit。
可以想到执行FGA处理，以减少SOI型晶片中的有源层及其底层之间的界面处的Dit(对于“经典”SOI，该界面被限定在有源层和下面的氧化层之间)。
由于该目的，人们不会想到当晶片仍被覆盖氧化层所覆盖时就对该晶片执行FGA处理这一方案(这使我们想起：这种覆盖层通常出现在晶片的表面上直到制造工序结束，并且在该工序结束时去除该覆盖氧化层)。
的确，上述文章给出了以下教导：对被覆盖氧化物覆盖的Si层执行FGA降低了覆盖氧化物和下面的Si层之间的界面处的Dit，并且对仍被其覆盖氧化物覆盖的SOI型结构执行FGA的预期结果将是降低覆盖氧化层和下面的有源层之间的界面处的Dit(而不会降低有源层和底层之间的界面处的Dit，这是所希望的)。
而且，在制造的中间阶段期间，多层晶片通常被厚度为100埃至3000埃(例如，2000埃)的覆盖氧化层所覆盖。申请人进行的试验显示，在覆盖有2000埃的这种氧化层的SOI晶片执行FGA(在450℃下，在含2％H2的Ar气氛中持续90分钟的FGA)，对有源层和下面的埋氧层之间的界面处的Dit没有影响。因此，在任何情况下，该方案看起来都不是一解决方案。
那么能够想到的方案将是，在对SOI型晶片执行了所有制造步骤(包括去除晶片上的覆盖氧化物的步骤)之后再执行FGA处理。
但是，这种处理将意味着在晶片的制造工序末端增加了另一冗长处理，当然这不是所希望的。
人们能够想到的又一方案将是，在制造SOI型晶片的早期阶段期间执行FGA处理。
例如，在接合顶部基底和底部基底之前，可以对在Smart-CutTM方法中使用的“顶部”基底执行这种早期FGA。(这使我们想起Smart-CutTM方法包含顶部基底和底部基底的接合)。
这的确可以降低顶部基底中的用于制造SOI型晶片的有源层的层和用于提供SOI型晶片的绝缘埋层的相邻绝缘层(例如，氧化层)之间的界面处的Dit。
但是，Dit是对温度敏感的参数，随后将对晶片施加的后续处理(接合、转移、稳定化、...)将包括高温处理，该高温处理会使通过早期FGA而得到的Dit值劣化。
因此，需要一种可以降低Dit及其在多层晶片中的变化率而不需要显著增加晶片的加工时间的方法。
发明内容
本发明的目的在于满足该需要。为了达到该目的，本发明提出了一种用于降低多层半导体晶片的有源层与所述有源层之下的埋在所述多层晶片内的绝缘层之间的界面处的陷阱密度的方法，所述方法包括在受控气氛中对所述多层晶片执行高温热处理，
所述热处理包括在氧化温度下在至少包括氧化物质的受控气氛中执行的氧化阶段，并且导致以覆盖氧化层覆盖所述晶片的表面，
所述方法还包括在所述热处理之后的去除在所述氧化阶段期间生成的所述覆盖氧化层的脱氧操作，
所述方法的特征在于，在所述热处理期间以及在所述氧化阶段之后，控制所述受控气氛，以在大致中性的气氛中至少包括这样的物质，该物质的离子可以向下迁移到所述晶片内的期望降低陷阱密度的所述界面处的深度。
下面是这种方法的优选的但非限制性的方面：
—在所述氧化阶段之后立即执行对受控气氛的所述控制，所述控制将受控气氛控制成在大致中性的气氛中至少包括这样的物质的气氛，该物质的离子可以向下迁移到所述晶片内的期望降低陷阱密度的所述界面处的深度，
—将对受控气氛的所述控制作为应用于所述多层晶片的高温处理来执行并且之后不对所述多层晶片执行其他高温处理，所述控制将受控气氛控制成在大致中性的气氛中至少包括这样的物质的气氛，该物质的离子可以向下迁移到所述晶片内的期望降低陷阱密度的所述界面处的深度，
—在所述脱氧操作之前执行对受控气氛的所述控制，所述控制将受控气氛控制成在大致中性的气氛中至少包括这样的物质的气氛，该物质的离子可以向下迁移到所述晶片内的期望降低陷阱密度的所述界面处的深度，
—可以迁移到所述晶片的所述深度的所述物质是氢和/或氦，
—可以迁移到所述晶片的所述深度的所述物质是氢，
—在所述最终阶段，所述受控气氛由含至少1％的H2的大致中性的气氛构成，
—在所述最终阶段，所述受控气氛由含4％的H2的大致中性的气氛构成，
—所述氧化阶段的所述氧化物质包括氧，
—所述氧化温度在800℃和1000℃之间，
—所述氧化温度是950℃，
—选择所述氧化温度，以产生厚度在1000埃至3000埃之间的覆盖氧化层，
—选择所述氧化温度，以产生厚度为2000埃的覆盖氧化层，
—所述热处理还包括在所述氧化阶段之后的稳定阶段，该稳定阶段包括在大致中性的气氛中进行的热退火，在该稳定阶段期间使所述多层晶片的接合界面稳定化，
—在充分大于所述氧化温度的温度下进行所述稳定阶段的所述热退火，
—在950℃和1200℃之间的温度下进行所述稳定阶段的所述热退火，
—在1100℃的温度下进行所述稳定阶段的所述热退火，
—在基本上等于所述氧化温度的温度下进行所述稳定阶段的所述热退火，
—在所述稳定阶段期间执行对受控气氛的所述控制，所述控制将受控气氛控制成在大致中性的气氛中至少包括这样的物质的气氛，该物质的离子可以向下迁移到所述晶片内的期望降低陷阱密度的所述界面处的深度，
—在所述稳定阶段之后的温度斜降期间执行对受控气氛的所述控制，所述控制将受控气氛控制成在大致中性的气氛中至少包括这样的物质的气氛，该物质的离子可以向下迁移到所述晶片内的期望降低陷阱密度的所述界面处的深度，
—所述温度斜降以出舟温度结束，并且在所述脱氧操作之前不对所述多层晶片执行其他高温处理，
—在所述氧化阶段之后的温度斜降期间执行对受控气氛的所述控制，所述控制将受控气氛控制成在大致中性的气氛中至少包括这样的物质的气氛，该物质的离子可以向下迁移到所述晶片内的期望降低陷阱密度的所述界面处的深度，
—所述温度斜降以出舟温度结束，并且在所述脱氧操作之前不对所述多层晶片执行其他高温处理，
—所述多层晶片是通过转移方法获得的，
—所述转移方法包括将至少一种物质植入供体基底，以在所述供体基底中生成脆性区，
—所述转移方法是Smart-CutTM型方法，
—所述多层晶片是SOI，
—所述出舟温度是450℃，
—对成批的多层晶片执行所述方法，并且出舟温度在各批间可以不同，但是对于所有批次的晶片，会获得基本上为恒定值的陷阱密度，
—对于所述批，所述出舟温度可以具有以下值：450℃-600℃-750℃，
—所述多层半导体晶片的有源层是Si层，
—所述多层半导体晶片的有源层是应变Si层。
附图说明
在下面参照附图进行的描述中，本发明的其他方面、目的和优点将显而易见，在附图中：
·图1a至图1c是示出了在根据执行根据本发明的方法的三个对应方案对多层晶片执行三种对应热处理期间的温度与时间的关系的三个图，
·图2是示出了以下述内容的图：
》通过与按公知方式执行的热处理进行比较，通过上述热处理而获得的Dit降低，以及
》与不同出舟温度相关联的处理的Dit值的稳定性。
具体实施方式
总体方面
基于用于对由SOI型半导体材料(例如SOI)制成的多层晶片的表面进行氧化的高温热处理，来实现本发明。该高温处理因而包括氧化阶段。
该热处理还可(任选地)包括用于使多层晶片的两层之间的接合界面稳定化的稳定阶段。具体地说，该结合表面可得自于按用于建立多层晶片的更早的转移方法(例如Smart-CutTM型方法，要说明的是，例如在由Kluwer Academic Publisher出版的Jean-Pierre Colinge所著的″Silicon-On-Insulator technology：Materials to VLSI″的第二版中可以找到对这种方法的总体方面的描述)来接合两个基底。
在所有情况下，本发明实现为应用于多层晶片的“高温处理”。要说明的是，在本说明书中晶片的“高温处理”是指包括将所述晶片暴露于至少950℃的温度的热处理。
包括氧化阶段的该热处理在多层晶片的表面上生成了厚度通常在1000埃和3000埃之间(例如为2000埃)的覆盖氧化层。
在该热处理之后将是脱氧操作，以便去除所述覆盖氧化层并产生完成的多层晶片。该脱氧操作可以包括化学处理(例如，HF蚀刻...)和/或其他类型的处理(对于该脱氧操作，不包括高温处理)。
多层晶片(将简称为“晶片”)已包括在其完成时要并入的层。利用现有技术已知的任何方法获得该晶片。
具体地说，可以通过转移方法获得该晶片，该转移方法包括将供体(或“顶部”)基底的至少一层接合到受体(或“底部”)基底上，从而生成了接合界面。
具体地说，这种转移方法可以是这样的方法，该方法包括用至少一种物质(species)注入供体基底，以在所述供体基底中生成脆性区。这种方法例如可以是Smart-CutTM型方法。
根据本发明的方法允许降低晶片的有源层和所述有源层之下的埋在所述多层晶片内的绝缘层之间的界面处的陷阱密度。
该有源层位于晶片的表面区域中。该有源层可以由Si或其他材料(例如，SiGe、Ge、...)制成。该层的材料可以是应变的。
在这点上，要说明的是，本发明并不限于应用于诸如绝缘体上硅晶片的晶片，而是还涉及在基底上包括薄有源层材料并且必须对其进行电属性优化的任何一种晶片。
要说明的是，术语绝缘“埋”层是指埋在晶片的有源层之下的层，但是该层自身不一定覆盖支撑层(即使对于诸如SOI的晶片，情况也是如此)。
绝缘埋层例如可以是埋氧层。它紧贴有源层地位于有源层下方。
如上所述，界面处的陷阱密度通常用参数Dit表示。
受控制气氛
总体方面
为了执行高温热处理，将晶片放置在退火室中。该室中的气氛是受控制的，并且可以看出，在热处理的不同阶段期间有选择地控制该气氛以遵守不同的规范。
更确切地说，在本发明的情况下，在热处理期间以及在氧化阶段之后，控制受控制气氛，以在大致中性的气氛中至少包括这样的物质，该物质的离子可以向下迁移到所述晶片内的期望降低陷阱密度的界面(有源层和绝缘埋层之间的界面)处的深度。
实际上来说，对晶片执行的本发明的高温热处理包括：
·开始阶段，其包括：
》在入舟(boat in)温度(该温度通常在450℃和750℃之间(例如为600℃)，并且通常与最终出舟(boat out)温度相同)下执行的进入步骤，然后是，
》第一斜升(ramp-up)步骤，其将温度从所述入舟温度升高至氧化温度，
·在所述氧化温度下执行的氧化阶段，导致用氧化层覆盖了所述晶片，
·氧化阶段之后的任选稳定阶段。该稳定阶段是在一稳定温度下执行的，可以采用以下方案之一：
》在充分大于氧化温度的稳定温度下执行该稳定阶段(方案1，将参照图1a至图1c进一步描述各方案)，并且在此情况下，稳定阶段始于从氧化温度至稳定温度的温度斜升，
》在基本等于氧化温度的稳定温度下执行该稳定阶段(方案2)，
》热处理还可不包括稳定阶段(方案3)。
·最终阶段，其包括：
》温度斜降(ramp-down)步骤，其将温度降至出舟温度，
》在出舟温度下执行的结束步骤。
在开始阶段期间，气氛是中性的(即，它由诸如N2或Ar的中性气体构成)。
通常在800℃和1000℃之间的氧化温度(通常为950℃)下，在含有诸如氧的氧化物质的受控制气氛中执行该氧化阶段。
这种氧化阶段在晶片的表面上产生1000埃至3000埃(例如为2000埃)的覆盖氧化层，该阶段的温度和持续时间适于作为覆盖氧化物的期望厚度的函数。
通常在中性的受控制气氛下执行所述稳定阶段。然而，如将进一步披露的，可以将该气氛控制为使其包含其离子可以向下迁移至期望降低陷阱密度的界面处的受控比例的物质。
用于降低Dit的受控制气氛
下面提供关于具有其离子可以向下迁移至期望降低陷阱密度的界面处的物质的控制气氛的一些细节(适用于为实现本发明而选择的任何方案)。
所述物质可以是H和/或He。在一优选实施例中，所述物质是氢。例如，氢在大致中性的气氛中的比例应当在1％以上。
其中按受控比例注入了这种物质的大致中性的气氛通常由Ar和/或N2构成。
对在N2气氛中注入H2热处理受控制气氛进行试验，从而形成由含4％H2的N2构成的受控制气氛。这种试验导致SOI的有源Si层和埋氧层之间的界面处的Dit显著降低(将参照图2进一步说明这一方面)。
在脱氧操作之前，对具有注入大致中性的气氛中的受控比例的物质(例如He或者H2)的气氛执行该特定控制。也可以在氧化阶段之后立即执行该特定控制。
此外优选的是，该特定控制作为晶片要经受的最后一个高温热处理被执行(因为如若不然，得以降低的Dit将有被另一高温处理劣化的风险)。
在本文的其余部分中，将如以上所描述的受控制气氛简称为“受控气氛”。
三种方案的描述
现在将进一步地描述分别由图1a至图1c示出的用于处理多层晶片的三种方案。
以上说明适用于这些方案中的每一个。
方案1
图1a示出了执行根据本发明的方法的第一方案。
在该方案中，在氧化阶段之后是稳定阶段，该稳定阶段在充分大于氧化温度的温度下执行。
更确切地说，稳定温度在950℃和1200℃之间，典型值为1100℃。
稳定阶段旨在使接合界面稳定化，如上所述。在本领域中已知这种稳定阶段是在纯中性气氛中执行的。
在本发明的该方案的情况下，该稳定阶段与对退火室中的退火气氛的特定控制(上述的注入诸如H2或He的物质)相关。
受控气氛是这样建立的：
·在稳定阶段本身期间。在这种情况下，优选的是，仅当达到稳定温度时才进行受控注入，以及/或者
·在随后的斜降期间。如果仅在斜降期间(即，不在氧化期间)建立受控H2气氛，则诸如H2或He的物质的注入应当在斜降开始时执行，此时温度仍在“高温”范围内(即950℃以上)，从而至少使斜降的开始处于含有受控量的诸如H2或He的物质的气氛下。
方案2
该方案示于图1b中。
在本方案中，在基本等于氧化温度的温度下执行稳定阶段。在氧化阶段和稳定阶段之间从气氛中清除氧化剂。
关于上面提出的方案1，优选地在氧化阶段之后立即执行稳定阶段。
在本方案中，在至少950℃的温度下执行氧化阶段，并且稳定阶段也是在这样的温度下执行。
在本方案中，优选的是，在稳定阶段期间，在其后的斜降开始之前，开始执行诸如H2或He的物质的受控注入。
然后，在斜降期间可以保持建立该受控气氛(在斜降实际结束之前清除受控气氛以清除诸如H2或He的物质，从而能够安全地打开退火室)。
方案3
该方案示于图1c中。
在本方案中，在氧化阶段之后没有稳定阶段。
如果仅希望降低晶片的厚度(氧化和随后的脱氧对应于牺牲氧化)并且如果不寻求使接合界面稳定化，则可以选择本方案。
在氧化阶段之后的斜降期间，将诸如H2或He的物质受控地注入大致中性的气氛中。这里，再次在温度仍在高温范围内的时候建立受控气氛。具体来说，这表明氧化阶段是在至少950℃的氧化温度下执行的。
在注入诸如H2或He的物质之前，必须从退火室的气氛中清除氧。
为了让受控气氛在尽可能高的温度下产生作用，要在斜降期间尽可能早地执行该注入。
对所有方案的说明
在本发明的所有实施例中，重要的是在位于“高温”范围内的温度(即，至少950℃)下使晶片(在所有实施例中，该晶片用得自氧化阶段的覆盖氧化层来覆盖其有源层)暴露于受控气氛。
申请人的确观察到，这种暴露不仅使得可以降低沿例如SOI的晶片的厚度遇到的第一个界面(该第一个界面是覆盖氧化层和其暂时覆盖的有源层之间的界面)处的Dit，而且可以降低晶片的有源层和下面的氧化层之间的界面处的Dit。
可以如下地解释该效果：
·在“高温”下，受控气氛中诸如H2或He的物质具有向下穿透晶片的厚度直到期望界面(即有源层和下面的绝缘层之间的界面)的足够能量，
·在晶片未经这种特定暴露时，像已知工艺那样，所述物质将不会穿透比所遇到的第一个界面(即，覆盖氧化层和下面的有源层之间的界面)更深的晶片厚度。
在仅在稳定阶段或氧化阶段之后的斜降期间建立受控气氛的情况下，必须在温度仍在(如本文所定义的)高温范围内的时候建立受控气氛。
处理的效果
Dit及其变化率降低
图2示出了对利用基于Smart-CutTM技术的方法而得到的SOI晶片通过上述处理而得到的Dit降低。
该图示出了从在相同条件下加工的三组相同的晶片(这三组分别对应于“第1批”、“第2批”和“第3批”)上测量的Dit的值，不同之处在于，对于这三批而言，出舟温度不同：
·对于第1批的晶片，出舟温度为450℃，
·对于第2批的晶片，出舟温度为600℃，
·对于第3批的晶片，出舟温度为750℃。
图2包括两条曲线，每条曲线由三个点(每组或每“批”对应一个点)限定：
·上方曲线表示在这样的晶片上测得的Dit，所述晶片在其最终阶段中经历了采用纯中性气氛的稳定处理，如所公知的那样。该处理包括开始阶段和之后在950℃下的氧化阶段以及在约1100℃的温度下的稳定阶段，
·下方曲线表示在这样的晶片上测得的Dit，所述晶片经历了仅就控制与稳定阶段(在该阶段期间和/或在该阶段之后立即在高温下，在诸如Ar的中性气氛中注入4％的H2)相关联的气氛而言与上方曲线的稳定处理不同的处理。
对于这两条曲线的晶片，按相同的方式进行Dit测量。
该图指出Dit显著降低(降低了约50％)。
该图还指出Dit变化率显著降低。
本发明实现了(例如在SOI的BOX/有源层界面处的)Dit及其变化率的显著降低。并且这是在不需要任何额外加工时间的情况下获得的，因为使晶片的层之间的接合界面稳定化需要稳定处理。
因此，本发明提供了FGA处理的优点，而不需要额外的时间。
要注意的是，为了降低Dit，对被覆盖氧化层所覆盖的晶片使用具有诸如氢的物质的气氛与现有技术的教导是相悖的，因为现有技术已经展示：对被这种覆盖氧化层(2000埃，对经历了上述氧化阶段的晶片而言也是2000埃)所覆盖的晶片执行诸如经典FGA的处理，对Dit没有影响。
对结果稳定性相对于出舟温度的具体说明
此外，图2的结果示出了得自本发明的另一有趣的方面。
在该图上示出的对应于三个组的这三批的确对应于如上所述的不同出舟温度的三个值。
然而，对于这三个组，得到的Dit值保持为基本上相等。
这对应于根据本发明的方法的非常有利的健壮性，因为它允许在非常自由的出舟温度下实现本发明，同时不管出舟温度的变化率是多少都能保持不仅降低了而且还稳定的Dit值的益处。
因此，可以在显著改变出舟温度的情况下根据本发明来加工上述的成批的晶片，并且在加工的晶片(无论哪一批)的界面(有源层/绝缘埋层)处仍获得相当均一的Dit值。
在这一点上要注意的是，本发明允许具有低的出舟温度值，而不会使多层晶片的有源层和下面的绝缘层之间的界面处的Dit劣化。
这是一优点，因为在没有根据本发明进行处理的晶片上观察到，低值的出舟温度在该界面上产生提高的Dit的可能大得多。
对晶片的另外说明
如上所述，即使SOI晶片对应于本发明的应用，但本发明并不限于对这种晶片的处理。
作为示例，本发明的另一具体应用是对“绝缘体上应变硅”(sSOI)型晶片的处理。
sSOI晶片包括：直接位于绝缘埋层上的薄应变Si层(厚度通常在100埃和600埃之间)、位于所述绝缘埋层之下支撑层。
由于应变层的厚度非常薄，所以通常不可能对该应变层进行氧化来执行高温处理，例如使接合界面稳定化。
为了建立这种晶片，因此解决方案是首先将覆盖氧化层淀积在sSOI多层晶片的表面层上，该sSOI多层晶片在该表面层(其由应变Si制成)下包括绝缘埋层。
例如可以通过TEOS淀积来进行覆盖氧化层的这种沉积。该覆盖氧化层例如是厚度在100埃至3000埃之间的SiO2层。
此外，在淀积较厚的覆盖氧化层之前，可以在应变层上形成极薄的热氧化层(本征氧化层或者只稍厚的氧化层)。
一旦应变层被覆盖氧化层所覆盖，它就被保护免受高温影响，并且可以采用根据本发明的方法。
Claims (27)
1.一种用于降低多层半导体晶片的有源层与所述有源层之下的埋在所述多层晶片内的绝缘层之间的界面处的陷阱密度的方法，所述方法包括在受控气氛中对所述多层晶片执行温度为至少950℃的热处理，
所述热处理包括在氧化温度下在至少包括氧化物质的受控气氛中执行的氧化阶段，并且导致以覆盖氧化层覆盖所述晶片的表面，
所述方法还包括在所述热处理之后的去除在所述氧化阶段期间生成的所述覆盖氧化层的脱氧操作，
所述方法的特征在于，在所述热处理期间并且在所述氧化阶段之后，包括：控制所述受控气氛以在中性的气氛中至少包括氢和/或氦的步骤。
2.根据权利要求1所述的方法，该方法的特征在于，在所述氧化阶段之后立即执行所述控制所述受控气氛以在中性的气氛中至少包括氢和/或氦的步骤。
3.根据任一前述权利要求所述的方法，该方法的特征在于，
以应用于所述多层晶片的最后一个温度为至少950℃的热处理的方式来执行所述控制所述受控气氛以在中性的气氛中至少包括氢和/或氦的步骤，并且之后不对所述多层晶片执行其他温度为至少950℃的热处理。
4.根据权利要求1所述的方法，该方法的特征在于，在所述脱氧操作之前执行所述控制所述受控气氛以在中性的气氛中至少包括氢和/或氦的步骤。
5.根据权利要求1所述的方法，该方法的特征在于，所述氢在中性气氛中的含量为至少1％。
6.根据权利要求5所述的方法，该方法的特征在于，所述氢在中性气氛中的含量为4％。
7.根据权利要求1所述的方法，该方法的特征在于，所述氧化阶段的所述氧化物质包括氧。
8.根据权利要求1所述的方法，该方法的特征在于，选择所述氧化温度，以产生厚度在1000埃至3000埃之间的覆盖氧化层。
9.根据权利要求8所述的方法，该方法的特征在于，在所述氧化期间选择温度，以产生厚度为2000埃的覆盖氧化层。
10.根据权利要求1所述的方法，该方法的特征在于，所述热处理还包括在所述氧化阶段之后的稳定阶段，该稳定阶段包括在中性的气氛中进行的热退火，在该稳定阶段期间使所述多层晶片的接合界面稳定化。
11.根据权利要求10所述的方法，该方法的特征在于，在大于所述氧化温度的温度下进行所述稳定阶段的所述热退火。
12.根据权利要求11所述的方法，该方法的特征在于，在950℃和1200℃之间的温度下进行所述稳定阶段的所述热退火。
13.根据权利要求12所述的方法，该方法的特征在于，在1100℃的温度下进行所述稳定阶段的所述热退火。
14.根据权利要求10所述的方法，该方法的特征在于，在等于所述氧化温度的温度下进行所述稳定阶段的所述热退火。
15.根据权利要求10至14中任一项所述的方法，该方法的特征在于，在所述稳定阶段期间执行所述控制所述受控气氛以在中性的气氛中至少包括氢和/或氦的步骤。
16.根据权利要求10至14中任一项所述的方法，该方法的特征在于，在所述稳定阶段之后的温度斜降期间执行所述控制所述受控气氛以在中性的气氛中至少包括氢和/或氦的步骤。
17.根据权利要求16所述的方法，该方法的特征在于，所述温度斜降以出舟温度结束，并且在所述脱氧操作之前不对所述多层晶片执行其他温度为至少950℃的处理。
18.根据权利要求1所述的方法，该方法的特征在于，在所述氧化阶段之后的温度斜降期间执行所述控制所述受控气氛以在中性的气氛中至少包括氢和/氦的步骤。
19.根据权利要求18所述的方法，该方法的特征在于，所述温度斜降以出舟温度结束，并且在所述脱氧操作之前不对所述多层晶片执行其他温度为至少950℃的处理。
20.根据权利要求1所述的方法，该方法的特征在于，所述多层晶片是通过转移方法获得的，其中所述转移方法是指一种用于制造多层半导体晶体片并包含转移步骤的方法。
21.根据权利要求20所述的方法，该方法的特征在于，所述转移方法是Smart-CutTM型方法。
22.根据权利要求1所述的方法，该方法的特征在于，所述多层晶片是SOI。
23.根据权利要求19所述的方法，该方法的特征在于，所述出舟温度是450℃。
24.根据权利要求1所述的方法，该方法的特征在于，所述多层半导体晶片的有源层是Si层。
25.根据权利要求24所述的方法，该方法的特征在于，所述多层半导体晶片的有源层是应变Si层。
26.对成批的多层晶片执行的根据任一前述权利要求所述的方法，该方法的特征在于，出舟温度在各批次间不同，但是对于所有批次的晶片，会获得为恒定值的陷阱密度。
27.根据权利要求26所述的方法，该方法的特征在于，各批次的所述出舟温度能够具有以下值：450℃，600℃或750℃。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/IB2005/000434 WO2006082466A1 (en) | 2005-02-03 | 2005-02-03 | Method for reducing the trap density in a semiconductor wafer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101124666A CN101124666A (zh) | 2008-02-13 |
| CN101124666B true CN101124666B (zh) | 2011-09-21 |
Family
ID=35033379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2005800461416A Active CN101124666B (zh) | 2005-02-03 | 2005-02-03 | 降低半导体晶片中的陷阱密度的方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7601606B2 (zh) |
| EP (1) | EP1851790A1 (zh) |
| JP (1) | JP4849419B2 (zh) |
| CN (1) | CN101124666B (zh) |
| WO (1) | WO2006082466A1 (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006082468A1 (en) * | 2005-02-03 | 2006-08-10 | S.O.I.Tec Silicon On Insulator Technologies | Method for high-temperature annealing a multilayer wafer |
| US20090278233A1 (en) * | 2007-07-26 | 2009-11-12 | Pinnington Thomas Henry | Bonded intermediate substrate and method of making same |
| US8986111B2 (en) * | 2007-11-08 | 2015-03-24 | Igt | Gaming system having multiple progressive awards and a bonus game available in a base game operable upon a wager |
| JP2011504655A (ja) * | 2007-11-23 | 2011-02-10 | エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ | 精密な酸化物の溶解 |
| FR2941324B1 (fr) * | 2009-01-22 | 2011-04-29 | Soitec Silicon On Insulator | Procede de dissolution de la couche d'oxyde dans la couronne d'une structure de type semi-conducteur sur isolant. |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6204205B1 (en) * | 1999-07-06 | 2001-03-20 | Taiwan Semiconductor Manufacturing Company | Using H2anneal to improve the electrical characteristics of gate oxide |
| US6309968B1 (en) * | 1999-09-07 | 2001-10-30 | Vanguard International Semiconductor Corporation | Method to improve intrinsic refresh time and dichlorosilane formed gate oxide reliability |
| US6358866B1 (en) * | 1999-05-14 | 2002-03-19 | Imec Vzw | Method for post-oxidation heating of a structure comprising SiO2 |
| US6649538B1 (en) * | 2002-10-09 | 2003-11-18 | Taiwan Semiconductor Manufacturing Co. Ltd. | Method for plasma treating and plasma nitriding gate oxides |
| US6737730B1 (en) * | 1996-01-22 | 2004-05-18 | Micron Technology, Inc. | High-pressure anneal process for integrated circuits |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6465287B1 (en) * | 1996-01-27 | 2002-10-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization |
| JP3085272B2 (ja) * | 1997-12-19 | 2000-09-04 | 富士電機株式会社 | 炭化けい素半導体装置の熱酸化膜形成方法 |
| US6140157A (en) * | 1998-08-05 | 2000-10-31 | Sandia Corporation | Memory device using movement of protons |
| JP2002026299A (ja) * | 2000-07-04 | 2002-01-25 | Fujitsu Ltd | 半導体基板及びその製造方法、並びに半導体装置及びその製造方法 |
| US6603156B2 (en) * | 2001-03-31 | 2003-08-05 | International Business Machines Corporation | Strained silicon on insulator structures |
| JP4525958B2 (ja) * | 2001-08-27 | 2010-08-18 | 独立行政法人産業技術総合研究所 | 半導体装置の製造方法 |
| US7163826B2 (en) * | 2001-09-12 | 2007-01-16 | Reveo, Inc | Method of fabricating multi layer devices on buried oxide layer substrates |
| US6821873B2 (en) * | 2002-01-10 | 2004-11-23 | Texas Instruments Incorporated | Anneal sequence for high-κ film property optimization |
| US6815343B2 (en) * | 2002-12-30 | 2004-11-09 | International Business Machines Corporation | Gas treatment of thin film structures with catalytic action |
| JP2005285963A (ja) * | 2004-03-29 | 2005-10-13 | Sumco Corp | Ｓｏｉ基板の製造方法 |
| JP4626175B2 (ja) * | 2004-04-09 | 2011-02-02 | 株式会社Ｓｕｍｃｏ | Ｓｏｉ基板の製造方法 |
| JP4609026B2 (ja) * | 2004-10-06 | 2011-01-12 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| US20060094259A1 (en) * | 2004-11-03 | 2006-05-04 | Freescale Semiconductor, Inc. | Forming gas anneal process for high dielectric constant gate dielectrics in a semiconductor fabrication process |
-
2005
- 2005-02-03 EP EP05708563A patent/EP1851790A1/en not_active Withdrawn
- 2005-02-03 JP JP2007553722A patent/JP4849419B2/ja active Active
- 2005-02-03 WO PCT/IB2005/000434 patent/WO2006082466A1/en active Application Filing
- 2005-02-03 CN CN2005800461416A patent/CN101124666B/zh active Active
-
2006
- 2006-09-28 US US11/541,199 patent/US7601606B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6737730B1 (en) * | 1996-01-22 | 2004-05-18 | Micron Technology, Inc. | High-pressure anneal process for integrated circuits |
| US6358866B1 (en) * | 1999-05-14 | 2002-03-19 | Imec Vzw | Method for post-oxidation heating of a structure comprising SiO2 |
| US6204205B1 (en) * | 1999-07-06 | 2001-03-20 | Taiwan Semiconductor Manufacturing Company | Using H2anneal to improve the electrical characteristics of gate oxide |
| US6309968B1 (en) * | 1999-09-07 | 2001-10-30 | Vanguard International Semiconductor Corporation | Method to improve intrinsic refresh time and dichlorosilane formed gate oxide reliability |
| US6649538B1 (en) * | 2002-10-09 | 2003-11-18 | Taiwan Semiconductor Manufacturing Co. Ltd. | Method for plasma treating and plasma nitriding gate oxides |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070020886A1 (en) | 2007-01-25 |
| CN101124666A (zh) | 2008-02-13 |
| US7601606B2 (en) | 2009-10-13 |
| JP2008529312A (ja) | 2008-07-31 |
| JP4849419B2 (ja) | 2012-01-11 |
| WO2006082466A1 (en) | 2006-08-10 |
| EP1851790A1 (en) | 2007-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI550834B (zh) | 具有在處置晶圓中之高電阻率區域之絕緣體結構矽及用於生產此種結構之方法 | |
| KR0145824B1 (ko) | Soi 기판 및, 그 기판의 제조방법 | |
| JP4722823B2 (ja) | 電気特性を向上させた複合基板の作製方法 | |
| KR101379409B1 (ko) | 전기 손실들이 감소된 반도체 온 절연체 타입 구조의 제조 공정 및 대응 구조 | |
| US7101772B2 (en) | Means for forming SOI | |
| EP1851789B1 (en) | Thermal oxidation of a sige layer and applications thereof | |
| CN100530531C (zh) | 复合基材的制造方法 | |
| CN101142669B (zh) | SiGe结构的形成和处理 | |
| KR100637364B1 (ko) | 반도체기판처리방법 | |
| KR101500956B1 (ko) | Ｓｏｉ웨이퍼의 제조 방법 | |
| TW201316412A (zh) | 製造絕緣體上矽結構之方法 | |
| CN101124666B (zh) | 降低半导体晶片中的陷阱密度的方法 | |
| WO2002045132A3 (en) | Low defect density, thin-layer, soi substrates | |
| CN101667553B (zh) | 制造降低了secco缺陷密度的绝缘体上半导体衬底的方法 | |
| WO2010000596A1 (en) | Process for manufacturing a structure comprising a germanium layer on a substrate | |
| CN101188190B (zh) | Soq基板以及soq基板的制造方法 | |
| CN101179014A (zh) | 半导体衬底的制造方法 | |
| JP2010522426A (ja) | ハイブリッド基板の製造方法 | |
| US8013417B2 (en) | Low cost substrates and method of forming such substrates | |
| KR100905976B1 (ko) | 반도체 웨이퍼에서 트랩 밀도를 감소시키는 방법 | |
| US20230215760A1 (en) | Method for manufacturing a semiconductor-on-insulator substrate for radiofrequency applications | |
| KR100842901B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| CN115039226A (zh) | 用于制造图像传感器的方法 | |
| US20060270244A1 (en) | Method of fabricating a structure with an oxide layer of a desired thickness on a Ge or SiGe substrate | |
| JP2006237065A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee |
Owner name: SAWTEK INC. Free format text: FORMER NAME: SOITEC SILICON ON INSULATOR |
|
| CP03 | Change of name, title or address |
Address after: French Boerning Patentee after: Soitec Silicon On Insulator Address before: French Berneni Patentee before: Silicon on Insulator Technologies S. A. |