JP4626175B2 - Ｓｏｉ基板の製造方法 - Google Patents
Ｓｏｉ基板の製造方法 Download PDFInfo
- Publication number
- JP4626175B2 JP4626175B2 JP2004115569A JP2004115569A JP4626175B2 JP 4626175 B2 JP4626175 B2 JP 4626175B2 JP 2004115569 A JP2004115569 A JP 2004115569A JP 2004115569 A JP2004115569 A JP 2004115569A JP 4626175 B2 JP4626175 B2 JP 4626175B2
- Authority
- JP
- Japan
- Prior art keywords
- furnace
- soi substrate
- insulating layer
- interface
- hydrogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 title claims description 206
- 238000004519 manufacturing process Methods 0.000 title claims description 46
- 238000000034 method Methods 0.000 claims description 173
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 158
- 229910052710 silicon Inorganic materials 0.000 claims description 156
- 239000010703 silicon Substances 0.000 claims description 156
- 239000007789 gas Substances 0.000 claims description 87
- 239000001257 hydrogen Substances 0.000 claims description 66
- 229910052739 hydrogen Inorganic materials 0.000 claims description 66
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 58
- 239000012298 atmosphere Substances 0.000 claims description 49
- 238000010438 heat treatment Methods 0.000 claims description 46
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 36
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 33
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 21
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 20
- 229910052786 argon Inorganic materials 0.000 claims description 18
- 239000001301 oxygen Substances 0.000 description 27
- 229910052760 oxygen Inorganic materials 0.000 description 27
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 18
- -1 oxygen ions Chemical class 0.000 description 17
- 230000007423 decrease Effects 0.000 description 16
- 238000005468 ion implantation Methods 0.000 description 9
- 239000011261 inert gas Substances 0.000 description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 229910052757 nitrogen Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 4
- 238000007517 polishing process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 2
- 229910052753 mercury Inorganic materials 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 238000005204 segregation Methods 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- YZCKVEUIGOORGS-UHFFFAOYSA-N Hydrogen atom Chemical compound [H] YZCKVEUIGOORGS-UHFFFAOYSA-N 0.000 description 1
- 229910008062 Si-SiO2 Inorganic materials 0.000 description 1
- 229910006403 Si—SiO2 Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
本発明は、シリコン支持体と表面シリコン層との間に酸化膜からなる絶縁層を設けた構造の基板つまりＳＯＩ基板の製造方法に関する。
シリコン支持体と表面シリコン層との間に酸化膜からなる絶縁層を設けた構造を有するＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板の製造方法として、酸素イオンをシリコン基板に注入し、所定の温度の熱をかける熱処理を行なうことで、シリコン基板の内部に埋め込み酸化膜の層、つまりＢＯＸ（Ｂｕｒｉｅｄ Ｏｘｉｄｅ）層と称される絶縁層を形成するＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ ｂｙ Ｉｍｐｌａｎｔｅｄ Ｏｘｙｇｅｎ）法と、表面シリコン層となるシリコン基板の表面に酸化膜を形成した後、シリコン支持体となる他のシリコン基板と貼り合わせ、酸化膜を形成したシリコン基板を所定の厚みになるまで薄膜化する貼り合わせ法などが用いられている。
ＳＩＭＯＸ法では、酸素イオンをシリコン基板に打ち込んで注入し、その後、炉に入れ、例えば１３５０℃以上で加熱する熱処理工程を施すことによって絶縁層を形成し、ＳＯＩ基板を形成する方法である。熱処理工程では、酸素または酸素をわずかに含むアルゴンガスを炉内に供給することで、酸素または酸素をわずかに含むアルゴンガス雰囲気中で行なわれる。そして、熱処理工程後、ＳＯＩ基板を炉から取り出すアンロード工程が行なわれ、このアンロード工程は、炉内の雰囲気を窒素ガスに置換し、炉内の温度が８００℃以下の状態で行なわれる。また、ウェーハ径が、例えば３００ｎｍといったように大口径化するのに伴って、ＳＯＩ基板の品質やＳＯＩ基板の製造の歩留まりの低下に繋がるスリップの発生を抑えるため、アンロード工程は、炉内の温度が６００℃以下の状態で行なう傾向にある。
一方、貼り合わせ法では、表面シリコン層となるシリコン基板の表面に酸化膜を形成した後、シリコン支持体となる他のシリコン基板と貼り合わせるため、炉に入れ、例えば１０００℃以上で加熱する熱処理工程を施すことによって、貼り合わせ界面を密着させて貼り合わせ界面の強度を高める。この熱処理工程では、通常、窒素または酸素を炉内に供給することで、窒素または酸素雰囲気中で行なわれる。そして、熱処理工程後、ＳＯＩ基板を炉から取り出すアンロード工程が行なわれ、このアンロード工程は、ＳＩＭＯＸ法の場合と同様に、炉内の雰囲気を窒素ガスに置換し、炉内の温度が８００℃以下の状態で行なわれる。また、ウェーハ径が、例えば３００ｎｍといったように大口径化するのに伴って、ＳＯＩ基板の品質やＳＯＩ基板の製造の歩留まりの低下に繋がるスリップの発生を抑えるため、アンロード工程は、炉内の温度が６００℃以下の状態で行なう傾向にあるのもＳＩＭＯＸ法の場合と同様である。
この後、貼り合わせ法では、アンロード工程の後、表面シリコン層となるシリコン基板の外面側の酸化膜の除去やダメージの除去、また、表面シリコン層の厚みの調整などのため研磨を行なう研磨工程を行なう。
さらに、ＳＩＭＯＸ法、貼り合わせ法共に、ＳＯＩ基板の厚みの調整のため、表面シリコン層の表面に犠牲酸化膜を形成して表面シリコン層を薄膜化させる犠牲酸化膜形成工程を、各々の熱処理工程に続けて行なう場合がある。犠牲酸化膜形成工程は、ＳＯＩ基板を炉に入れ、酸素を炉内に供給することで、酸素雰囲気中で、例えば１０００℃以上の温度で熱処理を施すものである。このような犠牲酸化膜形成工程を行なう場合には、犠牲酸化膜形成工程の後に、上記のような熱処理工程の後の場合と同様にアンロード工程を行なっている。
ところで、本発明者らは、このような従来のＳＯＩ基板の製造方法で製造したＳＯＩ基板のＳＯＩ基板の表面シリコン層と絶縁層との界面の特性について検討を行なった。その結果、従来のＳＯＩ基板の製造方法で製造したＳＯＩ基板では、ＳＯＩ基板の表面シリコン層と絶縁層との界面の界面準位密度に問題が生じることにより、界面の電子移動度など表面シリコン層と絶縁層との界面の特性に問題が生じる場合があることが判明した。例えば界面の電子移動度は、ＳＯＩ基板の表面シリコン層と絶縁層との界面の界面準位密度が高くなるに連れて低下してしまう。
このような表面シリコン層と絶縁層との界面の界面準位密度に問題が生じると、表面シリコン層と絶縁層との界面の特性に問題が生じることにより、ＳＯＩ基板を用いて形成したトランジスタなどの電子デバイスにおいて、閾値電圧がシフトしてしまう、サブスレッシュホールド係数が大きくなる、また、トランジスタなどのようなスイッチングを行なう電子デバイスの駆動能力が低下するといったように、電子デバイスの動作性能や信頼性が低下してしまう。
このため、ＳＯＩ基板を用いて形成した電子デバイスの動作性能や信頼性の低下を抑制するため、表面シリコン層と絶縁層との界面の界面準位密度を低減したＳＯＩ基板が必要となっている。
一般にシリコン層と酸化シリコン層との界面の界面準位密度の上昇は、界面のシリコン原子の未結合ボンドつまりダングリングボンドが存在することによって生じることが分かっている（例えば、非特許文献１参照）。したがって、ＳＯＩ構造における表面シリコン層と絶縁層との界面の界面準位密度の上昇に関しても、界面のシリコン原子のダングリングボンドに起因していると考えられる。このような、シリコン層と酸化シリコン層との界面のダングリングボンドを減少させる方法として、水素原子でダングリングボンドを終端させる方法が知られている（例えば、非特許文献２参照）。そこで、ＳＯＩ基板を形成した後、水素雰囲気中で熱処理することにより、表面シリコン層と絶縁層との界面部分に水素を導入し、表面シリコン層と絶縁層との界面の界面準位密度を低減することが考えられる。
また、ＳＯＩ基板を用いて電子デバイスを製造する際に窒素を所定濃度偏析させた窒素偏析層を形成することにより、表面シリコン層と絶縁層との界面の界面準位密度を低減することが提案されている（例えば、特許文献１参照）。
特開平２００２−２６２９９号公報（第３頁、第１図）
「キャラクタリスティック・エレクトロニック・ディフェクツ・アト・ザ・Ｓｉ−ＳｉＯ２・インターフェース（Characteristic electronic defects at the Si-SiO2 interface）」、アプライド・フィジックス・レター（Appl. Phys. Lett.）、１９８３年、４３、ｐ.５６３
「パッシベーション・アンド・デパッシベーション・オブ・シリコン・ダングリング・ボンド・アト・ザ・Ｓｉ／ＳｉＯ２・インターフェース・バイ・アトミック・ハイドロジェン（Passivation and depassivation of Silicon dangling bonds at the Si / SiO2 interface by atomic hydrogen）」、 アプライド・フィジックス・レター（Appl. Phys. Lett.）、１９９３年、６３, ｐ.１５１０
しかし、水素雰囲気中で熱処理することにより表面シリコン層と絶縁層との界面の界面準位密度を低減する方法や、特許文献１のように表面シリコン層と絶縁層との界面に窒素を所定濃度偏析させた窒素偏析層を形成することにより表面シリコン層と絶縁層との界面の界面準位密度を低減する方法では、ＳＯＩ基板の製造工程が増えることにより、製造工程の煩雑化やコストの増大などを招く場合がある。このため、製造工程を増やすことなく、表面シリコン層と絶縁層との界面の界面準位密度を低減できるＳＯＩ基板の製造方法も必要とされている。
本発明の課題は、製造工程を増やすことなく、表面シリコン層と絶縁層との界面の界面準位密度を低減することにある。
本発明のＳＯＩ基板の製造方法は、シリコン支持体、該シリコン支持体の一面側に設けられた酸化膜からなる絶縁層、及び、該絶縁層をシリコン支持体とで挟んだ状態で形成された表面シリコン層を備えたＳＯＩ基板を形成するための熱処理工程の後、該熱処理工程を行なった炉から前記ＳＯＩ基板を取り出すアンロード工程を行なうとき、炉内の温度を２５０℃以上８００℃以下とし、前記ＳＯＩ基板を取り出す雰囲気を水素または水分を含む雰囲気とすることにより上記課題を解決する。
本発明者らは、種々の検討を行なった結果、アンロード工程を行なうときの温度や、炉からＳＯＩ基板を取り出す雰囲気などの条件によって、アンロード工程で表面シリコン層と絶縁層との界面部分に水素を導入でき、表面シリコン層と絶縁層との界面の界面準位密度を低減できることを見出した。したがって、本発明のＳＯＩ基板の製造方法のように、アンロード工程を行なうときの炉内の温度を２５０℃以上８００℃以下とし、ＳＯＩ基板を取り出す雰囲気を水素または水分を含む雰囲気とすることにより、従来から行なわれていたアンロード工程において水素を導入でき、表面シリコン層と絶縁層との界面の界面準位密度を低減できる。このため、製造工程を増やすことなく、表面シリコン層と絶縁層との界面の界面準位密度を低減できる。
また、アンロード工程は、このアンロード工程を行なうときの炉内の温度を３５０℃以上７５０℃以下とし、雰囲気として水素または水蒸気を０.１体積％以上含む雰囲気とすることにより、アンロード工程において水素をより確実に導入でき、表面シリコン層と絶縁層との界面の界面準位密度をより確実に低減できる。
さらに、アンロード工程は、炉内にガスを供給して行なうとき、この炉内に供給されるガスがこの炉の出口から流出するときの流量を２０ＳＬＭ以下にして行なう方法とする。このような方法とすれば、炉の出口から流出するガスが、炉から取り出されたＳＯＩ基板への水素または水分を含む雰囲気の接触を妨げるのを防ぐことができる。このため、アンロード工程において水素をより確実に導入でき、表面シリコン層と絶縁層との界面の界面準位密度をより確実に低減できる。加えて、アンロード工程において水素をさらに確実に導入し、表面シリコン層と絶縁層との界面の界面準位密度をさらに確実に低減する上では、アンロード工程は、炉内にガスを供給して行なうとき、この炉内に供給されるガスがこの炉の出口から流出するときの流量を５ＳＬＭ以下にして行なうことが望ましい。
また、本発明者らの検討の結果、炉内に供給されるガスが窒素ガスの場合、アンロード工程を行なうときの炉内の温度が６００℃以下になると界面準位密度を有意に低減できず、ガスとしてアルゴンガスを供給すると、アンロード工程を行なうときの炉内の温度が６００℃以下でも界面準位密度を有意に低減できることがわかった。したがって、アンロード工程は、炉内にガスを供給して行なうとき、この炉内に供給されるガスとしてアルゴンガスを供給する方法とすれば、アンロード工程を行なうときの炉内の温度が６００℃以下でも、表面シリコン層と絶縁層との界面の界面準位密度をより確実に低減できる。
さらに、アンロード工程は、炉内にガスを供給して行なうとき、この炉内に供給される不活性ガスとして、０.１体積％以上の水素または水蒸気を含むガスを供給する方法とすれば、アンロード工程を行なうときの炉内の温度が６００℃以下で、炉内に供給されるガスが窒素ガスなどであっても表面シリコン層と絶縁層との界面の界面準位密度をより確実に低減できる。
また、炉が下部からＳＯＩ基板を取り出す縦型の炉であり、アンロード工程は、炉内にガスを供給して行なうとき、ＳＯＩ基板を取り出す空間内の雰囲気よりも重いガスを炉内に供給して行なう方法とする。このような方法とすれば、炉内に供給されたＳＯＩ基板を取り出す空間内の雰囲気よりも重いガスが炉の下方に流下することにより、縦型の炉の下方の空間に取り出されたＳＯＩ基板の下方の水素または水分を含む雰囲気をＳＯＩ基板の周囲に巻き上げる。これにより、ＳＯＩ基板に水素または水分を含む雰囲気が接触し易くなるため、アンロード工程において水素をより確実に導入でき、表面シリコン層と絶縁層との界面の界面準位密度をより確実に低減できる。
さらに、アンロード工程は、炉からＳＯＩ基板を取り出すときのこのＳＯＩ基板の移動速度を２０ｍｍ／分以上５００ｍｍ／分以下とする。アンロード工程で炉から取り出されるボートなどに載ったＳＯＩ基板は、炉から引き出されるに連れて炉内の温度より低い温度環境で熱処理されることになる。したがって、炉から取り出すときのＳＯＩ基板の移動速度が５００ｍｍ／分より速いと、水素あるいは水蒸気を含む雰囲気で、界面準位密度を低減するのに有効な温度範囲で熱処理される時間が短くなり、界面準位密度の低減ができなくなる場合がある。また２０ｍｍ／分より遅すぎると、ＳＯＩ基板の製造のスループットが低下してしまう。ＯＩ基板の製造のスループットが低下を一層確実に抑制しながら界面準位密度を一層確実に低減する上では、炉からＳＯＩ基板を取り出すときのこのＳＯＩ基板の移動速度を５０ｍｍ／分以上１００ｍｍ／分以下とすることが望ましい。
なお、複数の熱処理工程がある場合、少なくとも一つの熱処理工程の後のアンロード工程を上記のいずれかの条件で行なうことで、本発明の効果を得ることができる。さらに、複数の熱処理工程がある場合、ＳＯＩ基板の製造において最後に行なう熱処理工程の後のアンロード工程を上記のいずれかの条件で行なうことで、本発明の効果をさらに確実に得ることができる。
本発明によれば、製造工程を増やすことなく、表面シリコン層と絶縁層との界面の界面準位密度を低減できる。
以下、本発明を適用してなるＳＯＩ基板の一実施形態について図１乃至図５を参照して説明する。図１は、本発明を適用してなるＳＩＭＯＸ法によるＳＯＩ基板の製造方法を示すフロー図である。図２は、ＳＩＭＯＸ法によるＳＯＩ構造の形成方法を模式的に示す図である。図３は、擬似ＦＥＴを形成して電子移動度や界面準位密度の計測方法を説明する図であり、（ａ）は断面図、（ｂ）はソース電極とドレイン電極を形成した面側から見た平面図である。図４は、本発明を適用してなる貼り合わせ法によるＳＯＩ基板の製造方法を示すフロー図である。図５は、貼り合わせ法によるＳＯＩ構造の形成方法を模式的に示す図である。
シリコン支持体と表面シリコン層との間に酸化膜からなる絶縁層を設けた構成を有するＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）構造のウェーハ、すなわちＳＯＩ基板の製造には、２種類の方法が用いられている。一つは、酸素イオンをシリコン基板に注入し、所定の温度の熱をかけるアニール処理することで、シリコン基板内部に埋め込み酸化膜つまりＢＯＸ（Ｂｕｒｉｅｄ Ｏｘｉｄｅ）層からなる絶縁層を形成するＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ ｂｙ Ｉｍｐｌａｎｔｅｄ Ｏｘｙｇｅｎ）法である。もう一つは、予めシリコン基板上に酸化膜を形成した後、他のシリコン基板と貼り合わせ、酸化膜を形成したシリコン基板の表面を所定の厚みになるまで薄膜化する貼り合わせ法である。
本発明を適用してなるＳＯＩ基板の製造方法を、まず、ＳＩＭＯＸ法の場合について説明する。本発明を適用してなるＳＩＭＯＸ法によるＳＯＩ基板の製造方法は、図１及び図２に示すように、シリコン基板１に酸素イオンを注入するイオン注入工程（ステップ１０１）、イオン注入工程の後に熱処理により酸化シリコン膜であるＢＯＸ層からなる絶縁層３を形成する絶縁層形成工程（ステップ１０３）、絶縁層形成工程を行なった炉から形成されたＳＯＩ基板９を取り出すアンロード工程（ステップ１０５）、そして、表面シリコン層５の表面に形成された熱酸化膜を剥離して除去する酸化膜除去工程（ステップ１０７）などからなる。
ステップ１０１のイオン注入工程では、シリコン基板１を用意し、このシリコン基板１内の所定部位に酸素イオンが到達するよう、例えば加速エネルギー１７０ｋｅＶ、ドーズ量５×１０１７／ｃｍ２の条件で酸素イオンを注入する。イオン注入工程の後、ステップ１０３の絶縁層形成工程では、炉に酸素イオンを注入したシリコン基板１を入れ、例えば酸素をわずかに含むアルゴンを炉内に供給して炉内をＡｒ／Ｏ２雰囲気とし、１３５０℃で６時間の熱処理を施す。これにより、シリコン基板１の酸素イオンを注入した部位に酸化膜からなる絶縁層３が形成される。また、絶縁層３が形成されることにより、絶縁層３の両側にシリコン支持体７と、活性層となるＳＯＩ層つまり表面シリコン層５が形成された状態となり、ＳＯＩ基板９となる。
ステップ１０３の絶縁層形成工程の後、この絶縁層形成工程の熱処理を行なった炉からＳＯＩ基板９を取り出すステップ１０５のアンロード工程を行なう。ステップ１０５のアンロード工程では、ＳＯＩ基板９は、炉から、この炉の出入り口または出口に連続して設けられたチャンバーまたはクリーンルーム内に取り出される。したがって、炉の出入り口または出口に連続して設けられたチャンバーまたはクリーンルーム内を水素または水分を含む雰囲気にしておく。また、アンロード工程を開始するとき、つまり、ＳＯＩ基板９を炉から取り出すときの炉内の温度は、２５０℃以上８００℃以下にしておく。
ＳＯＩ基板９を炉から取り出すときの炉内の温度が２５０℃より低いと、ＳＯＩ基板９を取り出す空間を水素または水分を含む雰囲気にしても、水素を導入できず、表面シリコン層５と絶縁層３との界面の界面準位密度を低減することができない。一方、ＳＯＩ基板９を炉から取り出すときの炉内の温度が８００℃より高いと、ＳＯＩ基板９とＳＯＩ基板９を取り出す空間の温度との温度差が大きくなり過ぎ、ＳＯＩ基板９の径に関係なくスリップが発生し易く、ＳＯＩ基板の品質やＳＯＩ基板の製造の歩留まりが低下してしまう。したがって、ＳＯＩ基板９を炉から取り出すときの炉内の温度は、２５０℃以上８００℃以下にする。
さらに、ステップ１０５のアンロード工程では、アンロード工程を行なうときの炉内の温度を３５０℃以上とし、雰囲気として水素または水蒸気を０.１体積％以上含む雰囲気とすることが、アンロード工程において水素をより確実に導入し、表面シリコン層５と絶縁層３との界面の界面準位密度をより確実に低減する上で望ましい。また、この条件の場合、アンロード工程を行なうときの炉内の温度を７５０℃以下にしてもアンロード工程において水素をより確実に導入することができる。したがって、この条件の場合、スリップの発生により、ＳＯＩ基板の品質やＳＯＩ基板の製造の歩留まりの低下をより確実に防ぐうえで、アンロード工程を行なうときの炉内の温度を７５０℃以下にすることが望ましい。
また、ステップ１０５のアンロード工程を行なうとき、ＳＯＩ基板の熱処理を行なった炉内にステップ１０３の絶縁層形成工程で炉内に供給したガスを供給しながら行なうことができる。通常、炉で熱処理を行なう場合、炉内には不活性ガスである窒素ガスまたはアルゴンガス、そして、これらの不活性ガスのいずれかに酸素を混合したガスが供給される。したがって、ステップ１０５のアンロード工程を炉内にガスを供給しながら行なう場合も、窒素ガス、アルゴンガス、または、これらのガスのいずれかに酸素を混合したガスが炉内に供給される。
ステップ１０５のアンロード工程において炉内に供給されたガスは、ＳＯＩ基板９を取り出すために開いた炉の出口から炉外に流れ出すことになる。このため、炉内に供給されたガスが炉の出口から炉外に流れ出す流量によっては、表面シリコン層と絶縁層との界面の界面準位密度を低減できるような量の水素をＳＯＩ基板９に導入できない場合がある。これは、炉から取り出されているＳＯＩ基板９の周囲を炉内に供給され炉の出口から炉外に流出したガスが流れることによって、炉から取り出されたＳＯＩ基板９に水素または水分を含む雰囲気がＳＯＩ基板９に接触し難くなり、ＳＯＩ基板９に水素を導入でき難くなるためと考えられる。
そこで、炉内に供給されるガスが、この炉の出口から流出するときの流量を２０ＳＬＭ以下にすると、界面の界面準位密度を低減できた。さらに、この炉の出口から流出するときの流量を５ＳＬＭ以下にすると、一層確実に界面の界面準位密度を低減できた。したがって、炉内にガスを供給しながらアンロード工程を行なう場合、アンロード工程においてＳＯＩ基板９に水素をより確実に導入し、表面シリコン層５と絶縁層３との界面の界面準位密度をより確実に低減する上で、炉内に供給されるガスが、この炉の出口から流出するときの流量を２０ＳＬＭ以下にすることが望ましい。また、界面の界面準位密度を一層確実に低減する上で、炉内に供給されるガスが炉の出口から流出するときの流量を５ＳＬＭ以下にすることがさらに望ましい。
また、アンロード工程は、炉からＳＯＩ基板を取り出すときのこのＳＯＩ基板の移動速度、つまり、アンロードスピードを２０ｍｍ／分以上５００ｍｍ／分以下とすることによって、表面シリコン層５と絶縁層３との界面の界面準位密度を低減できた。これは、アンロード工程で炉から取り出されるボートなどに載ったＳＯＩ基板９は、炉から引き出されるに連れて炉内の温度より低い温度環境で熱処理されることになる。したがって、アンロードスピードを５００ｍｍ／分以下とすることで、水素あるいは水蒸気を含む雰囲気で、界面準位密度を低減するのに有効な温度範囲、例えば３５０℃以上７５０℃以下の範囲で十分な時間熱処理され、水素が十分に導入されることで界面準位密度を低減ができたものと考えられる。
逆に、アンロードスピードが５００ｍｍ／分より速いと、水素あるいは水蒸気を含む雰囲気で、界面準位密度を低減するのに有効な温度範囲で熱処理される時間が短くなり、界面準位密度の低減ができなくなる。また、アンロードスピードが２０ｍｍ／分より遅すぎると、ＳＯＩ基板の製造のスループットが低下してしまう。したがって、ＳＯＩ基板の製造のスループットの低下を確実に抑制しながら界面準位密度をより確実に低減する上では、アンロードスピードを２０ｍｍ／分以上５００ｍｍ／分以下とすることが望ましい。また、ＳＯＩ基板の製造のスループットの低下を一層確実に抑制しながら界面準位密度を一層確実に低減する上では、炉からＳＯＩ基板を取り出すときのこのＳＯＩ基板の移動速度を５０ｍｍ／分以上１００ｍｍ／分以下とすることがさらに望ましい。
また、炉内にガスを供給しながらアンロード工程を行なう場合、ステップ１０３の絶縁層形成工程における熱処理に、下方からＳＯＩ基板を取り出す縦型の炉を用いているとき、炉内にＳＯＩ基板を取り出す空間内の雰囲気よりも重いガス、例えばＳＯＩ基板を取り出す雰囲気が大気であるとき、酸素、アルゴンガス、または、酸素とアルゴンの混合ガスを供給したところ、表面シリコン層５と絶縁層３との界面の界面準位密度を確実に低減することができた。これは、ＳＯＩ基板９を取り出す空間内の雰囲気よりも重いガスを炉内に供給すれば、炉内に供給されたＳＯＩ基板を取り出す空間内の雰囲気よりも重いガスが炉の下方に流下することにより、炉から取り出されたＳＯＩ基板９の下方の水素または水分を含む雰囲気が、この取り出されたＳＯＩ基板９の周囲に巻き上げられ、ＳＯＩ基板９に水素または水分を含む雰囲気が接触し易くなるためと考えられる。
このようなステップ１０５のアンロード工程の後、ステップ１０７の酸化膜除去工程を行なう。ステップ１０７の酸化膜除去工程では、炉から取り出したＳＯＩ基板９の表面に形成された熱酸化膜１１を、フッ酸などを用いて剥離して除去し、最終的なＳＯＩ基板９を得る。
ここで、ステップ１０５のアンロード工程において炉に供給するガスの種類や組成、熱処理の温度に対するＳＯＩ層である表面シリコン層５とＢＯＸ層である絶縁層３との界面の電子移動度及び界面準位密度を検討した。ここでは、図１に示すステップ１０１からステップ１０７のような工程にしたがい、また、ステップ１０１のイオン注入工程及びステップ１０３の絶縁膜形成工程の説明で例示した条件で形成した直径２００mm、Ｐ型（ボロンドープ）のＳＯＩ基板９を試料として用いる。試料となるＳＯＩ基板９は、フッ酸で表面シリコン層５やシリコン支持体７の表面に形成されている自然酸化膜を除去した後、純水を用いて洗浄し、N２ブローで乾燥させる。
洗浄し乾燥した後、図３に示すように、試料となるＳＯＩ基板９の表面シリコン層５に水銀で環状のソース電極１３と、環状のソース電極１３の中心に円盤状のドレイン電極１５を形成する。また、シリコン支持体７の表面にアルミニウムでゲート電極１７を形成する。このように、ＳＯＩ基板９に各電極を設けて擬似ＦＥＴとし、ソース電極１３、ドレイン電極１５、そして、ゲート電極１７に配線１９を介して電源を接続し、ソース電極１３、ドレイン電極１５、そして、ゲート電極１７にそれぞれ電圧を印加する。これによりＩｄｓ−Ｖｇｓカーブを得、このＩｄｓ−Ｖｇｓカーブから界面準位密度や電子移動度を計算する。この結果の一例を表１に示す。
これに対し、炉に供給するガスがアルゴンガスであれば、アンロード工程を行なうときの炉内の温度が６００℃以下でも、有意な表面シリコン層５と絶縁層３との界面の界面準位密度の低減、そして、電子移動度の向上が見られた。したがって、表面シリコン層５と絶縁層３との界面の界面準位密度をより確実に低減するには、炉内に不活性ガスを供給しながらアンロード工程を行なう場合、アンロード工程を行なうときの炉内の温度が６００℃以下のときには、炉に供給するガスとしてアルゴンガスを供給することが望ましい。
さらに、アンロード工程を行なうときの炉内の温度が６００℃以下で、炉に供給するガスが窒素ガスの場合であっても、この窒素ガスに０.１体積％以上の水素または水蒸気を含有した状態で供給すると、有意な表面シリコン層５と絶縁層３との界面の界面準位密度の低減、そして、電子移動度の向上が見られた。したがって、表面シリコン層５と絶縁層３との界面の界面準位密度をより確実に低減するには、炉内に不活性ガスを供給しながらアンロード工程を行なう場合、アンロード工程を行なうときの炉内の温度が６００℃以下のときには、炉に供給するガスに０.１体積％以上の水素または水蒸気を含有させることが望ましい。このとき、ガスの種類は窒素ガスに限らずＳＯＩ基板の品質に影響を与えない様々なガスを用いることができる。
また、表１に例示されているように、アンロード工程を行なうときの炉内の温度が４００℃以上であれば、炉内にガスを供給している状態でも、表面シリコン層５と絶縁層３との界面の界面準位密度を確実に低減できる。
次に、本発明を適用してなるＳＯＩ基板の製造方法について、貼り合わせ法の場合を例として説明する。本発明を適用してなる貼り合わせ法によるＳＯＩ基板の製造方法では、図４及び図５に示すように、表面シリコン層５となるシリコン基板２１の表面に酸化膜２３を形成する酸化膜形成工程（ステップ２０１）、酸化膜形成工程後にシリコン基板２１に水素イオンを注入する水素イオン注入工程（ステップ２０３）を行なう。
水素イオン注入工程の後、シリコン基板２１の酸化膜２３の一方とシリコン支持体７の鏡面とを貼り合わせた状態で熱処理することによりシリコン基板２１の一部を、水素イオンを注入した部分から剥離して絶縁層３と表面シリコン層５を形成する剥離工程（ステップ２０５）、ＳＯＩ基板９を再度炉に入れて熱処理することで絶縁層３となった酸化膜２３とシリコン支持体７の鏡面との貼り合わせ界面を完全に貼り合わせるための貼り合わせ工程（ステップ２０７）を行なう。
そして、貼り合わせ工程の後、炉から形成されたＳＯＩ基板９を取り出すアンロード工程（ステップ２０９）を行なう。アンロード工程の後、ダメージの除去、剥離後の表面ラフネス低減、厚みの調整などのため、炉から取り出されたＳＯＩ基板９の表面シリコン層５の表面を化学研磨する研磨工程（ステップ２１１）を行なう。
ステップ２０１の酸化膜形成工程では、シリコン基板２１を用意し、このシリコン基板２１を、例えば１０００℃の湿雰囲気中で熱処理することで、シリコン基板２１の両表面全体に膜厚１３５０Åの酸化膜２３を形成する。ステップ２０３の水素イオン注入工程では、所定の深さに、水素イオンが到達するように加速エネルギー５０ｋｅＶ、ドーズ量６×１０１６／ｃｍ２で水素イオンを注入した。水素イオンを注入後、酸化膜２３を形成し、水素イオンを注入したシリコン基板２１を洗浄する。
ステップ２０５の剥離工程では、洗浄したシリコン基板２１の一方の面の酸化膜２３とシリコン支持体７の鏡面とを貼り合わせた後、炉に入れ、炉内に窒素ガスを供給して窒素雰囲気とし、例えば５００℃で熱処理を行う。これにより、酸化膜２３を形成して水素イオンを注入したシリコン基板２１の水素イオンを注入した部分２１ａからシリコン基板２１の一部が剥離する。そして、シリコン基板２１の一部が剥離することにより、シリコン基板２１の一部と共に、絶縁層３となる酸化膜２３とは反対側の酸化膜２３が除去され、シリコン支持体７と表面シリコン層５との間に絶縁層３を設けたＳＯＩ構造が形成される。
ステップ２０７の貼り合わせ工程では、洗浄したＳＯＩ基板９炉に入れ、炉内に窒素ガスを供給して窒素雰囲気とし、例えば１１００℃で１２０分間熱処理し、両者を完全に密着させ、貼り合わせ強度を増大させる。そして、ステップ２０７の貼り合わせ工程の後、この貼り合わせ工程の熱処理を行なった炉からＳＯＩ基板９を取り出すステップ２０９のアンロード工程を行なう。ステップ２０９のアンロード工程では、ＳＩＭＯＸ法の場合と同様に、ＳＯＩ基板９は、炉から、この炉の出入り口または出口に連続して設けられたチャンバーまたはクリーンルーム内に取り出される。したがって、炉の出入り口または出口に連続して設けられたチャンバーまたはクリーンルーム内を水素または水分を含む雰囲気にしておく。また、アンロード工程を開始するとき、つまり、ＳＯＩ基板９を炉から取り出すときの炉内の温度は、２５０℃以上８００℃以下にしておく。
さらに、ステップ２０９のアンロード工程でも、ＳＩＭＯＸ法の場合と同様に、アンロード工程を行なうときの炉内の温度を３５０℃以上とし、雰囲気として水素または水蒸気を０.１体積％以上含む雰囲気中にＳＯＩ基板９を置くことが、アンロード工程において水素をより確実に導入し、表面シリコン層５と絶縁層３との界面の界面準位密度をより確実に低減する上で望ましい。また、この条件の場合、アンロード工程を行なうときの炉内の温度を７５０℃以下にしてもアンロード工程において水素をより確実に導入することができる。したがって、この条件の場合、スリップの発生により、ＳＯＩ基板の品質やＳＯＩ基板の製造の歩留まりの低下をより確実に防ぐうえで、アンロード工程を行なうときの炉内の温度を７５０℃以下にすることが望ましい。
また、ステップ２０９のアンロード工程を行なうとき、ＳＩＭＯＸ法の場合と同様に、ＳＯＩ基板の熱処理を行なった炉内にステップ２０９の貼り合わせ工程で炉内に供給したガスを供給しながら行なうことができる。
ステップ２０９のアンロード工程において炉内に供給されたガスは、ＳＯＩ基板９を取り出すために開いた炉の出口から炉外に流れ出すことになる。このため、炉内に供給されたガスが炉の出口から炉外に流れ出す流量によっては、表面シリコン層と絶縁層との界面の界面準位密度を低減できるような量の水素をＳＯＩ基板９に導入できない場合がある。そこで、ＳＩＭＯＸ法の場合と同様に、炉内に供給されるガスが炉の出口から流出するときの流量を２０ＳＬＭ以下にすると、界面の界面準位密度を低減できた。さらに、この炉の出口から流出するときの流量を５ＳＬＭ以下にすると、一層確実に界面の界面準位密度を低減できた。したがって、貼り合わせ法においても、炉内にガスを供給しながらアンロード工程を行なう場合、ＳＩＭＯＸ法の場合と同様に、アンロード工程においてＳＯＩ基板９に水素をより確実に導入し、表面シリコン層５と絶縁層３との界面の界面準位密度をより確実に低減する上で、炉内に供給されるガスが炉の出口から流出するときの流量を２０ＳＬＭ以下にすることが望ましい。また、界面の界面準位密度を一層確実に低減する上で、炉内に供給されるガスが炉の出口から流出するときの流量を５ＳＬＭ以下にすることがさらに望ましい。
また、アンロードスピードに関してもＳＩＭＯＸ法の場合と同様であり、ＳＯＩ基板の製造のスループットの低下を確実に抑制しながら界面準位密度をより確実に低減する上では、アンロードスピードを２０ｍｍ／分以上５００ｍｍ／分以下とすることが望ましい。また、ＳＯＩ基板の製造のスループットの低下を一層確実に抑制しながら界面準位密度を一層確実に低減する上では、炉からＳＯＩ基板を取り出すときのこのＳＯＩ基板の移動速度を５０ｍｍ／分以上１００ｍｍ／分以下とすることがさらに望ましい。
また、炉内にガスを供給しながらアンロード工程を行なう場合、ステップ２０７の貼り合わせ工程における熱処理に、下方からＳＯＩ基板を取り出す縦型の炉を用いているとき、炉内にＳＯＩ基板を取り出す空間内の雰囲気よりも重いガス、例えばＳＯＩ基板を取り出す雰囲気が大気であるとき、酸素、アルゴンガス、または、酸素とアルゴンの混合ガスを供給したところ、ＳＩＭＯＸ法の場合と同様に、表面シリコン層５と絶縁層３との界面の界面準位密度を確実に低減することができた。
このようなステップ２０９のアンロード工程の後、ステップ２１１の研磨工程を行い、ステップ２１１の研磨工程では、アンロード工程後のＳＯＩ基板９の表面シリコン層５の表面を化学研磨により、所定の厚みになるまで研磨し、表面シリコン層５の厚みの調整と共に、ダメージの除去、剥離後の表面ラフネス低減などを行ない、研磨後、ＳＯＩ基板９を洗浄して最終的なＳＯＩ基板９を得る。
ここで、ステップ２０９のアンロード工程において炉に供給するガスの種類や組成、熱処理の温度に対するＳＯＩ層である表面シリコン層５とＢＯＸ層である絶縁層３との界面の電子移動度及び界面準位密度を検討した。ここでは、図４に示すステップ２０１からステップ２１１のような工程にしたがい、また、ステップ２０１の酸化膜形成工程、ステップ２０３の水素イオン注入工程、ステップ２０５の剥離工程及びステップ２０７の貼り合わせ工程の説明で例示した条件で形成した直径２００mm、Ｐ型（ボロンドープ）のＳＯＩ基板９を試料として用いる。試料となるＳＯＩ基板９は、フッ酸で表面シリコン層５やシリコン支持体７の表面に形成されている自然酸化膜を除去した後、純水を用いて洗浄し、N２ブローで乾燥させる。
洗浄し乾燥した後、ＳＩＭＯＸ法の場合と同様に、図３に示すように、試料となるＳＯＩ基板９の表面シリコン層５に水銀で環状のソース電極１３と、環状のソース電極１３の中心に円盤状のドレイン電極１５を形成する。また、シリコン支持体７の表面にアルミニウムでゲート電極１７を形成する。このように、ＳＯＩ基板９に各電極を設けて擬似ＦＥＴとし、ソース電極１３、ドレイン電極１５、そして、ゲート電極１７に配線１９を介して電源を接続し、ソース電極１３、ドレイン電極１５、そして、ゲート電極１７にそれぞれ電圧を印加する。これによりＩｄｓ−Ｖｇｓカーブを得、このＩｄｓ−Ｖｇｓカーブから界面準位密度や電子移動度を計算する。この結果の一例を表２に示す。
これに対し、炉に供給するガスがアルゴンガスであれば、アンロード工程を行なうときの炉内の温度が６００℃以下でも、有意な表面シリコン層５と絶縁層３との界面の界面準位密度の低減、そして、電子移動度の向上が見られた。したがって、表面シリコン層５と絶縁層３との界面の界面準位密度をより確実に低減するには、炉内に不活性ガスを供給しながらアンロード工程を行なう場合、アンロード工程を行なうときの炉内の温度が６００℃以下のときには、炉に供給するガスとしてアルゴンガスを供給することが望ましい。
さらに、アンロード工程を行なうときの炉内の温度が６００℃以下で、炉に供給するガスが窒素ガスの場合であっても、この窒素ガスに０.１体積％以上の水素または水蒸気を含有した状態で供給すると、有意な表面シリコン層５と絶縁層３との界面の界面準位密度の低減、そして、電子移動度の向上が見られた。したがって、表面シリコン層５と絶縁層３との界面の界面準位密度をより確実に低減するには、炉内に不活性ガスを供給しながらアンロード工程を行なう場合、アンロード工程を行なうときの炉内の温度が６００℃以下のときには、炉に供給するガスに０.１体積％以上の水素または水蒸気を含有させることが望ましい。
また、表２に例示されているように、アンロード工程を行なうときの炉内の温度が４００℃以上であれば、炉内にガスを供給している状態でも、表面シリコン層５と絶縁層３との界面の界面準位密度を確実に低減できる。
このように、本実施形態のＳＯＩ基板の製造方法では、アンロード工程を開始するときの炉内の温度を２５０℃以上８００℃以下とし、ＳＯＩ基板９を取り出す雰囲気を水素または水分を含む雰囲気とすることにより、アンロード工程において、ＳＯＩ基板の周囲の水分、水分が分解したことによって生じる水素、外部から供給される水素などが、ＳＯＩ基板９内に拡散し、ＳＯＩ基板９の表面シリコン層５と絶縁層３との界面のダングリングボンドを終端できる。このように従来から行なわれていたアンロード工程において、その工程を行なう条件を調整することにより、ＳＯＩ基板９に水素を導入し、表面シリコン層５と絶縁層３との界面の界面準位密度を低減できる。すなわち、製造工程を増やすことなく、表面シリコン層と絶縁層との界面の界面準位密度を低減できる。
さらに、製造工程を増やすことなく、表面シリコン層と絶縁層との界面の界面準位密度を低減できることにより、製造工程の煩雑化やコストの増大などを招くことなく、表面シリコン層と絶縁層との界面の界面準位密度を低減できる。加えて、表面シリコン層と絶縁層との界面の界面準位密度を低減できることにより、ＳＯＩ基板を用いて形成した電子デバイスの動作の高速化や消費電力の低減、また、閾値電圧がシフトしてしまう、サブスレッシュホールド係数が大きくなる、また、トランジスタなどのようなスイッチングを行なう電子デバイスの駆動能力が低下するといったような問題を抑制し、電子デバイスの動作性能や信頼性の低下を抑制できる。
さらに、アンロード工程は、このアンロード工程を行なうときの炉内の温度を３５０℃以上７５０℃以下とし、雰囲気として水素または水蒸気を０.１体積％以上含む雰囲気中にＳＯＩ基板を置く方法とすることにより、アンロード工程において水素をより確実に導入でき、表面シリコン層と絶縁層との界面の界面準位密度をより確実に低減できる。加えて、アンロード工程を行なうときの炉内の温度を４００℃以上とすることにより、炉内にガスを供給している状態でも、アンロード工程において水素を一層確実に導入でき、表面シリコン層と絶縁層との界面の界面準位密度を一層確実に低減できる。
さらに、アンロード工程は、炉内にガスを供給して行なうとき、この炉内に供給されるガスがこの炉の出口から流出するときの流量を２０ＳＬＭ以下に、望ましくは５ＳＬＭ以下にして行なう。加えて、アンロード工程は、炉内にガスを供給して行なうとき、この炉内に供給されるガスとしてアルゴンガスを供給する。また、アンロード工程は、炉内にガスを供給して行なうとき、この炉内に供給される不活性ガスとして、０.１体積％以上の水素または水蒸気を含むガスを供給する。これらのいずれかの条件でアンロード工程を行なうことにより、表面シリコン層と絶縁層との界面の界面準位密度をより確実に低減できる。加えて、これらの条件を組み合わせてアンロード工程を行なうことにより、表面シリコン層と絶縁層との界面の界面準位密度を一層確実に低減できる。
さらに、炉が下部からＳＯＩ基板を取り出す縦型の炉であり、アンロード工程は、炉内にガスを供給して行なうとき、ＳＯＩ基板を取り出す空間内の雰囲気よりも重いガスを炉内に供給して行なう。これにより、ＳＯＩ基板に水素または水分を含む雰囲気が接触し易くなるため、アンロード工程において水素をより確実に導入でき、表面シリコン層と絶縁層との界面の界面準位密度をより確実に低減できる。
また、本発明は、本実施形態で示した方法に限らず、熱処理を用いてＳＯＩ構造を形成する様々なＳＯＩ基板の製造方法に適用できる。例えば、本発明は、水素注入工程や剥離工程を行なわず、研磨工程において不要な酸化膜や表面シリコン層を除去する貼り合わせ法などにも適用できる。また、表面シリコン層の厚みを調整するために、酸素を含む雰囲気中で熱処理することによって犠牲酸化膜を形成する犠牲酸化膜形成工程をＳＩＭＯＸ法における縁層形成工程や貼り合わせ法における貼り合わせ工程に引き続き行なう場合、犠牲酸化膜形成工程の熱処理を行なった炉からＳＯＩ基板を取り出すときのアンロード工程を、本実施形態に示した条件で行なう。
このように、ＳＯＩ基板の製造において、様々な目的で複数の熱処理工程を行なう場合、その中の少なくとも一つの熱処理工程に対して、本実施形態に示したような条件でアンロード工程を行なうことで上記のような効果を得ることができる。特に、ＳＯＩ基板の製造において、最後に行なう熱処理工程の後に本実施形態に示したような条件でアンロード工程を行なうことで上記のような効果をさらに確実に得ることができる。
１ シリコン基板
３ 絶縁層
５ 表面シリコン層
７ シリコン支持体
９ ＳＯＩ基板
１１ 酸化膜
３ 絶縁層
５ 表面シリコン層
７ シリコン支持体
９ ＳＯＩ基板
１１ 酸化膜
Claims (3)
- シリコン支持体、該シリコン支持体の一面側に設けられた酸化膜からなる絶縁層、及び、該絶縁層をシリコン支持体とで挟んだ状態で形成された表面シリコン層を備えたＳＯＩ基板を形成するための熱処理工程の後、該熱処理工程を行なった炉から前記ＳＯＩ基板を取り出すアンロード工程を行なうとき、炉内の温度を３５０℃以上７５０℃以下とし、かつ、該炉に水素又は水蒸気を０．１体積％含む窒素ガスを供給して行い、該炉から前記ＳＯＩ基板を取り出す炉外の雰囲気を水素または水蒸気を０．１体積％含むガス雰囲気とし、
前記アンロード工程において、前記炉内に供給する前記水素又は水蒸気を０．１体積％含む窒素ガスが、該炉の前記ＳＯＩ基板の取出し口から流出するときの流量を２０ＳＬＭ以下にし、前記炉からＳＯＩ基板を取り出すときのＳＯＩ基板の移動速度を２０ｍｍ／分以上５００ｍｍ／分以下とすることを特徴とするＳＯＩ基板の製造方法。 - シリコン支持体、該シリコン支持体の一面側に設けられた酸化膜からなる絶縁層、及び、該絶縁層をシリコン支持体とで挟んだ状態で形成された表面シリコン層を備えたＳＯＩ基板を形成するための熱処理工程の後、該熱処理工程を行なった炉から前記ＳＯＩ基板を取り出すアンロード工程を行なうとき、炉内の温度を３５０℃以上７５０℃以下とし、かつ、該炉にアルゴンガスを供給して行い、該炉から前記ＳＯＩ基板を取り出す炉外の雰囲気を水素または水蒸気を０．１体積％含むガス雰囲気とし、
前記アンロード工程において、前記炉内に供給する前記アルゴンガスが、該炉の前記ＳＯＩ基板の取出し口から流出するときの流量を２０ＳＬＭ以下にし、前記炉からＳＯＩ基板を取り出すときのＳＯＩ基板の移動速度を２０ｍｍ／分以上５００ｍｍ／分以下とすることを特徴とするＳＯＩ基板の製造方法。 - シリコン支持体、該シリコン支持体の一面側に設けられた酸化膜からなる絶縁層、及び、該絶縁層をシリコン支持体とで挟んだ状態で形成された表面シリコン層を備えたＳＯＩ基板を形成するための熱処理工程の後、該熱処理工程を行なった炉から前記ＳＯＩ基板を取り出すアンロード工程を行なうとき、炉内の温度を６００℃を超え７５０℃以下とし、かつ、該炉に窒素ガスを供給して行い、該炉から前記ＳＯＩ基板を取り出す炉外の雰囲気を水素または水蒸気を０．１体積％含むガス雰囲気とし、
前記アンロード工程において、前記炉内に供給する前記窒素ガスが、該炉の前記ＳＯＩ基板の取出し口から流出するときの流量を２０ＳＬＭ以下にし、前記炉からＳＯＩ基板を取り出すときのＳＯＩ基板の移動速度を２０ｍｍ／分以上５００ｍｍ／分以下とすることを特徴とするＳＯＩ基板の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004115569A JP4626175B2 (ja) | 2004-04-09 | 2004-04-09 | Ｓｏｉ基板の製造方法 |
| US11/101,870 US7253069B2 (en) | 2004-04-09 | 2005-04-08 | Method for manufacturing silicon-on-insulator wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004115569A JP4626175B2 (ja) | 2004-04-09 | 2004-04-09 | Ｓｏｉ基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005302947A JP2005302947A (ja) | 2005-10-27 |
| JP4626175B2 true JP4626175B2 (ja) | 2011-02-02 |
Family
ID=35061108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004115569A Expired - Lifetime JP4626175B2 (ja) | 2004-04-09 | 2004-04-09 | Ｓｏｉ基板の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7253069B2 (ja) |
| JP (1) | JP4626175B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006082466A1 (en) * | 2005-02-03 | 2006-08-10 | S.O.I.Tec Silicon On Insulator Technologies | Method for reducing the trap density in a semiconductor wafer |
| JP2007207874A (ja) * | 2006-01-31 | 2007-08-16 | Sumco Corp | シリコンウェーハの製造方法およびシリコンウェーハ |
| US8101501B2 (en) * | 2007-10-10 | 2012-01-24 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
| JP6531743B2 (ja) * | 2016-09-27 | 2019-06-19 | 信越半導体株式会社 | 貼り合わせｓｏｉウェーハの製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003347527A (ja) * | 2002-05-30 | 2003-12-05 | Sumitomo Mitsubishi Silicon Corp | Ｓｉｍｏｘ基板およびその製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6159829A (en) * | 1996-09-16 | 2000-12-12 | Warren; William L. | Memory device using movement of protons |
| US5877070A (en) * | 1997-05-31 | 1999-03-02 | Max-Planck Society | Method for the transfer of thin layers of monocrystalline material to a desirable substrate |
| US6150239A (en) * | 1997-05-31 | 2000-11-21 | Max Planck Society | Method for the transfer of thin layers monocrystalline material onto a desirable substrate |
| US6593211B2 (en) * | 1998-09-04 | 2003-07-15 | Canon Kabushiki Kaisha | Semiconductor substrate and method for producing the same |
| DE10131249A1 (de) * | 2001-06-28 | 2002-05-23 | Wacker Siltronic Halbleitermat | Verfahren zur Herstellung eines Films oder einer Schicht aus halbleitendem Material |
-
2004
- 2004-04-09 JP JP2004115569A patent/JP4626175B2/ja not_active Expired - Lifetime
-
2005
- 2005-04-08 US US11/101,870 patent/US7253069B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003347527A (ja) * | 2002-05-30 | 2003-12-05 | Sumitomo Mitsubishi Silicon Corp | Ｓｉｍｏｘ基板およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005302947A (ja) | 2005-10-27 |
| US7253069B2 (en) | 2007-08-07 |
| US20050227462A1 (en) | 2005-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100878061B1 (ko) | 복합물 기판의 제조방법 | |
| JP3911901B2 (ja) | Ｓｏｉウエーハおよびｓｏｉウエーハの製造方法 | |
| KR100878060B1 (ko) | 개선된 전기적 특성들을 갖는 복합물 기판의 제조방법 | |
| TWI272676B (en) | Semiconductor and manufacturing method thereof | |
| US8461018B2 (en) | Treatment for bonding interface stabilization | |
| KR20090117626A (ko) | 접합 웨이퍼의 제조 방법 | |
| KR20100027947A (ko) | 감소된 ｓｅｃｃｏ 결함 밀도를 갖는 반도체-온-절연체 기판의 제조 방법 | |
| JPH09260619A (ja) | Ｓｏｉ基板及びその製造方法 | |
| US7253069B2 (en) | Method for manufacturing silicon-on-insulator wafer | |
| JP2010098167A (ja) | 貼り合わせウェーハの製造方法 | |
| US7524705B2 (en) | Method for manufacturing a semiconductor substrate and method for manufacturing a semiconductor device | |
| CN105655243B (zh) | 组合两个衬底的方法 | |
| JP2003264190A (ja) | 半導体装置及びその製造方法 | |
| JP4619949B2 (ja) | ウェハの表面粗さを改善する方法 | |
| JP2001135805A (ja) | 半導体部材及び半導体装置の製造方法 | |
| JP4694372B2 (ja) | ウェハの表面粗さを改善する方法 | |
| JP3588994B2 (ja) | 酸化膜の形成方法及びｐ形半導体素子の製造方法 | |
| JP4609026B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| JPH11297689A (ja) | シリコン絶縁膜の熱処理方法並びに半導体装置の製造方法 | |
| JPH09102459A (ja) | 半導体ヘテロ界面形成方法 | |
| JP6834932B2 (ja) | 貼り合わせウェーハ用の支持基板の製造方法および貼り合わせウェーハの製造方法 | |
| JP2005285963A (ja) | Ｓｏｉ基板の製造方法 | |
| JP3952542B2 (ja) | シリコン酸化膜の形成方法 | |
| US20090039413A1 (en) | Method to form uniform tunnel oxide for flash devices and the resulting structures | |
| KR100970551B1 (ko) | 에스오아이 웨이퍼의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060828 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100601 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100603 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100730 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100817 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100922 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101012 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101025 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4626175 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |