CN101119108B - 一种熔丝电路 - Google Patents
一种熔丝电路 Download PDFInfo
- Publication number
- CN101119108B CN101119108B CN200710152186.2A CN200710152186A CN101119108B CN 101119108 B CN101119108 B CN 101119108B CN 200710152186 A CN200710152186 A CN 200710152186A CN 101119108 B CN101119108 B CN 101119108B
- Authority
- CN
- China
- Prior art keywords
- fuse
- initial setting
- node
- coupled
- fuse circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000000903 blocking effect Effects 0.000 claims abstract description 19
- 230000005669 field effect Effects 0.000 claims description 10
- 238000007667 floating Methods 0.000 claims description 7
- 238000007664 blowing Methods 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 15
- 238000005516 engineering process Methods 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005314 correlation function Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
Images
Landscapes
- Logic Circuits (AREA)
- Electronic Switches (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明是一种熔丝电路,其包含有:至少一熔丝电路单元以及一电流阻断模组。该熔丝电路单元包含有:一电压建立模组,耦接至一第一参考电压源,该电压建立模组包含有:一熔丝,其一端耦接于一节点,用来根据一初始设定信号选择性地熔断,其中该电压建立模组是根据该熔丝的熔断状态,在该节点建立一电压电位;以及一闩锁器,利用该节点耦接至该电压建立模组,用来将该节点所对应的该电压电位进行闩锁操作,以产生该输出信号。该电流阻断模组耦接在一第二参考电压源与该熔丝的另一端之间,用来在进行该初始设定时,阻断流经该熔丝的电流。
Description
技术领域
本发明涉及的是一种熔丝电路,特别涉及的是一种低功率损耗的熔丝电路。
背景技术
请参阅图1,图1为一般熔丝电路(Fuse Circuit)100的示意图。如图1所示,熔丝电路100包含有一电压建立模组110与闩锁器120。电压建立模组110用来根据熔丝I1的熔断状态,用来在节点A上建立一电压电位;而闩锁器120便接着对节点A上所建立的电压电位进行闩锁处理,以产生一输出信号。
一般来说,熔丝I1是在熔丝电路100的初始设定(initial setting)时决定其熔断状态,换句话说,使用者可在其初始设定时,决定是否要熔断熔丝I1,以使镕丝电路100具有不同的输出。
而输入至电压建立模组110的晶体管P3的初始设定信号PU如图1所示,其在初始设定时具有一低电压电位,而在初始设定后具有一高电压电位。因此,在初始设定时,晶体管P3(PMOS)会导通,而在初始设定后,晶体管P3便会形成断路。
由于熔丝所具有的电阻一般远小于晶体管P3所具有的等效阻抗,因此,节点A的电压会由熔丝的状态所决定。换句话说,当初始设定时,若熔丝I1没有熔断,那么熔丝I1便会与第二参考电压源Vss形成一通路,因此节点A的电压电位便会被拉低至Vss;另一方面,若熔丝I1在初始设定时被熔断,那么由于晶体管P3与第一参考电压源Vdd也形成一通路,因此节点A的电压电位便会被拉升至Vdd。
而闩锁器120便接着将节点A的电压电位加以闩锁,以产生一对应的输出。闩锁器120是由一反相器(由晶体管N1、P1构成)以及一反馈晶体管P2构成。如果当熔丝I1未熔断时,熔丝I1可以将节点A的电压电位拉低为Vss,如图1所示,如此一来,输出便对应为高电压Vdd,并且此时晶体管P2不导通,以确保节点A的电压电位Vss。如果当熔丝I1熔断而初始设定信号PU为低电位时,节点A的电压电位为Vdd,而闩锁器120的输出则对应低电压电位Vss,并且此时晶 体管P2导通,以确保节点A的电压电位Vdd。
然而,前述的熔丝电路架构具有一些缺点。首先,在初始设定时,若熔丝I1无须熔断,那么熔丝I1与晶体管P3均在此时导通,这意味着电压建立模组110会通过一个相当大的直流电流,进而增加熔丝电路100的消耗功率。此外,若在初始设定时,熔丝I1并未完全熔断,那么当熔丝电路100进行一般运作时,便会有一漏电流通过未完全熔断的熔丝I1与晶体管P2,更进一步的增加了熔丝电路100的消耗功率,且也导致初始设定失败。
为了解决上述的问题,在此请参阅图2,图2为另一一般熔丝电路200的示意图。如图2所示,熔丝电路200在熔丝I1与节点A之间增加了一晶体管N2(NMOS)。如此一来,在初始设定时,由于晶体管N2会形成断路,因此便不会有电流通过熔丝I1,便解决了前述的一个问题。
然而,熔丝电路200的架构又衍生出了另一个问题,由于一般熔丝电路200是以相当大的数量建置在积体电路之中(譬如建置在DRAM中),因此对于每个熔丝电路200,皆必须额外设置一个晶体管N2,无疑地花费了更多的制造成本;此外,对于漏电流通过未完全熔断的熔丝I1与晶体管P2的问题,熔丝电路200仍然没有提出一个好的解决方式。
发明内容
本发明的目的之一在于提供一种低功率损耗的熔丝电路,以解决前述的问题。
根据本发明之一实施例,是一种熔丝电路(fuse circuit),其用来依据一初始设定信号输出一输出信号,初始设定信号包含一设定区间与一正常运作区间。熔丝电路包含至少一熔丝电路单元与一电流阻断模组。
熔丝电路单元包含一电压建立模组与一闩锁器(latch)。该电压建立模组耦接至一第一参考电压源,电压建立模组包含一可选择性熔断的熔丝,其具有一第一端与一第二端,该第一端耦接于一节点,且其中该电压建立模组根据该熔丝的熔断状态,在该节点建立一电压电位。闩锁器利用该节点耦接至电压建立模组,用来将该节点所对应的电压电位进行闩锁操作,以产生该输出信号。
而电流阻断模组耦接在一第二参考电压源与熔丝的第二端之间,用来在初始设定信号的设定区间阻断流经该熔丝的电流。
再者,本发明的另一目的在于提供一种熔丝电路。依据本发明之一实施例, 是一种熔丝电路(fuse circuit),其用来依据一初始设定信号产生一输出信号,该初始设定信号包含一设定区间与一正常运作区间。该熔丝电路包含一电压建立模组与一闩锁器(latch)。
该电压建立模组耦接至一第一参考电压源与一第一节点之间,且其包含一可选择性地熔断的熔丝。该熔丝耦接在第一节点与一第二节点之间,其中电压建立模组根据熔丝的熔断状态,用来在第二节点建立一电压电位。
而闩锁器耦接至该第二节点,用来将该第二节点所对应的该电压电位进行闩锁操作,以产生该输出信号。
其中,第一节点还接收一控制信号,该控制信号在初始设定信号的设定区间为浮动电位,控制信号在初始设定信号的正常运作区间的一第一区间为一第三电压电位,且第一区间位于设定区间之后。
为了实现本发明的目的,本发明采用的技术方案是:
一种熔丝电路,其其是依据一初始设定信号输出一输出信号,所述的初始设定信号包含一设定区间与一正常运作区间,所述的熔丝电路包含:
至少一熔丝电路单元,所述的熔丝电路单元包含:
一电压建立模组,耦接至一第一参考电压源,所述的电压建立模组包含:
一可选择性熔断的熔丝,其具有一第一端与一第二端,所述的第一端耦接于一节点,所述的电压建立模组是根据所述的熔丝的熔断状态,在所述的节点建立一电压电位;以及
一闩锁器(latch),其通过所述的节点耦接至所述的电压建立模组,用来将所述的节点所对应的电压电位进行闩锁操作,以产生所述的输出信号;以及
一电流阻断模组,耦接于一第二参考电压源与所述的熔丝的第二端之间,用来在所述的初始设定信号的设定区间阻断流经所述的熔丝的电流。
本发明采用的技术方案还包括:
一种熔丝电路(fuse circuit),其是依据一初始设定信号产生一输出信号,所述的初始设定信号包含一设定区间与一正常运作区间,所述的熔丝电路包含:
一电压建立模组,耦接至一第一参考电压源与一第一节点之间,其特征在于,所述的电压建立模组包含:
一可选择性地熔断的镕丝,耦接于所述的第一节点与一第二节点之间,所述的电压建立模组根据所述的熔丝的熔断状态,用来在所述的第二节点建立一电压 电位;以及
一闩锁器(latch),其耦接至所述的第二节点,用来将所述的第二节点所对应的电压电位进行闩锁操作,以产生所述的输出信号;
其中所述的第一节点接收一控制信号,所述的控制信号在所述的初始设定信号所述的设定区间为浮动电位,所述的控制信号在所述的初始设定信号所述的正常运作区间的一第一区间为一第三电压电位,且所述的第一区间位于所述的设定区间之后。
通过实施上述技术方案,本发明熔丝电路可以在低成本下,消除熔丝电路在初始设定的直流电流,进而达成低功率消耗的目的,且也可于正常运作时消除熔丝电路的漏电流,更进一步降低功率的消耗。
附图说明
图1为一般的一熔丝电路的示意图;
图2为一般的另一熔丝电路的示意图;
图3为本发明熔丝电路的一第一实施例的示意图;
图4为具有多个熔丝电路单元的熔丝电路的示意图;
图5为本发明熔丝电路的一第二实施例的示意图;
图6为本发明熔丝电路的一第三实施例的示意图;
图7为本发明熔丝电路的一第四实施例的示意图。
附图标记说明:100、200、300、400、500、600、700-熔丝电路;120、320、520、620-闩锁器;110、310、510、610-电压建立模组;300a、500a-熔丝电路单元;300b、500b-电流阻断模组;PU-初始设定信号;输出信号-O;I1-熔丝;A、B-节点;a-第一端;b-第二端;P1、P2、P3-PMOS晶体管;NS、N1、N2、N3-NMOS晶体管;Vdd-第一参考电压源;Vss-第二参考电压源;FC-控制信号。
具体实施方式
图3为本发明熔丝电路300的一第一实施例的示意图。如图3所示,熔丝电路300包含有一熔丝电路单元300a与一电流阻断模组300b。该熔丝电路300用来根据一初始设定信号PU输出一输出信号O,且初始设定信号PU包含一设定区间与一正常运作区间。
熔丝电路单元300a包含有一电压建立模组310与一闩锁器320。电压建立模组310用来根据可选择性熔断的熔丝I1的熔断状态,在节点A上建立一电压电位。其中熔丝I1具有一第一端a与一第二端b;而闩锁器320便接着对节点A上所建立的电压电位进行闩锁操作,以产生一输出信号。其中,由图示可知,闩锁器320的晶体管P1与N1的连接将构成一反相器。
在此请注意,电流阻断模组300b用来在初始设定信号PU的设定区间,阻断通过熔丝I1的电流,以降低熔丝电路300的功率消耗。在此,由于各元件的耦接方式已在图3显示,故不在此另述。
此外,如图3所示,在初始设定时(即位于初始设定信号PU的设定区间),初始设定信号PU对应一低电压电位,而在初始设定之后(即位于初始设定信号PU的正常运作区间),初始设定信号PU对应一高电压电位。而在本实施例中,电流阻断模组300b包含有一晶体管NS(NMOS),其耦接于第二参考电压源Vss与熔丝I1的第二端b之间。在此请注意,晶体管P3与晶体管NS皆作为开关使用,其栅极皆耦接至初始设定信号PU,其中晶体管P3其耦接于第一参考电压源Vdd与节点A之间,晶体管P3为第一开关模组,晶体管NS为第二开关模组;因此,晶体管P3与晶体管NS根据初始设定信号PU的电压电位来决定其导通状况。其中,晶体管P3为一P型金属氧化物半导体场效应管PMOS;晶体管NS为一N型金属氧化物半导体场效应管NMOS。
而熔丝电路300的运作如下所述。在初始设定信号PU的设定区间,晶体管P3导通而与第一参考电压源Vdd形成一通路,因此节点A的电压电位便会被拉升至Vdd;然而,由于晶体管NS为一NMOS,因此其在初始状态时不导通,形成断路,因此便阻断了通过熔丝I1的电流。换言之,在本实施例中,电压建立模组310在初始设定信号PU的设定区间并不会有大量的直流电流通过,因此解决了一般技术的问题。
在本实施例中,若熔丝I1在初始设定信号PU的设定区间被熔断,则在初始设定结束后(初始设定信号PU正常运作区间)晶体管P3与熔丝I1皆形成断路,因此节点A的电压电位便会维持在初始设定结束时的第一参考电压源Vdd;而另一方面,若熔丝I1在初始设定信号PU的设定区间并未熔断,那么在初始设定结束后(初始设定信号PU的正常运作区间),由于晶体管NS会导通而与熔丝I1形成一通路,因此节点A的电压便会被熔丝I1与晶体管NS迅速地拉低至第二参考电 压源Vss。接着,其后的闩锁器320便可将节点A的电压电位加以闩锁,以根据节点A的电压电位来产生一对应输出。在此请注意,闩锁器320与一般技术的闩锁器120具有相同的电路结构与操作,闩锁器320包括一反相器,其耦接节点A,以产生输出信号;以及一第三开关模组P2,该第三开关模组P2的一第一端耦接至节点A与上述反相器的一输入端,其一第二端耦接该反相器的一输出端。该反相器由晶体管P1和晶体管N1组成。举例来说,在本实施例中,闩锁器320的输出信号O也为节点A的反向信号,并且若节点A的信号对应电压电位Vdd时,闩锁器320便会将该电压电位Vdd加以闩锁。
另外,由于晶体管NS耦接于第二参考电压源Vss与熔丝I1之间,因此熔丝电路300可具有另一个优点。请参阅图4,图4为具有多个熔丝电路单元300a的熔丝电路400的示意图。如前所述,由于在积体电路(DRAM)中,可能需要建置大量的熔丝电路单元300a,其个数视实际需要而定,以作为修补电路(repair circuit)之用。然而,如图4所示,对于整体熔丝电路400来说,本发明并无须在每个熔丝电路单元300a之中均增加一个晶体管NS(总共N个),而只须使用一个晶体管NS,便可在初始设定时,阻断所有熔丝电路400中全部熔丝电路单元300a的直流电流。换句话说,请同时参考图3、图4,该电流阻断模组300b(本实施例的晶体管NS)耦接于第二参考电压源Vss与该多个熔丝电路单元300a中每一熔丝I1的第二端b之间,所以每个镕丝电路单元300a可共用同一个电流阻断模组300b,如此一来,本发明可以在低成本的前提下(只增加一个晶体管NS),成功地消除初始设定信号PU的设定区间的直流电流。
须注意的是,虽然前述的电流阻断模组300b是以一NMOS实现的,然而,本发明并不以此为限,在实际应用上,只须其能在初始设定信号PU的设定区间形成断路,并且在初始设定信号PU的正常运作区间导通,电流阻断模组可以利用各式各样的电路元件实现(譬如开关或继电器等等),如此的相对应变化,也属本发明的范畴。
请参阅图5,图5为本发明一第二实施例的熔丝电路500的示意图。熔丝电路500包含一熔丝电路单元500a与一电流阻断单元500b。而熔丝电路单元500a包含一闩锁器520与一电压建立模组510。在此请注意,熔丝电路500与熔丝电路300具有类似的功能与操作。其差异为:在熔丝电路500中,可选择性地熔断的熔丝I1耦接至节点A与第一参考电压源Vdd之间,而一晶体管N3(第一开关 模组)耦接在第二参考电压源Vss与节点A之间,此外,输入至晶体管N3的控制信号为初始设定信号PU的反向信号 。因此,当熔丝I1在反向信号 的设定区间熔断时,节点A可建立一低电压电位;而当熔丝未熔断时,在初始设定后(反向信号 的正常运作区间)节点A则建立起一高电压电位;而电流阻断模组500b(晶体管PS或第二开关模组)也用来在反向信号 的设定区间,阻断通过熔丝I1的电流,以降低熔丝电路500的功率消耗。其中晶体管N3为一N型金属氧化物半导体场效应管NMOS,晶体管PS为一P型金属氧化物半导体场效应管PMOS。
而闩锁器520则根据电压建立模组510的架构而相对应地修改,因此,在本实施例中,为了将通过晶体管N3建立的低电压电位Vss加以闩锁,因此反馈的晶体管N2(第三开关模组)便修改为连接至第二参考电压源Vss的NMOS。至此,此领域普通技术人员应可理解熔丝电路500的运作原理与相关功能,故不在此另述。
请参阅图6,图6为本发明一第三实施例的熔丝电路600的示意图。如图6所示,熔丝电路600包含有一电压建立模组610与一闩锁器620;电压建立模组610用来根据可选择性地熔断的熔丝I1的熔断状态,在节点A上建立一电压电位;而闩锁器620便接着对节点A上所建立的电压电位进行闩锁处理,以产生一输出信号。
然而在本实施例中,熔丝I1耦接于第一节点B和第二节点A之间,且第一节点B并非耦接至第二参考电压源Vss,而是耦接至另一控制信号FC,而控制信号FC则根据熔丝电路600所处的不同状态而具有其对应的电压电位。初始设定信号PU与控制信号FC的时序显示在图6中;在本实施例中,初始设定信号PU分为设定区间与正常运作区间。而正常运作区间中进一步分为第一区间与第二区间,其中第一区间位于设定区间之后,如图6所示。初始设定信号PU在设定区间对应一低电压电位,而在其后的正常运作区间则对应一高电压电位;另一方面,控制信号FC在设定区间与第二区间对应一浮动电位,且在第一区间为对应一低电压电位(第三电压电位)。
熔丝电路600的运作如下所述。一金属氧化物半导体场效应管P3耦接于所述的第一参考电压源Vdd与第二节点A之间,首先,在设定区间时,晶体管P3导通,因此节点A的电压会被拉升至Vdd。
此时,若熔丝I1已在初始设定的设定区间熔断,那么在初始设定结束之后(正常运作区间),节点A便会对应高电压电位Vdd;另一方面,若熔丝I1并未在设定区间熔断,那么在正常运作区间的第一区间内,节点A便会通过熔丝I1耦接至对应低电压电位的控制信号FC,因此节点A便会被拉低至低电压电位。
在此请注意,有别于第一实施例的熔丝电路300,其在熔丝I1不熔断时,节点A的电压会持续的耦接至参考电压源Vss而维持在电压电位Vss;但在本实施例中,第二节点A的电压却仅在第一区间内,由控制信号FC加以拉低。因此,为了保险起见,其后的闩锁器620为一全闩锁器(full latch),其包含有两个输出端与输入端相互耦接的反相器。为了区分,将这两个反相器分为第一反相器和第二反相器,其中该第一反相器,具有一第一输入端与一第一输出端,该第一输入端耦接至第一节点A;第二反相器,具有一第二输入端与一第二输出端,该第二输入端耦接至第一反相器的第一输出端,该第二输出端耦接至第一节点A;闩锁器620在该第一输出端产生输出信号O。
全闩锁器代表着无论节点A的电压对应高电压电位或低电压电位,闩锁器620皆可将其加以闩锁,以维持节点A的电压电位。如此一来,闩锁器620便可根据节点A的电压电位来产生一对应输出。在此请注意,在本实施例中,闩锁器620是输出节点A的反向信号,以作为熔丝电路600的输出。
由于控制信号FC除了在第一区间之外,设定区间和第二区间均对应浮动电位,且第二区间位于第一区间之后,因此在设定区间时,不会有直流电流流过熔丝I1,而在第一区间时,由于晶体管P3形成断路,也不会有直流电流;如此可知,在设定区间电压建立模组610并不会发生一般直流电流流过的问题。此外,若在设定区间时,熔丝I1并未完全熔断,则因为在第二区间控制信号FC仍对应浮动电位,因此也不会有电流流过熔丝I1;换言之,在第二区间,并不会有来自晶体管P2的漏电流流经熔丝I1,进而解决了一般漏电流的问题。
在此请注意,本发明并未限制第一区间的持续时间,原则上,只须持续时间足以使节点A的电压拉低,使其足以驱动闩锁器620即可。此外,对于节点B而言,虽然在前述的实施例之中,节点B耦接于一控制信号FC,然而,这样的作法仅为本发明的一实施例,而非本发明的限制。在实际应用上,节点B可以利用一切换电路,根据前述的时序选择性地浮接或耦接至参考电压源Vss上,如此的相对应变化,也属本发明的范畴。
图7为本发明一第四实施例的熔丝电路700的示意图。基本上,熔丝电路700的功能与操作与熔丝电路600大致上相同,其不同之处在于熔丝电路700改用晶体管N3(NMOS)以替代晶体管P3,而晶体管N3则耦接于参考电压源Vss与节点A之间。因此,其所采用的控制信号便要相对应地设定为前述初始设定信号PU与FC的反向信号 与 至此,此领域普通技术人员应可理解其功能与运作,故其详细操作并不在此另述。
相较于一般的技术,在本发明的一实施例中,本发明熔丝电路可以在低成本的前提下,可消除熔丝电路在初始设定的直流电流,进而达成低功率消耗的目的;而在本发明的另一实施例中,本发明不但可以消除熔丝电路在初始设定的直流电流,也可消除熔丝电路正常运作时的漏电流,更降低了功率消耗。
以上所述仅为本发明的较佳实施例,对本发明而言仅仅是说明性的,而非限制性的。本专业技术人员理解,在本发明权利要求所限定的精神和范围内可对其进行许多改变,修改,甚至等效,如将触控板改为触控屏幕所作的种种变化实施,但都将落入本发明的保护范围内。
Claims (8)
1.一种熔丝电路,其是依据一初始设定信号输出一输出信号,所述的初始设定信号包含一设定区间与一正常运作区间,其特征在于,所述的熔丝电路包含:
多个熔丝电路单元,所述的每一熔丝电路单元包含:
一电压建立模组,耦接至一第一参考电压源,所述的电压建立模组包含:
一可选择性熔断的熔丝,其具有一第一端与一第二端,所述的第一端耦接于一节点,所述的电压建立模组是根据所述的熔丝的熔断状态,在所述的节点建立一电压电位;以及
一闩锁器,其通过所述的节点耦接至所述的电压建立模组,用来将所述的节点所对应的电压电位进行闩锁操作,以产生所述的输出信号;以及
一电流阻断模组,耦接于一第二参考电压源与所述的多个熔丝电路单元中所述的每一熔丝的第二端之间,用来在所述的初始设定信号的设定区间阻断流经所述的熔丝的电流。
2.根据权利要求1所述的熔丝电路,其特征在于:所述的电压建立模组进一步包含:
一第一开关模组,其耦接于所述的第一参考电压源与所述的节点之间,用来接收所述的初始设定信号,所述的第一开关模组在所述的初始设定信号所述的设定区间导通,并在所述的初始设定信号所述的正常运作区间不导通。
3.根据权利要求2所述的熔丝电路,其特征在于,所述的电流阻断模组包含:
一第二开关模组,其耦接于所述的第二参考电压源与所述的熔丝的第二端之间,用来接收所述的初始设定信号,所述的第二开关模组在所述的初始设定信号所述的设定区间不导通,并在所述的初始设定信号所述的正常运作区间导通。
4.根据权利要求3所述的熔丝电路,其特征在于:所述的第一开关模组与所述的第二开关模组皆为金氧半场效应管。
5.根据权利要求4所述的熔丝电路,其特征在于:所述的第一开关模组为一N型金氧半场效应管,其栅极耦接至所述的初始设定信号,所述的第二开关模组为一P型金氧半场效应管,其栅极耦接至所述的初始设定信号。
6.根据权利要求4所述的熔丝电路,其特征在于:所述的第一开关模组为一P型金氧半场效应管,其栅极耦接至所述的初始设定信号,以及所述的第二开关模组为一N型金氧半场效应管,其栅极耦接至所述的初始设定信号。
7.根据权利要求1所述的熔丝电路,其特征在于,所述的闩锁器(latch)包含:
一反相器,其耦接所述的节点,以产生所述的输出信号;以及
一第三开关模组,所述的第三开关模组的一第一端耦接至所述的节点与所述的反相器的一输入端,所述的第三开关模组的一第二端耦接所述的反相器的一输出端。
8.根据权利要求1所述的熔丝电路,其特征在于:所述的熔丝的第二端接收一控制信号,所述的控制信号在所述的初始设定信号的设定区间为浮动电位,所述的控制信号在所述的初始设定信号的正常区间的一第一区间为一第三电压电位,所述的控制信号在所述的初始设定信号所述的正常区间的一第二区间为浮动电位,且所述的第一区间位于所述的第二区间与所述的设定区间之间。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200710152186.2A CN101119108B (zh) | 2007-09-18 | 2007-09-18 | 一种熔丝电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200710152186.2A CN101119108B (zh) | 2007-09-18 | 2007-09-18 | 一种熔丝电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101119108A CN101119108A (zh) | 2008-02-06 |
CN101119108B true CN101119108B (zh) | 2014-03-19 |
Family
ID=39055078
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200710152186.2A Active CN101119108B (zh) | 2007-09-18 | 2007-09-18 | 一种熔丝电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101119108B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101124318B1 (ko) * | 2010-03-26 | 2012-03-27 | 주식회사 하이닉스반도체 | 전기적 퓨즈 회로 및 구동 방법 |
KR20130059196A (ko) * | 2011-11-28 | 2013-06-05 | 에스케이하이닉스 주식회사 | 퓨즈회로를 포함하는 반도체 집적회로 및 퓨즈회로의 구동방법 |
KR101842143B1 (ko) * | 2011-11-29 | 2018-03-27 | 에스케이하이닉스 주식회사 | 안티퓨즈 제어 회로 |
CN103323724B (zh) * | 2012-03-19 | 2015-11-04 | 华邦电子股份有限公司 | 熔丝侦测电路 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1241000A (zh) * | 1998-07-06 | 2000-01-12 | 日本电气株式会社 | 熔丝电路及冗余译码器 |
CN1381848A (zh) * | 2001-03-30 | 2002-11-27 | 富士通株式会社 | 地址生成电路 |
CN1695205A (zh) * | 2003-04-23 | 2005-11-09 | 富士通株式会社 | 半导体存储装置 |
-
2007
- 2007-09-18 CN CN200710152186.2A patent/CN101119108B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1241000A (zh) * | 1998-07-06 | 2000-01-12 | 日本电气株式会社 | 熔丝电路及冗余译码器 |
CN1381848A (zh) * | 2001-03-30 | 2002-11-27 | 富士通株式会社 | 地址生成电路 |
CN1695205A (zh) * | 2003-04-23 | 2005-11-09 | 富士通株式会社 | 半导体存储装置 |
Also Published As
Publication number | Publication date |
---|---|
CN101119108A (zh) | 2008-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105680834B (zh) | 一种高速低功耗的动态比较器 | |
US9298238B2 (en) | CMOS power backup switching circuit and method for operating a CMOS power backup switching circuit | |
CN101427196A (zh) | 用于多电压芯片的电力许可分配 | |
CN101119108B (zh) | 一种熔丝电路 | |
EP2241009A1 (en) | Low-swing cmos input circuit | |
CN101860354B (zh) | 半导体集成电路装置 | |
CN108123708B (zh) | 一种用于io电路的上拉电路 | |
CN105811941A (zh) | 一种上电复位电路 | |
CN102487240B (zh) | 电压转换速率控制电路和输出电路 | |
CA2201853A1 (en) | High voltage level shifter for switching high voltage in non-volatile memory integrated circuits | |
TW201837653A (zh) | 伴隨活躍的負載的功率多工 | |
CN110289848A (zh) | 电压电平转换电路 | |
US7525368B2 (en) | Fuse circuit | |
CN108832595A (zh) | 一种具有动态滤波功能的欠压锁定电路 | |
CN102074271A (zh) | 一种电流熔断型多晶熔丝电路 | |
CN102187577B (zh) | 对电源不敏感的电压电平转换器 | |
CN110635448A (zh) | 一种低静态电流且具有动态滤波功能的欠压保护电路 | |
JP2007180797A (ja) | レベルシフト回路 | |
CN108011629A (zh) | 一种高速低功耗电平位移电路 | |
CN105897247B (zh) | 针对单线协议从单元的驱动器电路 | |
CN108023464A (zh) | 一种用于电机驱动芯片的超低待机功耗电路 | |
JPWO2006087845A1 (ja) | レベルシフト回路及びこれを備えた半導体集積回路 | |
CN207603436U (zh) | 一种用于电机驱动芯片的超低待机功耗电路 | |
CN210838920U (zh) | 一种低静态电流且具有动态滤波功能的欠压保护电路 | |
KR101050110B1 (ko) | 공정변화를 보정하기 위한 퓨징장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |