CN101114249A

CN101114249A - 主板的i2c总线检测装置及其方法

Info

Publication number: CN101114249A
Application number: CNA2006100367961A
Authority: CN
Inventors: 张兴全
Original assignee: Mitac Computer Shunde Ltd; Mitac International Corp
Current assignee: Mitac Computer Shunde Ltd; Shunda Computer Factory Co Ltd; Mitac International Corp
Priority date: 2006-07-28
Filing date: 2006-07-28
Publication date: 2008-01-30

Abstract

本发明揭示了一种主板的I2C总线检测装置及其方法，应用于具有I2C总线的主板，主要是撷取主板于除错周期中的I2C总线所传递的信号后，再加以分析处理并显示信号，以让使用者清楚且明了得知主板的问题点。

Description

主板的I2C总线检测装置及其方法

技术领域

本发明关于一种检测装置及其方法，特别是一种主板的I2C总线检测装置及其方法。

背景技术

传统计算机***主要是借由基本输出入***(Basic Input Output System，BIOS)进行除错功能，其除错的内容通常包括内存的容量检测、重置检测、键盘检测、中断(Interrupt)检测、时序检测以及显示器检测等。

当检测的各部组件有故障发生时，BIOS的工作会停止，发出侦测码错误哔声，并以不同的长短、响数表示错误类型，以向使用者告知问题发生的类型。然而，太复杂的哔声会让使用者不易辨别，因此，于现有技术中提供了除错卡来显示计算机***的错误处。

现有的除错卡主要是针对以PCI总线连接周边集成电路的的计算机主板进行除错功能。然而，现今计算机已走向轻薄短小的趋势，且计算机主板中亦增加更多周边集成电路(Integrated Circuit，IC)必须进行相互沟通，甚至与外界沟通。为了让硬件效能最佳化并简化电路设计，现今主板上均采用I2C总线与周边集成电路进行连接，因此，传统的PCI除错卡便无法直接被应用于具有I2C总线的计算机主板的除错作业上，实为现今的一缺失。

再者，若研发人员或维修人员欲对具有I2C总线的计算机主板进行除错或维修时，需透过电子仪器量测I2C总线上所传递的信号，再由人工方式比对信号的方式来进行除错。然而，透过人工方式进行除错功能，则易因人为疏忽因素而查找不出主板上的问题点。

发明内容

鉴于以上的问题，本发明主要在于提供一种主板的I2C总线检测装置及其方法，以解决现有技术所存在的问题。

本发明所揭露的一种主板的I2C总线检测装置，I2C总线用以传递主板于除错周期中的信号，此主板的I2C总线检测装置包括有：信号撷取模块、信号处理模块及信号显示模块。

信号撷取模块用以撷取I2C总线所传递的信号后，信号处理模块，将已撷取的信号进行译码及分析，并产生处理结果。最后，信号显示模块则接收信号处理模块传送来的处理结果并加以显示。

另外，本发明提供的主板的I2C总线检测装置，更包含有串行连接接口及内存测试模块。

串行连接接口连接信号处理模块，用以连结远程显示器或是远程监控装置，以将处理结果显示于显示器或是监控装置上；而内存测试模块用以执行预先储存于开机内存(Boot ROM)内的内存测试程序，以测试主板上的内存。

另外，本发明更提供主板的I2C总线检测方法，I2C总线用以传递主板于除错周期中的信号，此方法包括有下列步骤：首先，建立信号状态表；撷取I2C总线所传递的信号之后，译码已撷取的信号，以及依据信号状态表分析比对已译码的信号，并产生处理结果。最后，显示处理结果。

另外，本发明提供的检测方法更包括有提供串行连接接口，以连结至远程装置，并将处理结果显示于远程装置上。再者，于撷取I2C总线所传递的信号的步骤之前，需预先建立内存测试程序于开机内存(Boot ROM)，及执行开机内存内的内存测试程序，以测试主板上的内存。

以下在实施方式中详细叙述本发明的详细特征以及优点。

附图说明

图1为本发明提供的主板的I2C总线检测装置的方块图

图2为本发明提供的记忆检测模块的方块图

图3为本发明提供的主板的I2C总线检测方法的流程图

具体实施方式

本发明提供的主板的I2C总线检测装置，可应用任何一种具有I2C总线的主板。主板上的配置可包括有中央处理器(CPU)、内存、南桥芯片、北桥芯片、PS2接口、USB接口以及PCI插槽等电子组件，且主板上的电子组件均透过I2C总线相连接，以使电子组件间的信号可经由I2C总线进行传递。

当欲使用本发明的检测装置对主板进行除错时，则需提供电源供应器以供应主板正常运作所需的电源，以及将本发明提供的检测装置***主板上的PCI插槽中，以使本发明的检测装置可以透过主板上的PCI插槽来撷取I2C总线中所传递的信号后，并加以处理及显示，以让使用者可以清晰且精确的得知主板上的问题处。

请参阅图1及图2为本发明提供的主板的I2C总线检测装置20的方块图及内存测试模块90的方块图。本发明提供的主板的I2C总线检测装置20包括有内存测试模块90、信号撷取模块100、信号处理模块110及显示模块120；而内存测试模块90包括有开机内存91、设定单元92及网络芯片93。其中，开机内存91及设定单元92连结于网络芯片93。

当本发明的主板的I2C总线检测装置20已***主板10的PCI插槽(未显示)，并且已供应主板10正常运作所需的电源，以对主板10进行除错时，内存测试模块90读取开机内存91及设定单元92内的储存数据后，依据已读取的数据透过网络芯片93连结至远程服务器，以进行主板10的启动流程后，再透过执行预先储存于开机内存91(Boot ROM)内的内存测试程序，以测试主板10上的内存。

信号撷取模块100则透过PCI插槽来撷取主板10于除错周期时I2C总线所传递的信号。信号处理模块110，例如复杂式可编程逻辑器(ComplexProgrammable Logic Device，CPLD)或场效可编程门阵列器(Field-Programmable Gate Array，FPGA)，其连接信号撷取模块100，以收接收信号撷取模块100所撷取的信号后，进行译码及分析的动作，并产生相对应的处理结果。

信号处理模块110包含有译码单元111及分析单元112，其中译码单元111可将所接收的信息进行译码，而分析单元112用于储存预先建立的信号状态表。换言之，信号处理模块110透过译码单元111对信号撷取模块100所撷取的信号进行译码动作后，再由分析单元112内储存的信号状态表与已译码的信号进行比对，并产生处理结果。其中，前述的信号状态表内为预先储存主板的I2C总线于除错周期时应传递的信号。

最后，信号显示模块120，例如发光二极管LED或七段显示器，连接信号处理模块110，用以接收及显示处理结果。

另外，本发明提供的主板的I2C总线检测装置20，更包括有串行连接接口130。串行连接接口130，例如RS-232接口，连结信号处理模块110，可供连结远程显示装置或是监控装置，以将处理结果显示于显示装置或是远程监控装置之上。当处理结果显示于远程的监控装置时，可透远程的监控装置内的处理器或是其它软件来将处理结果呈现不同状态显示，例如图形状态、文字状态或者其它显示状态。

请参阅图3为本发明提供主板的I2C总线检测方法，I2C总线用以传递主板于除错周期中的信号，此方法包括有下列步骤：首先，建立信号状态表(步骤200)，接着，撷取I2C总线所传递的信号(步骤210)的后，对已撷取的信号进行译码(步骤220)，以及依据信号状态表分析比对已译码的信号，并产生处理结果(步骤230)。最后，显示处理结果(步骤240)。

其中，步骤200中的信号状态表为预先储存主板的I2C总线于除错周期时应传递的信号，而步骤220及步骤230透过复杂式可编程逻辑器(ComplexProgrammable Logic Device，CPLD)或是场效可编程门阵列器(Field-Programmable Gate Array，FPGA)内所撰写的硬件程序来执行译码及分析的动作。最后，步骤240透过发光二极管或七段显示器来显示处理结果。

然而，执行步骤210之前，本发明提供的检测方法会预先建立内存测试程序于开机内存(Boot ROM)(步骤201)，且执行开机内存内的内存测试程序，以测试主板上的内存(步骤202)。

另外，本发明提供的检测方法于步骤240之后，更包括有提供串行连接接口，以连结至远程装置(步骤250)，并将处理结果显示于远程装置上。其中，串行连接接口如RS-232接口或是其它可连结至远程装置的接口，而远程装置包括显示器或是监控装置上。

经由前述，本发明提供的主板的I2C总线检测装置，主要是撷取主板于除错周期中的I2C总线所传递的信号后，再加以分析处理并显示信号，以让使用者清楚且明了得知主板的问题点。

虽然本发明以前述的实施例揭露如上，然其并非用以限定本发明。在不脱离本发明的精神和范围内，所为的更动与润饰，均属本发明的专利保护范围。关于本发明所界定的保护范围请参考所附的申请专利范围。

Claims

1.一种主板的I2C总线检测装置，该I2C总线用以传递该主板于除错周期中的一信号，其特征在于，该主板的I2C总线检测装置包括有：

一信号撷取模块，用以撷取该I2C总线所传递的该信号；

一信号处理模块，连接该信号撷取模块，用以译码及分析已撷取的该信号，并产生一处理结果；及

一信号显示模块，连接该信号处理模块，用以显示该处理结果。

2.根据权利要求1所述的主板的I2C总线检测装置，其特征在于，该装置更包括有一串行连接接口，连接该信号处理模块，用以连接一远程装置，以将该处理结果显示于该远程装置上。

3.根据权利要求2所述的主板的I2C总线检测装置，其特征在于，该串行连接接口为一RS-232接口。

4.根据权利要求2所述的主板的I2C总线检测装置，其特征在于，该远程装置选自一显示装置及一监控装置所组成的群组。

5.根据权利要求1所述的主板的I2C总线检测装置，其特征在于，该信号处理模块包括有：

一译码单元，用以译码已撷取的该信号；及

一分析单元，储存一信号状态表，用以将已译码的该信号与该信号状态表进行比对，以产生该处理结果。

6.根据权利要求5所述的主板的I2C总线检测装置，其特征在于，该信号状态表为预存该主板的I2C总线于除错周期时应传递的该信号。

7.根据权利要求1所述的主板的I2C总线检测装置，其特征在于，更包括有一内存测试模块，用以执行一内存测试程序，以测试该主板上的一内存。

8.根据权利要求7所述的主板的I2C总线检测装置，其特征在于，该内存测试程序储存于一开机内存(Boot ROM)内。

9.根据权利要求1所述的主板的I2C总线检测装置，其特征在于，该信号处理模块为一复杂式可编程逻辑器(Complex Programmable Logic Device，CPLD)或为一场效可编程门阵列器(Field-Programmable Gate Array，FPGA)。

10.根据权利要求1所述的主板的I2C总线检测装置，其特征在于，该信号显示模块为至少一个发光二极管组成。

11.一种主板的I2C总线检测方法，该I2C总线用以传递该主板于除错周期中的一信号，其特征在于，该主板的I2C总线检测方法包括有下列步骤：

建立一信号状态表；

撷取该I2C总线所传递的该信号；

译码已撷取的该信号；

依据该信号状态表分析比对已译码的该信号，并产生一处理结果；及

显示该处理结果。

12.根据权利要求11所述的主板的I2C总线检测方法，其特征在于，撷取该信号的步骤之前，更包括下列步骤：

建立一内存测试程序于一开机内存(Boot ROM)；及

执行该开机内存内的该内存测试程序，以测试该主板上的一内存。

13.根据权利要求11所述的主板的I2C总线检测方法，其特征在于，更包括有提供一串行连接接口，以连接一远程装置的步骤，以将该处理结果显示于该远程装置上。

14.根据权利要求13所述的主板的I2C总线检测方法，其特征在于，该串行连接接口为一RS-232接口。

15.根据权利要求13所述的主板的I2C总线检测方法，其特征在于，该远程装置包括有一显示装置或一监控装置。

16.根据权利要求11所述的主板的I2C总线检测方法，其特征在于，该信号状态表为预存该主板的I2C总线于除错周期时应传递的该信号。

17.根据权利要求11所述的主板的I2C总线检测方法，其特征在于，该解碼及该分析的该信号的步骤，透过一复杂式可编程逻辑器(ComplexProgrammable Logic Device，CPLD)或透过一场效可编程门阵列器(Field-Programmable Gate Array，FPGA)。

18.根据权利要求11所述的主板的I2C总线检测方法，其特征在于，显示该处理结果的步骤，透过至少一个发光二极管。