CN113032190A - Iic接口时序的参数测试方法及测试装置 - Google Patents

Iic接口时序的参数测试方法及测试装置 Download PDF

Info

Publication number
CN113032190A
CN113032190A CN201911253347.6A CN201911253347A CN113032190A CN 113032190 A CN113032190 A CN 113032190A CN 201911253347 A CN201911253347 A CN 201911253347A CN 113032190 A CN113032190 A CN 113032190A
Authority
CN
China
Prior art keywords
configuration command
parameter
time
parameter configuration
iic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911253347.6A
Other languages
English (en)
Inventor
张羽海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SG Micro Beijing Co Ltd
Original Assignee
SG Micro Beijing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SG Micro Beijing Co Ltd filed Critical SG Micro Beijing Co Ltd
Priority to CN201911253347.6A priority Critical patent/CN113032190A/zh
Publication of CN113032190A publication Critical patent/CN113032190A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2289—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by configuration test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种IIC接口时序的参数测试方法及测试装置，测试方法包括：用上位机发送参数配置命令；用可编辑逻辑门阵列模块通过IIC接口发送对应参数配置命令的IIC协议；用待测模块对IIC协议进行响应，并根据响应结果产生应答信号或非应答信号；用可编辑逻辑门阵列模块通过串口发送对应应答信号或非应答信号的数字信号；用上位机根据数字信号判断响应结果；当响应结果表示响应成功时，用上位机记录参数配置命令，对参数配置命令进行逻辑运算，并发送下一次的参数配置命令；当响应结果表示响应不成功时，用上位机根据记录的参数配置命令获得IIC接口时序的参数的极限值。可以实现IIC接口时序的自动测试，提高测试效率和测试精度。

Description

IIC接口时序的参数测试方法及测试装置
技术领域
本发明涉及IIC总线测试技术领域，具体涉及一种IIC接口时序的参数测试方法及测试装置。
背景技术
总线是一种高性能芯片间串行同步通信传输总线。与其它串行总线相比，IIC总线(Inter-Integrated Circuit，集成电路总线，也称I2C总线)最大的优点是简化了硬件电路，这种总线只需要两根线，即串行数据线和串行时钟线，同时挂在总线上的IIC器件都有一个唯一的地址，可以通过软件寻址实现通信。简化的硬件电路实现了完善的双工同步数据传送，同时极其方便地构成多级***和***器件的扩展***，节省了大量的数据总线、地址总线和控制总线。
在对IIC器件进行数据通信时，需要IIC器件中寄存器的接口时序(Timing)参数符合该IIC器件对应的参数范围。而由于IIC器件的不同、和制造工艺的区别，不同的IIC器件所对应的参数范围也是不相同的，因此在IIC器件出厂时或使用IIC器件时需要对该IIC器件接口时序的参数的范围或极限值进行测试。其中，对IIC器件的IIC接口进行时序参数测试主要包括对IIC通信时寄存器的建立时间(setup-time)和保持时间(hold-time)的极限值测试。
现有的测试方法主要通过相关仪器实现测试(例如信号源和逻辑分析仪等设备)，缺点是无法实现自动测试，且操作比较复杂，数据分析处理无法自动记录。
因此，有必要提供改进的技术方案以克服现有技术中存在的以上技术问题。
发明内容
为了解决上述技术问题，本发明提供了一种IIC接口时序的参数测试方法及测试装置，可以实现IIC接口时序参数的自动测试，提高测试效率和测试精度。
根据本发明提供的一种IIC接口时序的参数测试方法，用于测试IIC接口时序的参数的极限值，IIC接口时序的参数包括多个时间参数，参数测试方法包括：用上位机通过串口发送参数配置命令；用可编辑逻辑门阵列模块接收参数配置命令，通过IIC接口发送对应参数配置命令的IIC协议；用待测模块接收IIC协议并对IIC协议进行响应，并根据响应结果产生应答信号或非应答信号；用可编辑逻辑门阵列模块接收应答信号或非应答信号，并通过串口发送对应应答信号或非应答信号的数字信号；用上位机接收数字信号，根据数字信号判断响应结果；当响应结果表示响应成功时，用上位机记录参数配置命令，并对参数配置命令进行逻辑运算，根据运算结果发送下一次的参数配置命令；当响应结果表示响应不成功时，用上位机从记录的参数配置命令中选取多个时间参数中每一个时间参数对应的最大值和/或最小值作为IIC接口时序的参数的极限值。
优选地，参数配置命令包括寄存器地址、寄存器值、IIC时序要求以及参考数据。
优选地，参数配置命令按照要求的格式以文本文件的形式存储在上位机内，上位机可以创建、修改、打开和保存文本文件。
优选地，多个时间参数包括：上升沿时间、下降沿时间、高电平时间保持、低电平保持时间、数据保持时间、数据建立时间、重复开始状态的建立时间、重复开始状态的保持时间、总线空闲时间以及结束状态建立时间。
优选地，通过IIC接口发送对应参数配置命令的IIC协议包括：根据参数配置命令的内容按照IIC协议要求的格式产生对应的IIC时序波形；通过IIC接口发送IIC时序波形。
优选地，可编辑逻辑门阵列模块接收参数配置命令，通过IIC接口发送对应参数配置命令的IIC协议之后还包括：可编辑逻辑门阵列模块在成功接收参数配置命令之后，发送接收成功的信息至上位机。
优选地，待测模块接收IIC协议并对IIC协议进行响应包括：根据配置的寄存器地址访问目标寄存器；向目标寄存器发送参考数据，并等待目标寄存器响应。
优选地，根据响应结果产生应答信号或非应答信号包括：判断参考数据发送完成后，IIC协议中的数据信号是否被置为低电平；若数据信号被置为低电平，待测模块产生应答信号；若数据信号持续为高电平，待测模块产生非应答信号。
优选地，数字信号包括0和1，当可编辑逻辑门阵列模块接收应答信号，通过串口发送数字信号0；当可编辑逻辑门阵列模块接收非应答信号，通过串口发送数字信号1。
优选地，上位机接收数字信号，根据数字信号判断响应结果之后还包括：上位机根据接收到的数字信号对发送的参数配置命令进行响应成功标记或响应不成功标记。
优选地，对参数配置命令进行逻辑运算，根据运算结果发送下一次的参数配置命令包括：增大或减小参数配置命令中的多个时间参数；由上位机发送包括增大或减小后的多个时间参数在内的参数配置命令给可编辑逻辑门阵列模块。
优选地，增大或减小参数配置命令中的多个时间参数时，每次增大或减小多个时间参数的其中之一。
优选地，增大或减小参数配置命令中的多个时间参数时，每次增大或减小多个时间参数的至少两个。
优选地，增大或减小参数配置命令中的多个时间参数包括：设置对应多个时间参数中每一个时间参数的第一基准值，并确保待测模块可以成功响应第一基准值对应的参数配置命令；在第一基准值的基础上按照最小的识别精度对多个时间参数进行逐级递增，以获得多个时间参数中每一个时间参数的极大值；在第一基准值的基础上按照最小的识别精度对多个时间参数进行逐级递减，以获得多个时间参数中每一个时间参数的极小值。
优选地，增大或减小参数配置命令中的多个时间参数包括：设置对应多个时间参数中每一个时间参数的第二基准值和第三基准值，并确保待测模块可以成功响应该第二基准值对应的参数配置命令，以及无法成功响应第三基准值对应的参数配置命令；逐级获得待测模块可以成功响应的多个时间参数中每一个时间参数的对应参数值和待测模块无法成功响应的多个时间参数中每一个时间参数的对应参数值的平均值，平均值为调节后上位机下一次发送的参数配置命令中多个时间参数中每一个时间参数的参数值。
根据本发明提供的一种IIC接口时序的参数测试装置，用于测试IIC接口时序的参数的极限值，IIC接口时序的参数包括多个时间参数，参数测试装置包括：上位机，用于提供测试所需的参数配置命令，以及对测试结果进行数据分析与记录，以获得IIC接口时序的参数的极限值；可编辑逻辑门阵列模块，通过串口与上位机连接，通过IIC接口与待测模块连接，用于接收参数配置命令，根据参数配置命令产生对应IIC协议要求的时序波形，并通过IIC接口对待测模块进行配置。
优选地，参数配置命令包括寄存器地址、寄存器值、IIC时序要求以及参考数据。
优选地，上位机上搭载有数据处理软件，数据处理软件可以创建、修改、打开和保存参数配置命令。
本发明的有益效果是：本发明公开了一种IIC接口时序的参数测试方法及测试装置，在测试时，上位机发送不同的参数配置命令，可编辑逻辑门阵列将参数配置命令转换为IIC协议发送至待测模块，根据待测模块返回的响应结果判断符合要求的参数配置命令，并从符合要求的参数配置命令中获取最大值和最小值以获得IIC接口时序的参数的极限值，测试方法简单，测试效率高，同时在测试过程中可以实现对测试结果的自动记录和保存。另一方面，采用上位机和可编辑逻辑门阵列模块进行待测模块中寄存器的IIC接口时序参数测试，可以实现自动测试，节省人力资源。
可编辑逻辑门阵列模块的运行速度快，精度高，可以提高测试结果的精度，如使得测试结果的精度可以达到10ns级别。
对参数配置命令的内容设置以及保存方式可以实现对待测模块中目标寄存器的快速访问，有利于自动实现对IIC接口时序的参数测试，增强了可操作性。
上位机对参数配置命令进行标记，可以提高最终极限值选取时的数据处理速度，提高测试效率。
应当说明的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚。
图1示出本发明实施例提供的IIC接口时序的参数测试装置的结构框图；
图2示出本发明实施例提供的IIC接口通信的时序图；
图3示出本发明实施例提供的IIC接口时序的参数测试方法的流程图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施例。但是，本发明可以通过不同的形式来实现，并不限于本文所描述的实施例。相反的，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。
下面，参照附图对本发明进行详细说明。
图1示出本发明实施例提供的IIC接口时序的测试装置的结构框图，图2示出本发明实施例提供的IIC接口通信的时序图。
如图1所示，本实施例中，IIC接口时序的参数测试装置包括：上位机100以及可编辑逻辑门阵列(Field-Programmable Gate Array，简称FPGA)模块200。上位机100通过串口与FPGA模块200连接，FPGA模块200条通过IIC接口与待测模块300连接。
上位机100用于提供测试所需的参数配置命令，以及对测试结果进行数据分析与记录，以获得IIC接口时序的参数的极限值。
在一个可能的实施方式中，上位机100为PC(personal computer，个人计算机)，且在PC机上搭载有数据处理软件如NI软件。通过此种方式，可以自动实现对参数配置命令的发送、对测试数据的采集和处理等操作，无需人工干预。且PC机容易获得，可以降低测试成本。
进一步地，参数配置命令中包含有寄存器地址、寄存器值、IIC时序要求、参考数据等信息。同时，这些信息按照要求的格式以文本的形式存储，NI软件可以创建、修改、打开并保存这样的文本文件。
FPGA模块200用于接收上位机100发送的参数配置命令，同时根据参数配置命令产生对应IIC协议要求的时序波形，通过IIC接口对待测模块300进行配置。
进一步地，FPGA模块200是专用集成电路领域中的一种半定制电路，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点，内部具有丰富的触发器和I/O引脚，采用高速CMOS工艺，功耗低、可反复利用、成本低、运行速度快，可以提高测试结果的精度，如能够使精度达到10ns级别。
需要说明的是，本发明实施例中也可以采用其它带有串口和IIC接口的器件如单片机或微控制器等进行上述测试，但是测试结果的精度会相对较低。
结合图2，FPGA模块200发送的时序波形中，包括时钟信号SCL和数据信号SDA。
进一步地，上位机100发送的参数配置命令，包括对时序波形的多个时间参数如上升沿时间tR、下降沿时间tF、高电平时间保持tHIGH、低电平保持时间tLOW、数据保持时间tHDDAT、数据建立时间tSUDAT、重复开始状态的建立时间tSUSTA、重复开始状态的保持时间tHDSTA、总线空闲时间tBUF以及结束状态建立时间tSUSTO的设置。
在图2中，S表示开始状态，P表示停止状态。
待测模块300用于接收FPGA模块200发送的IIC协议，对该IIC协议进行通信并产生应答信号，以及通过IIC接口将应答信号发送至FPGA模块200。
进一步地，若待测模块300完成了IIC协议中的读/写指令，则待测模块300产生应答信号ACK；若待测模块300没有完成IIC协议中的读/写指令，则待测模块300产生非应答信号NACK。
进一步地，FPGA模块200在接收到应答信号ACK时产生数字信号“0”，在接收到非应答信号NACK时产生数字信号“1”，将数字信号“0”或“1”通过串口发送至上位机100，上位机100通过接收到的数字信号“0”或“1”判断所发送的参数配置命令是否可以使得待测模块300成功响应。
若接收到数字信号“0”，则上位机100根据上一次发送的参数配置命令进行逻辑运算，将调整后的参数配置命令发送至FPGA模块200进行重新测试；若接收到数字信号“1”，则上位机100将自动记录测试到的数据。
可以理解的是，IIC总线传输有严格的数据定义，下面对于其数据传输过程中不同状态对应的电平信号进行说明(其中，SCL表示时钟信号，SDA表示数据信号)：
(1)无数据：SCL为高电平，SDA为高电平；
(2)开始信号(Start)：当SC为高电平时，SDA由高电平向低电平跳变；
(3)地址信号：包括位于起始信号后的第1～～7个高电平串行时钟脉冲，当SCL由低电平向高电平跳变时由发送方控制SDA，此时SDA为有效地址，不可随意改变SDA，当SCL保持为低电平时，SDA上的地址可随意改变，但只能由主机发送给从机；
(4)读/写信号：位于地址信号后，为位于起始信号后的第8个高电平串行时钟脉冲，且当SCL为高电平时执行读命令；当SCL为低电平时执行写命令；
(5)应答信号(ACK)：当发送方传送完8位(7位地址位加1位读写位)时，发送方释放SDA，由接收方控制SDA，且SDA为低电平；
(6)非应答信号(NACK)：当发送方传送完8位(7位地址位加1位读写位)时，发送方释放SDA，由接收方控制SDA，且SDA为高电平；
(7)结束信号(Stop)：位于应答信号后，当SCL为高电平时，SDA由低电平向高电平跳变。
图3示出本发明实施例提供IIC接口时序的测试方法的流程图。
如图3所示，本实施例中，IIC接口时序的测试方法用于测试IIC接口时序的参数的极限值(极小值和/或极大值)，同时该IIC接口时序的参数包括多个时间参数。
其中，测试方法主要包括执行步骤S01至步骤S07，具体如下：
在步骤S01中，用上位机通过串口发送参数配置命令。
本实施例中，上位机通过其上装载的数据处理软件如NI软件通过串口发送参数配置命令至FPGA模块。
在参数配置命令中，包含有寄存器地址、寄存器值、IIC时序要求、参考数据等信息。同时，这些信息按照要求的格式以文本文件的形式存储，数据处理软件可以创建、修改、打开并保存这样的文本文件。通过此种方式，可以实现对待测模块中目标寄存器的快速访问，有利于自动实现对IIC接口时序的参数测试，增强了可操作性。
进一步地，IIC时序要求包括对图2中时序波形的多个时间参数如上升沿时间tR、下降沿时间tF、高电平时间保持tHIGH、低电平保持时间tLOW、数据保持时间tHDDAT、数据建立时间tSUDAT、重复开始状态的建立时间tSUSTA、重复开始状态的保持时间tHDSTA、总线空闲时间tBUF以及结束状态建立时间tSUSTO的设置。
在步骤S02中，用可编辑逻辑门阵列模块接收参数配置命令，通过IIC接口发送对应参数配置命令的IIC协议。
本实施例中，可编辑逻辑门阵列模块即FPGA模块通过串口接收上位机发送的参数配置命令，同时根据参数配置命令生成IIC协议(即根据参数配置命令的内容按照IIC协议要求的格式产生对应的IIC时序波形)，以方便IIC识别，之后将该IIC时序波形通过IIC接口发送至待测模块。
可选地，FPGA模块在成功接收参数配置命令之后，可以发送一个接收成功信息给上位机，以实时展示上位机与FPGA模块之间的硬件连接关系，方便测试人员进行结果判断。
在一个可能的实施方式中，若上位机在一个较长的时间内没有收到有效的响应，则认为FPGA模块没有收到正确的参数配置命令，属于串口通讯错误，这是应该重新发送最近一次的参数配置命令，同时给通讯错误计数，如果连续出现3次以上通讯错误则显示通讯错误，提示工作人员检查硬件连接。通过此种方式，可以更快速的排除测试过程中的错误，缩短测试时间，提高测试结果的准确性，提高测试效率。
在步骤S03中，用待测模块接收IIC协议并对IIC协议进行响应，根据响应结果产生应答信号或非应答信号。
本实施例中，待测模块通过IIC接口接收IIC协议并对IIC协议进行响应。具体地，IIC时序波形根据配置的寄存器地址访问目标寄存器，之后向目标寄存器发送参考数据，并等待目标寄存器响应。
进一步地，根据目标寄存器是否正确接收到参考数据进而判断待测模块对IIC协议的响应是否成功。当参考数据发送完成后，会将SDA置为高电平，此时若目标寄存器正确接收到参考数据，会自动将SDA置为低电平进而生成应答信号ACK，表示待测模块对IIC协议成功响应；此时若目标寄存器非正确接收到参考数据，SDA会持续为高电平，进而生成非应答信号NACK，表示待测模块对IIC协议的响应不成功，判断方法结果单，有利于实现自动测试。
在步骤S04中，用可编辑逻辑门阵列模块接收应答信号或非应答信号，并通过串口发送对应应答信号或非应答信号的数字信号。
本实施例中，FPGA模块接收待测模块返回的应答信号ACK和非应答信号NACK的其中之一，并对所接受到的应答信号ACK和非应答信号NACK进行格式转换，生成相应的数字信号，并将数字信号通过串口发送给上位机，提高了上位机进行数据识别和处理的速度。
进一步地，当FPGA模块接收到应答信号ACK时，通过串口向上位机发送数字信号“0”；当FPGA模块接收到非应答信号NACK时，通过串口向上位机发送数字信号“1”。
在步骤S05中，用上位机接收数字信号，根据数字信号判断响应结果。
本实施例中，上位机通过串口接收FPGA模块发送的数字信号，当接收到数字信号“0”时，表示待测模块对上一次发送的参数配置命令对应的IIC协议内容响应成功，之后执行步骤S06。
当接收到数字信号“1”时，表示待测模块对上一次发送的参数配置命令对应的IIC协议内容没有成功响应，之后执行步骤S07。
在本发明的一个优选实施例中，IIC接口时序的参数测试方法还包括，在步骤S05之后执行以下内容：上位机根据所接收到的数字信号或判断的响应结果对所发送的参数配置命令进行标记，如响应成功标记和响应不成功标记。通过此种方式，可以提高最终的极限值选取时的数据处理速度，提高测试效率。
在步骤S06中，用上位机记录上一次的参数配置命令，并对上一次的参数配置命令进行逻辑运算，根据运算结果发送下一次的参数配置命令。
本实施例中，当待测模块对上一次发送的参数配置命令对应的IIC协议内容没有成功响应时，表示上位机发送的参数配置命令中，对IIC的时序要求即IIC接口时序的参数设置超出了正常工作范围。针对此种情况，上位机中的数据处理软件会自动记录上一次发送的参数配置命令，同时对上一次的参数配置命令进行逻辑运算，并根据运算结果发送下一次的参数配置命令。
进一步地，对上一次的参数配置命令进行逻辑运算，并根据运算结果发送下一次的参数配置命令包括：增大或减小参数配置命令中的多个时间参数，发送包括增大或减小后的多个时间参数在内的参数配置命令给FPGA模块。
增大或减小参数配置命令中的多个时间参数时，在一种可能的实施方式中，每次增大或减小多个时间参数的其中之一。通过此种方式，可以精确的测试出每一个时间参数的极限值，测试过程简单。
在另一种可能的实施方式中，每次增大或减小多个时间参数的其中至少两个。此时，每当上位机接收到数字信号“1”时，在上一次调整的时间参数基础上，保持其中一个不变，仅调整其它的时间参数，进而分别获得每个时间参数对应的极限值。通过此种方式，可以减少逻辑运算的次数，缩短测试时间，提高测试效率。
增大或减小多个时间参数时，在一种可能的实施方式中，设置对应多个时间参数中每一个时间参数的第一基准值，并确保待测模块可以成功响应该第一基准值对应的参数配置命令。之后，首先在该第一基准值的基础上按照最小的识别精度对多个时间参数进行逐级递增，直到上位机接收到数字信号“1”为止，这样可以测试出多个时间参数中每一个时间参数对应极限值中的极大值；然后在该基准值的基础上按照最小的识别精度对多个时间参数进行逐级递减，直到上位机接收到数字信号“1”为止，这样可以测试出多个时间参数中每一个时间参数对应极限值中的极小值。
进一步地，本文中所述的最小的识别精度是指对应的测试装置所能提供的最小精度，如本实施例中采用FPGA模块进行IIC接口时序的参数测试，FPGA模块产生时序波形的最小精度为10ns，即本文中所述的最小的识别精度为10ns。
在另一种可能的实施方式中，设置对应多个时间参数中每一个时间参数的第二基准值和第三基准值，并确保待测模块可以成功响应该第二基准值对应的参数配置命令，但是待测模块无法成功响应该第三基准值对应的参数配置命令。之后逐级获得待测模块可以成功响应的多个时间参数中每一个时间参数的对应参数值和待测模块无法成功响应的多个时间参数中每一个时间参数的对应参数值的平均值，直到上位机接收到数字信号“1”为止。所述平均值为调节后上位机下一次发送的参数配置命令中多个时间参数中每一个时间参数的参数值。
参阅表1，表1为例举的某个IIC器件的IIC接口时序的参数值测试表。
Figure BDA0002309638160000111
其中，fSCL为时钟信号SCL的时钟频率，tBUF为开始状态与停止状态之间的总线空闲时间。
从表1中可以看出，在IIC接口时序的多个参数中，一部分参数仅有极小值的要求，一部分参数仅有极大值的要求，一部分参数同时有极大值和极小值的要求。因此，本实施例中在进行参数测试时，应该根据具体参数的极限值要求，合理的选择测试步骤，以缩短测试时间，降低测试成本。
另一方面，IIC器件在进行IIC通信时，具有不同的通讯模式，如高速模式和快速模式，且在不同的通讯模式下IIC接口时序的参数的极限值是不同的。因此，应该在不同的通讯模式下分别进行极限值测试，以满足客户的不同需求。
需要说明的是，上述表1中的数据表示所测试的IIC器件在实际使用中，对通信用的IIC协议的内容设置都符合上述范围要求。同时，以上数据内容仅供参考，其不应成为限制本发明的内容。
在步骤S07中，用上位机从记录的上一次的参数配置命令中选取多个时间参数中每一个时间参数对应的最大值和/或最小值作为IIC接口时序的参数的极限值。
本实施例中，每当上位机接收到数字信号“1”时，记录上位机上一次发送的参数配置命令中的多个时间参数的值，在测试结束后，分别选取每个时间参数对应的记录值中的最小值和最大值，将所获得的最小值和最大值分别作为对应时间参数的极限值，而该最小值和最大值之间的范围则为对应的时间参数的正常工作范围。
本发明利用上位机和可编辑逻辑门阵列模块进行待测模块中寄存器的IIC接口时序参数如建立时间和保持时间测试，可以实现自动测试，和对数据的自动处理，节省了人力资源，提高了测试效率，同时也可以实现对测试结果的自动记录和保存。
另一方面，可编辑逻辑门阵列模块的运行速度快，精度高，使得测试结果可以达到如10ns级别，提高了测试结果的精度。
应当说明的是，在本文中，所含术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
最后应说明的是：显然，上述实施例仅仅是为清楚地说明本发明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明的保护范围之中。

Claims (18)

1.一种IIC接口时序的参数测试方法，用于测试所述IIC接口时序的参数的极限值，所述IIC接口时序的参数包括多个时间参数，其中，参数测试方法包括：
用上位机通过串口发送参数配置命令；
用可编辑逻辑门阵列模块接收所述参数配置命令，通过IIC接口发送对应所述参数配置命令的IIC协议；
用待测模块接收所述IIC协议并对所述IIC协议进行响应，根据响应结果产生应答信号或非应答信号；
用所述可编辑逻辑门阵列模块接收所述应答信号或所述非应答信号，并通过串口发送对应所述应答信号或所述非应答信号的数字信号；
用所述上位机接收所述数字信号，根据所述数字信号判断响应结果；
当所述响应结果表示响应成功时，用所述上位机记录所述参数配置命令，并对所述参数配置命令进行逻辑运算，根据运算结果发送下一次的参数配置命令；
当所述响应结果表示响应不成功时，用所述上位机从记录的所述参数配置命令中选取所述多个时间参数中每一个时间参数对应的最大值和/或最小值作为所述IIC接口时序的参数的极限值。
2.根据权利要求1所述的参数测试方法，其中，所述参数配置命令包括寄存器地址、寄存器值、IIC时序要求以及参考数据。
3.根据权利要求2所述的参数测试方法，其中，所述参数配置命令按照要求的格式以文本文件的形式存储在所述上位机内，所述上位机可以创建、修改、打开和保存所述文本文件。
4.根据权利要求1所述的参数测试方法，其中，所述多个时间参数包括：上升沿时间、下降沿时间、高电平时间保持、低电平保持时间、数据保持时间、数据建立时间、重复开始状态的建立时间、重复开始状态的保持时间、总线空闲时间以及结束状态建立时间。
5.根据权利要求1所述的参数测试方法，其中，通过IIC接口发送对应所述参数配置命令的IIC协议包括：
根据所述参数配置命令的内容按照IIC协议要求的格式产生对应的IIC时序波形；
通过所述IIC接口发送所述IIC时序波形。
6.根据权利要求5所述的参数测试方法，其中，可编辑逻辑门阵列模块接收所述参数配置命令，通过IIC接口发送对应所述参数配置命令的IIC协议之后还包括：
所述可编辑逻辑门阵列模块在成功接收参数配置命令之后，发送接收成功的信息至所述上位机。
7.根据权利要求1所述的参数测试方法，其中，待测模块接收所述IIC协议并对所述IIC协议进行响应包括：
根据配置的寄存器地址访问目标寄存器；
向所述目标寄存器发送参考数据，并等待所述目标寄存器响应。
8.根据权利要求7所述的参数测试方法，其中，根据响应结果产生应答信号或非应答信号包括：
判断所述参考数据发送完成后，所述IIC协议中的数据信号是否被置为低电平；
若所述数据信号被置为低电平，所述待测模块产生所述应答信号；
若所述数据信号持续为高电平，所述待测模块产生所述非应答信号。
9.根据权利要求1所述的参数测试方法，其中，所述数字信号包括数字信号0和数字信号1，
当所述可编辑逻辑门阵列模块接收所述应答信号，通过串口发送数字信号0；
当所述可编辑逻辑门阵列模块接收所述非应答信号，通过串口发送数字信号1。
10.根据权利要求1所述的参数测试方法，其中，所述上位机接收所述数字信号，根据所述数字信号判断响应结果之后还包括：
所述上位机根据接收到的所述数字信号对发送的所述参数配置命令进行响应成功标记或响应不成功标记。
11.根据权利要求1所述的参数测试方法，其中，对所述参数配置命令进行逻辑运算，根据运算结果发送下一次的参数配置命令包括：
增大或减小所述参数配置命令中的所述多个时间参数；
由所述上位机发送包括增大或减小后的多个时间参数在内的参数配置命令给所述可编辑逻辑门阵列模块。
12.根据权利要求11所述的参数测试方法，其中，增大或减小所述参数配置命令中的所述多个时间参数时，每次增大或减小所述多个时间参数的其中之一。
13.根据权利要求11所述的参数测试方法，其中，增大或减小所述参数配置命令中的所述多个时间参数时，每次增大或减小所述多个时间参数的至少两个。
14.根据权利要求12或13中任一项所述的参数测试方法，其中，增大或减小所述参数配置命令中的所述多个时间参数包括：
设置对应所述多个时间参数中每一个时间参数的第一基准值，并确保所述待测模块可以成功响应所述第一基准值对应的参数配置命令；
在所述第一基准值的基础上按照最小的识别精度对所述多个时间参数进行逐级递增，以获得所述多个时间参数中每一个时间参数的极大值；
在所述第一基准值的基础上按照最小的识别精度对所述多个时间参数进行逐级递减，以获得所述多个时间参数中每一个时间参数的极小值。
15.根据权利要求12或13中任一项所述的参数测试方法，其中，增大或减小所述参数配置命令中的所述多个时间参数包括：
设置对应所述多个时间参数中每一个时间参数的第二基准值和第三基准值，并确保所述待测模块可以成功响应该所述第二基准值对应的参数配置命令，以及无法成功响应所述第三基准值对应的参数配置命令；
逐级获得所述待测模块可以成功响应的所述多个时间参数中每一个时间参数的对应参数值和所述待测模块无法成功响应的所述多个时间参数中每一个时间参数的对应参数值的平均值，所述平均值为调节后上位机下一次发送的参数配置命令中所述多个时间参数中每一个时间参数的参数值。
16.一种IIC接口时序的参数测试装置，用于测试所述IIC接口时序的参数的极限值，所述IIC接口时序的参数包括多个时间参数，其中，所述参数测试装置包括：
上位机，用于提供测试所需的参数配置命令，以及对测试结果进行数据分析与记录，以获得所述IIC接口时序的参数的极限值；
可编辑逻辑门阵列模块，通过串口与所述上位机连接，通过IIC接口与待测模块连接，用于接收所述参数配置命令，根据所述参数配置命令产生对应IIC协议要求的时序波形，并通过所述IIC接口对所述待测模块进行配置。
17.根据权利要求16所述的参数测试装置，其中，所述参数配置命令包括寄存器地址、寄存器值、IIC时序要求以及参考数据。
18.根据权利要求17所述的参数测试装置，其中，所述上位机上搭载有数据处理软件，所述数据处理软件可以创建、修改、打开和保存所述参数配置命令。
CN201911253347.6A 2019-12-09 2019-12-09 Iic接口时序的参数测试方法及测试装置 Pending CN113032190A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911253347.6A CN113032190A (zh) 2019-12-09 2019-12-09 Iic接口时序的参数测试方法及测试装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911253347.6A CN113032190A (zh) 2019-12-09 2019-12-09 Iic接口时序的参数测试方法及测试装置

Publications (1)

Publication Number Publication Date
CN113032190A true CN113032190A (zh) 2021-06-25

Family

ID=76451129

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911253347.6A Pending CN113032190A (zh) 2019-12-09 2019-12-09 Iic接口时序的参数测试方法及测试装置

Country Status (1)

Country Link
CN (1) CN113032190A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000266821A (ja) * 1999-03-16 2000-09-29 Toshiba Microelectronics Corp Ｉｉｃバス回路の検査システム
CN101114249A (zh) * 2006-07-28 2008-01-30 佛山市顺德区顺达电脑厂有限公司 主板的i2c总线检测装置及其方法
CN103472748A (zh) * 2013-09-04 2013-12-25 青岛海信信芯科技有限公司 时序控制电路的验证***和验证方法
CN106411358A (zh) * 2016-09-18 2017-02-15 北京中宸泓昌科技有限公司 一种电力线信道特性的模拟和评估方法
CN106445751A (zh) * 2016-08-30 2017-02-22 大唐微电子技术有限公司 一种调试板、调试***及调试方法
CN109542790A (zh) * 2018-11-26 2019-03-29 郑州云海信息技术有限公司 一种压力测试的自动化测试方法和***
CN109548066A (zh) * 2018-12-27 2019-03-29 郑州天迈科技股份有限公司 一种无线通信链路状态检测方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000266821A (ja) * 1999-03-16 2000-09-29 Toshiba Microelectronics Corp Ｉｉｃバス回路の検査システム
CN101114249A (zh) * 2006-07-28 2008-01-30 佛山市顺德区顺达电脑厂有限公司 主板的i2c总线检测装置及其方法
CN103472748A (zh) * 2013-09-04 2013-12-25 青岛海信信芯科技有限公司 时序控制电路的验证***和验证方法
CN106445751A (zh) * 2016-08-30 2017-02-22 大唐微电子技术有限公司 一种调试板、调试***及调试方法
CN106411358A (zh) * 2016-09-18 2017-02-15 北京中宸泓昌科技有限公司 一种电力线信道特性的模拟和评估方法
CN109542790A (zh) * 2018-11-26 2019-03-29 郑州云海信息技术有限公司 一种压力测试的自动化测试方法和***
CN109548066A (zh) * 2018-12-27 2019-03-29 郑州天迈科技股份有限公司 一种无线通信链路状态检测方法

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
夏继强, 周丽萍, 满庆丰: "基于FPGA的串行总线扩展平台", 《微电子学与计算机》, vol. 21, no. 9, 20 October 2004 (2004-10-20), pages 127 - 130 *
柯昆;杨奇;: "用于光收发模块的I~2C总线极限测试控制器", 光通信研究, no. 01, pages 35 - 38 *
梁泽雨: "基于FPGA的IIC在线测试***", 《中国优秀硕士学位论文全文数据库 (信息科技辑)》, 30 November 2015 (2015-11-30), pages 135 - 14 *
王任重;金湘亮;: "专用数字芯片测试平台SOPC***的设计", 信息***工程, no. 02 *
王玉鹏: "宽带接入网络芯片测试平台的设计与实现", 《中国优秀硕士学位论文全文数据库 (信息科技辑)》, 31 March 2017 (2017-03-31), pages 136 - 703 *

Similar Documents

Publication Publication Date Title
EP0378427B1 (en) High speed data transfer on a computer system bus
EP0378426A2 (en) Data transfer using bus address lines
CN112286746B (zh) 针对axi从设备接口的通用验证平台及方法
US10372379B2 (en) Command processing method and storage controller using the same
CN112559267B (zh) 集成电路间总线i2c从机以及i2c控制器测试方法
EP0831496B1 (en) A method and system for testing memory
CN115600532A (zh) IP核outstanding能力检查方法及装置
CN112860495A (zh) 一种i2c从设备的调试方法、i2c主设备及存储介质
CN114639439B (zh) 芯片内部sram测试方法、装置、存储介质及ssd设备
CN116303034A (zh) 一种片上网络的自动测试***、方法、设备及介质
CN113901754B (zh) 基于fpga的以太网macip的板级验证结构和方法
CN115328708A (zh) 串行外设接口时序的参数测试方法及测试装置
CN111752785B (zh) 一种sata信号的测试***和方法
CN113032190A (zh) Iic接口时序的参数测试方法及测试装置
CN111447121B (zh) Pcie控制器的测试方法、装置、设备及存储介质
CN110956998B (zh) 一种存储器测试装置与***
US11755439B2 (en) Memory controller, test device and link identification method
CN216250003U (zh) 一种闪存测试板及测试装置
CN101833063B (zh) 对spi控制芯片进行测试的方法及装置
CN114416622A (zh) 单总线通讯***及方法
CN111796977B (zh) 一种基于测试台的多端口uart功能测试方法
CN108595357B (zh) 基于fpga的dm365数据传输接口电路
CN113160875A (zh) 芯片测试***和测试方法
CN110955435A (zh) FPGA加速卡板载flash的烧写方法及相关组件
CN110471865B (zh) 一种模拟spi通信实现控制器与驱动器通信的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination