CN101110576A - 限幅放大器 - Google Patents

Abstract

本发明是关于一种限幅放大器，包括输入级、多个增益级、输出缓冲级、以及反馈滤波器。输入级具有直流电压偏差消除功能，接收差动输入信号以及输出第一中级差动信号。上述增益级串接以放大第一中级差动信号以及产生第二中级差动信号。输出缓冲级放大第二中级差动信号以及产生输出信号。反馈滤波器提供输出信号的直流电压偏差至输入级以进行直流电压偏差消除。输入级包括耦接于输入端以及电源线之间的电阻网络，包括耦接于电源线的共用电阻，耦接至共用电阻的共同端点的负载电阻，以及分流电阻具有两端点分别耦接至负载电阻。

Description

限幅放大器

技术领域

本发明主要关于一种限幅放大器，特别有关于一种应用于光通信的限幅放大器。

背景技术

高速限幅放大器(limiting amplifier)在有线通信中具有极其重要的作用，用以放大微弱信号以传送较大的输出振幅至后级的数据恢复电路(datarecovery circuit)。图1表示传统的有线通信***，二极管12由驱动器/调制器14经由光纤15输出光信号至接收器。光二极管16检测此光信号以产生微弱电流信号，其可被跨阻放大器(transimpedance amplifier)18转换成电压信号，此电压信号的振幅通常为数个或数十个毫伏特。这种来自跨阻放大器18的微弱电压信号需要限幅放大器20来放大，以提供全幅(full-swing)信号至频率与数据恢复电路(CDR)22以获得高速数字数据处理。限幅放大器20前置于或后接于均衡器(图未显示)。

传统的雀立-虎柏(Cherry-Hopper)放大器已应用于限幅放大器中以在异质接面双极技术(heterojunction bipolar technology)中获得40 Gbps的数据率，然而功率浪费比较大。在互补金属氧化物半导体(以下简称CMOS)技术中，可能的解决方案是使用具有电感峰突(inductive peaking)的宽带放大器以及分布式放大器(DA)或是串接式分布放大器(CDA)。分布式放大器的带宽是足够的，但增益过低。因此，现今业界需要找到具有低功耗、高增益、以及高带宽的限幅放大器。

发明内容

因此，本发明提供一种可以解决上述问题的限幅放大器。

本发明实施例提供一种限幅放大器，具有输入级、多个增益级、输出缓冲级、以及反馈滤波器。输入级可以进行直流电压偏差消除，可接收差动输入信号以及输出第一中级差动信号。所有的增益级均相同，串接以放大第一中级差动信号以及产生第二中级差动信号。输出缓冲级放大第二中级差动信号以及产生输出信号。反馈滤波器提供输出信号的直流电压偏差至上述输入级用以进行直流电压偏差消除。

在一实施例中，输入级包括耦接于一对输入端以及电源线之间的电阻网络。上述电阻网络包括：共用电阻、负载电阻、以及分流电阻。共用电阻耦接于电源线。负载电阻耦接至共用电阻的共用端点。分流电阻具有两端点，分别耦接至负载电阻。

在另一实施例中，每个增益级包括一对梯型电感-电容低通滤波器，每个梯型电感-电容低通滤波器包括第一电感-电容网络以接收放大信号，第二电感-电容网络连接至第一电感-电容网络之后，以及连接至前级梯型电感-电容低通滤波器的上述第一、第二电感-电容网络的节点以输出信号至后级梯型电感-电容低通滤波器。

在又一实施例中，上述输出缓冲级包括差动放大器、FT倍频器、以及负反馈架构。差动放大器作为上述输出缓冲器的输入端。FT倍频器串连至差动放大器之后。负反馈架构连接至上述FT倍频器的输出端以及输入端之间。

本发明的限幅放大器在实现高带宽限幅放大的同时具有高增益，并且可以降低***的功耗。

附图说明

图1表示传统的有线通信***。

图2为根据本发明实例施的限幅放大器的示意图。

图3为图2所示的输入级42以及反馈滤波器48的示意图。

图4为一个4阶的梯型电感-电容巴特瓦兹低通滤波器的示意图。

图5为一个4阶的梯型电感-电容巴特瓦兹低通滤波器的转移函数的示意图。

图6为一个4阶梯型电感-电容巴特瓦兹低通滤波器的极点位置的示意图。

图7为一对串接式分布放大器的示意图。

图8为依据图7的一串接放大器的小信号模型的示意图。

图9为依据图8的输出阻抗频率响应的示意图。

图10为单一增益级的电路架构的示意图。

图11为图2的输出缓冲级的示意图。

图12显示图11的输出缓冲级的模拟结果的示意图。

图13显示所测量到的限幅放大器的频率响应的示意图。

具体实施方式

限幅放大器的特征包括：输入敏感度、增益、带宽、噪声边界、直流电压偏差、以及输出电压振幅。本发明实施例中使用一个具有串接式分布放大器的高速限幅放大器。图2表示根据本发明实例施的限幅放大器40，包括具有直流偏差消除功能的输入级42，增益级44，输出缓冲级46，以及反馈滤波器48。输入级42接收差动信号V_in并输出第一中级差动信号V_im1。多个增益级44均为相同架构，并串联以放大第一中级差动信号V_im1以产生第二中级差动信号V_im2。输出缓冲级46放大第二中级差动信号V_im2以产生输出信号V_out。反馈滤波器48提供输出信号V_out的直流电压偏差至输入级42作为直流偏差消除。增益级44的串接数目满足所需增益、带宽、以及低输入噪声的要求。

根据本发明的另一实施例，五个增益级44使用串接式分布放大器可达到最佳放大效果。电阻R_F和电容C_F作为反馈滤波器48的低通路径以检测输出端的直流电压偏差，而对应的电压偏差消除实施于输入级42以稳定限幅放大器40。每个增益级44使用串接式分布放大器，构建为巴特瓦兹滤波器结构(Butterworth filter structure)以增加带宽。输出缓冲级46使用改良式雀立-虎柏放大器以提供高速数据传输。

如图2所示的限幅放大器40将详细说明如下。

图3为图2所示的输入级42以及反馈滤波器48的示意图。差动对M₁M₂(differential pair)使用低通滤波器(各由电阻R_F以及电容C_F构成)以感测限幅放大器输出信号V_out的直流电压偏差。此输入匹配网络包括多个片内变压器(on-chip transforner)L_i以及电阻网络52。

每个变压器L_i连接至对应的输入端50以及对应的电阻R₁之间，作为中央抽头变压器以提供中央接点54，用以输出第一中级差动信号V_im1。每个变压器L_i具有对称几何(如T型线圈)以提升带宽。

电阻网络52耦接至电源线V_DD以及输入端50之间，必须满足50欧姆宽带匹配以及输入直流偏差之间的权衡。电阻R₃作为共用电阻，用以调整直流偏压。电阻R₁为负载电阻，共用连接至电阻R₃的共同端点，且电阻R₂为分流电阻，其两端分别连接至对应的电阻R₁。电阻R₁与R₂并联放置以确保50欧姆源级连接并缓和电阻差异。增加电阻R₃至输入匹配电路可降低电阻R₁与R₂的所需电阻值以降低寄生电容并提升带宽。

输入端42的直流电压偏差消除设计着重于反馈滤波器48反馈的反馈增益。由于反馈滤波器48中加入由电阻R_F以及电容C_F构成低通滤波器，限幅放大器40的整体效果会形成高通反馈频率响应。对于高增益的放大器，低频带的反馈增益必须小于1，以避免噪声通过反馈滤波器反馈不断累增放大而造成振荡问题。

为了提供宽带以及高增益，并且克服晶体管的截止频率限制，可结合数个宽带技术，包含巴特瓦兹网络负载，串接式分布放大器，以及主动式反馈。每项技术的应用与特征以及所实现的增益级44如下所述。

传统宽带放大器应用电感峰突以增加80％以上的带宽以增加数据传输。为了延展带宽，巴特瓦兹滤波器可应用至宽带放大器中。图4表示一个4阶梯型电感-电容巴特瓦兹低通滤波器54，使用两个电感L₁以及L₂，以及两个电容C₃和C₄，并具有一个4阶转移函数：

$\left|\frac{V_2}{V_S}(s=\mathrm{j\ω})\right|=\frac{K}{\sqrt{1+{\mathrm{\ϵ}}^2{\left(\frac{\mathrm{\ω}}{{\mathrm{\ω}}_C}\right)}^{2N}}}---\left(1\right)$

此转移函数的极点位于

$s={\mathrm{\ϵ}}^{\frac{1}{N}}\·\exp \left(j\frac{2M+N-1}{2N}\mathrm{\π}\right),M=\mathrm{1,2},\·\·\·,N---\left(2\right)$

其中K＝R_L/(R_L+R_S)，N为4(滤波器的阶数)，ω_C和ε分别为截止频率与衰减系数。图5表示此转移函数的图形，明显地，在低于ω_C的通带内具有最大平坦以及线形相位响应。图6表示一个4阶梯型电感-电容巴特瓦兹低通滤波器的极点位置。此4个极点位于ω_C的单位圆上，在左半平面上有等距间隔。ω_C为L₁-C₃-C₄网络的振荡频率。为了产生巴特瓦兹频率响应，组件(亦即电感、电容、以及电阻)的标准值表示于表1中。

巴特瓦兹滤波器(N＝4)
		参数	ωC＝1的标准值
L1L2C3C4RLRS	1.8480.76540.76541.84811

表1

图7表示一对串接式分布放大器，每个串接式分布放大器具有梯型电感-电容网络作为负载，并且具有输出端V_m。电容C₃为金属-氧化物-半导体管(以下简称MOS管)M_g1或M_g2的漏极-基极(drain-to-bulk)寄生电容，电容C₄为MOS管M_g3或M_g4的栅极-源极寄生电容。电感L₂的电感系数增加可引进更多增益以补偿信号路径所产生的电感损失。图8表示图7的串接放大器的小信号模型。电感-电容网络60包括电容C₃和电感L₁，耦接至控制电流源I_s(亦可表示成从MOS管M_g1/M_g2来的放大信号)。电感-电容网络62包括电容C₄和电感L₂，耦接在电感-电容网络60之后。节点V_m连接电感-电容网络60和62，输出信号至后级串接式分布放大器(包括另一个梯型电感-电容低通滤波器)。图8的小信号模块的输出阻抗频率响应可表示成以下式子：

$\frac{V_1}{I_s}\left(s\right)=\frac{{\mathrm{sL}}_2+R_L}{s^4{L}_1{L}_2{C}_3{C}_4+s^3{R}_L{L}_1{C}_3{C}_4+s^2(L_1{C}_3+L_2{C}_4+C_3{C}_4)+s{R}_L(C_3+C_4)+1}---\left(3\right)$

为了获得巴特瓦兹响应，R_L设定成

$R_L=\sqrt{\frac{L_1}{(C_3+C_4)/2}}---\left(4\right)$

当晶体管M_g3和M_g4的电容C_GD产生米勒放大效应(Miller effect)时，C₄将大于C₃。在频率ω_C上，会产生增益峰值峰突(gain peak)，其大小如下列式子：

$\left|\frac{V_1}{I_S}(s=j{\mathrm{\ω}}_C)\right|=\frac{C_4}{C_3}\×\sqrt{R_L^2+{\mathrm{\ω}}_C^2{L}_2^2}---\left(5\right)$

举例来说，若C₄＝2*C₃，L₁＝2*L₂，则可获得如图9所示的输出阻抗频率响应，显示可得到的3dB带宽可延展将近3.8倍左右，其中ω_C为L₁-C₃-C₄网络的振荡频率。相对地，并联和串联电感峰突技术在ω_C的增益损失为：

$\left|\frac{V_1}{I_S}(s=j{\mathrm{\ω}}_C)\right|=\frac{C_3}{C_4}\×\sqrt{R_L^2+{\mathrm{\ω}}_C^2{L}_2^2}---\left(6\right)$

带宽延展倍率则大幅缩小至2.3倍。

最后，根据本发明的一实施例，增益级44结合串接式分布放大器，巴特瓦兹网络，主动式反馈以及片内变压器。图10表示增益级44的电路架构，包括两个结合主动式反馈的差动放大器。

定电流源I_s1提供直流偏压至第一差动放大器(包括一对MOS管M_g1和M_g2)，以及一对梯型电感-电容低通滤波器(每个包括电感L₁、L₂以及电阻R_L)。同样地，定电流源I_s2提供直流偏压至第二差动放大器(包括一对MOS管M_g3和M_g4)，以及一对梯型电感-电容低通滤波器(每个包括电感L₃、L₄以及电阻R_L)。第二差动放大器串接至第一差动放大器之后。虽然图10未显示出任何电容，但是MOS管(M_g1-M_g6以及后续增益级的MOS管)可提供寄生电容，如栅极-源极电容和漏极-基极电容，供应梯型电感-电容低通滤波器所需组件。举例而言，第一差动放大器中M_g1的漏极-基极电容以及第二差动放大器中M_g3的栅极-源极电容为梯型电感-电容低通滤波器的两个电容。此外，与传输线不同的是，非对称的片内变压器64和66(亦即L₁＝2*L₂，L₃＝2*L₄)用以减少长距离耗损并且有助于此差动布局。为了精准预测此变压器，EM仿真器可用来获得准确的模型。

主动式反馈架构68包括MOS管M_g5和M_g6以及电流源I_s3，将第二差动放大器的节点V_m的输出信号负反馈至第二差动放大器(MOS管M_g3和M_g4)的输入端。有益的是，主动式反馈架构68不对第二差动放大器造成负载并且增进增益级44的增益-带宽积。

仿真结果显示此实施例的架构提供的增益为8dB以及带宽为35GHz。增益-带宽积改善了3.8倍。同时，利用片内非对称变压器比传统电感省去约50％的面积，可获得紧密的芯片布局。

图11为图2的输出缓冲级46的示意图，显示雀立-虎柏放大器以及FT倍频器的结合。如本领域技术人员所知，雀立-虎柏放大器为差动放大器，其具有串联的两级以及负反馈架构，连接在后级的输入与输出端之间。图11表示差动放大器的前级，包括MOS管M_B1和M_B2，以及电阻R_B1。前级中M_B1和M_B2的栅极用以从最后一级的增益级44(图2)接收中级差动信号V_im2。后级为FT倍频器，包括MOS管M_B3和M_B4，M_B5和M_B6，电阻R_B2，以及多个对称型片内变压器L₀。FT倍频器的输入端为M_B3和M_B4的栅极。负反馈架构有两个电阻R_B2，每个电阻R_B2连接在FT倍频器的输入端和输出端之间。每个对称型片内变压器L₀有连接至电阻R_B2的中央接点，而对称型片内变压器L₀的一端连接至电阻R_B1，另一端则产生输出信号V_out。

图11的输出缓冲级46提供下列几个好处。在FT倍频器前面使用雀立-虎柏放大器，会降低对增益级的电容负载。因为FT倍频器使用大输入晶体管，它的大输入电容通过维立-虎柏放大器的电阻反馈路径得到减轻，并且在内部节点的时间常数也会减少。因为对称型片内变压器可用来吸纳寄生电容，输出带宽因而被延伸。单端和差动的输出振幅设计在300mVpp和600mVpp。

图12表示图11的输出缓冲级46的仿真结果，指出运算速率在40Gb/s，0.8ps的锋至锋扰动，以及差动振幅600mVpp。

根据本发明的实施例的限幅放大器制造于0.13微米的CMOS制程。图13展现所测量到的限幅放大器的频率响应，指出26.2GHz的带通带宽以及38dB的差动增益S_DD21。在45GHz以内，输入匹配S_DD11和输出匹配S_DD22各低于-7dB和-10dB，足以验证此限幅放大器可工作在35Gb/s的高速运作。

本发明的一个实施例提供35Gb/s的CMOS限幅放大器，使用串接式分布放大器，巴特瓦兹网络，主动式反馈与片内变压器，可达到差动增益为38dB和带宽为26.2GHz。相对于其它传统放大电路，其不需要高电压、高消耗功率以及庞大芯片面积，因此可具有高速的优势。

输入级42可结合本说明书以外的增益级、输出缓冲级以及主动式反馈滤波器。同样地，增益级44或输出缓冲级46也可结合本说明书以外的限幅放大器内其它组件。

Claims (15)

1.一种限幅放大器，包括：

输入级，可以进行直流电压偏差消除，接收差动输入信号以及输出第一中级差动信号；

多个增益级，上述增益级串接以放大上述第一中级差动信号以及产生第二中级差动信号；

输出缓冲级，放大上述第二中级差动信号以及产生输出信号；以及

反馈滤波器，提供上述输出信号的直流电压偏差至上述输入级用以进行直流电压偏差消除；

其中上述输入级包括耦接于输入节点以及电源线之间的电阻网络，上述电阻网络包括：

共用电阻，耦接于上述电源线；

负载电阻，耦接于上述共用电阻的共用端点；以及

分流电阻，具有两端点，分别耦接于上述负载电阻。

2.根据权利要求1所述的限幅放大器，其特征在于，上述输入级还包括一对中间抽头电感，各上述中间抽头电感耦接至对应输入节点以及对应负载电阻，以及提供中央接点以输出上述第一中级差动信号。

3.根据权利要求2所述的限幅放大器，其特征在于，各上述中间抽头电感为中间抽头变压器。

4.根据权利要求3所述的限幅放大器，其特征在于，各上述中间抽头变压器为几何对称。

5.根据权利要求2所述的限幅放大器，其特征在于，上述输出缓冲级具有一对输出节点以产生上述输出信号，上述输入级包含差动对用以感测上述输出信号的直流电压偏差。

6.一种限幅放大器，包括：

输入级，可以进行直流电压偏差消除，接收差动输入信号以及输出第一中级差动信号；

多个相同增益级，串接以放大上述第一中级差动信号以及产生第二中级差动信号；

输出缓冲级，放大上述第二中级差动信号以产生输出信号；以及

反馈滤波器，提供上述输出信号的直流电压偏差至上述输入级以供直流电压偏差消除；

其中各上述增益级包括一对梯型电感-电容低通滤波器，各上述梯型电感-电容低通滤波器包括第一电感-电容网络以接收放大信号，串联连接至上述第一电感-电容网络的第二电感-电容网络，以及连接至前级梯型电感-电容低通滤波器的上述第一、第二电感-电容网络的节点以输出信号至后级梯型电感-电容低通滤波器。

7.根据权利要求6所述的限幅放大器，其特征在于，各上述增益级包括：

第一放大器，具有上述前级梯型电感-电容低通滤波器；

第二放大器，具有上述后级梯型电感-电容低通滤波器；以及

主动反馈架构，将上述第二放大器的输出信号负反馈至上述第二放大器的输入端。

8.根据权利要求6所述的限幅放大器，其特征在于，上述第一电感-电容网络里的第一电感以及第二电感-电容网络里的第二电感构成变压器。

9.根据权利要求8所述的限幅放大器，其特征在于，上述变压器为非对称片内变压器。

10.根据权利要求9所述的限幅放大器，其特征在于，上述第一电感与上述第二电感的电感比值大致为2。

11.根据权利要求6所述的限幅放大器，其特征在于，各增益级包括：

第一放大器，位于上述前级梯型电感-电容低通滤波器中，包括第一金属氧化物半导体管，上述第一金属氧化物半导体管具有漏极-基极寄生电容作为第一电容；以及

第二放大器，位于上述前级梯型电感-电容低通滤波器中，包括第二金属氧化物半导体管，上述第二金属氧化物半导体管具有栅极-源极寄生电容作为第二电容。

12.一种限幅放大器，包括：

输入级，可以进行直流电压偏差消除，接收差动输入信号以及输出第一中级差动信号；

多个相同增益级，串接以放大上述第一中级差动信号以及产生第二中级差动信号；

输出缓冲级，放大上述第二中级差动信号以及产生输出信号；以及

反馈滤波器，提供上述输出信号的直流电压偏差至上述输入级用以进行直流电压偏差消除；

其中上述输出缓冲级包括：

差动放大器，作为上述输出缓冲器的输入端；

FT倍频器，串联至上述差动放大器；以及

负反馈架构，连接至上述FT倍频器的输出端以及输入端之间。

13.根据权利要求12所述的限幅放大器，其特征在于，上述负反馈架构包括电阻，连接至上述FT倍频器的上述输出端以及上述输入端之间。

14.根据权利要求12所述的限幅放大器，其特征在于，上述FT倍频器包括一对变压器，各上述变压器包括中间抽头电感，上述中间抽头电感具有中央接点以及两端点，上述中央接点作为上述负反馈架构的输出端，上述两端点之一连接至上述FT倍频器的电阻负载，以及上述两端点的另一个产生上述输出信号。

15.根据权利要求14所述的限幅放大器，其特征在于，各上述变压器具有第一电感，上述第一电感位于上述两端点之一与上述中央接点之间，以及第二电感，上述第二电感位于上述两端点的另一个与上述中央接点之间，以及上述第一电感与上述第二电感的电感比值为1。

Images