CN101105510B - 相位误差测量电路与其方法 - Google Patents

相位误差测量电路与其方法 Download PDF

Info

Publication number
CN101105510B
CN101105510B CN2007101281430A CN200710128143A CN101105510B CN 101105510 B CN101105510 B CN 101105510B CN 2007101281430 A CN2007101281430 A CN 2007101281430A CN 200710128143 A CN200710128143 A CN 200710128143A CN 101105510 B CN101105510 B CN 101105510B
Authority
CN
China
Prior art keywords
phase error
signal
phase
measurement circuit
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101281430A
Other languages
English (en)
Other versions
CN101105510A (zh
Inventor
汪炳颖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN101105510A publication Critical patent/CN101105510A/zh
Application granted granted Critical
Publication of CN101105510B publication Critical patent/CN101105510B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
    • H03D13/003—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means
    • H03D13/004—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means the logic means delivering pulses at more than one terminal, e.g. up and down pulses

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Measuring Phase Differences (AREA)
  • Manipulation Of Pulses (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明揭露一种相位误差测量电路与相关方法，特别是一种应用于一相位检测器中且可再循环的相位误差测量电路与相关方法，用以计算一相位误差值。一种用以计算一相位误差值相位误差测量电路包括：多相位时钟产生器、存储单元、以及计数器。多相位时钟产生器产生N个相位不同频率相同的时钟信号。存储单元根据相位误差信号与由多相位时钟产生器所产生的这些时钟信号，而缓冲相位误差值的余数部分。该计数器于每一时钟周期将相位误差值的整数部分累加。

Description

相位误差测量电路与其方法
技术领域
本发明有关于一种相位误差测量电路与相关方法，且特别有关于一种应用于一相位检测器中的可再循环相位误差测量电路与相关方法。 
背景技术
图1显示数字锁相回路(Digital Phase Locked Loop；DPLL)100的架构方块图。DPLL 100包括数字相位检测器110、数字增益乘法器120、数字δ-θ调变器130、数字信号对时间转换器140及150、积分电荷泵160、偏压产生器170、比例电荷泵180，以及压控震荡器(Voltage Locked Oscillator；VCO)190。数字相位检测器110检测一不归回零(Non-Return to Zero；NRZ)数据流与一反馈时钟信号间的相位差而产生一相位误差值ERRPD。数字信号对时间转换器140根据反馈时钟信号是否落后或超前该NRZ数据流而产生“iup”积分控制信号或“idn”积分控制信号。如果积分电荷泵160接收到积分上升控制信号“iup”，则电流被驱动进入偏压产生器170；否则，如果积分电荷泵160接收积分下降控制信号“idn”，电流即被从偏压产生器170中拉引出来。偏压产生器170将信号转换为一控制电压VBN，其中该控制电压VBN用来调整VCO 190。类似地，一“pup”或“pdn”比例控制信号根据该相位误差值ERRPD来判定该反馈信号是落后或超前NRZ数据流而产生出来，继而经由该比例电荷泵180转换为控制电压VBP，其中该控制电压VBP亦用来调整VCO 190。在根据该控制电压VBN及VBP下，VCO 190以较高或较低的频率来做震荡，此影响该反馈信号的相位及频率。一旦反馈信号能跟上NRZ数据流的相位及频率，VCO 190即稳定下来。 
图2显示图1内的数字相位检测器110的架构方块图。数字相位检测器110包括相位频率检测器(Phase Frequency Detector；PFD)210以及相位误差测量电路220。相位误差测量电路220计算上升及下降信号的数目以产生相位误差值ERRPD。尽管相位误差测量电路220的操作及架构相当简单，然而，为了能涵盖大范围的相位误差，相位误差测量电路220需要具备相当数量的延迟正反器(Delay Flip-Flops；DFFs)与延迟单元。实现此数字相位检测器所需的花费与复杂度故而增加。
发明内容
本发明提供一种产生相位误差测量电路，用以计算一相位误差值。该相位误差测量电路包括：一多相位时钟产生器、一存储单元，以及一计数器。该多相位时钟产生器产生N个相位不同频率相同的时钟信号。该存储单元根据一相位误差信号与这些来自该多相位时钟产生器的时钟信号，缓冲该相位误差值的一余数部分。该计数器于每一时钟周期，增加该相位误差值的一整数部分，所述的时钟由所述的多相位时钟产生器根据对应于所述的相位误差信号的一致能信号所产生，其中，N为自然数。 
本发明另提供一种计算相位误差值的方法，所述的方法包括：产生N个相位不同而频率相同的时钟信号；根据一相位误差信号，于每一时钟信号的每一周期将所述的相位误差值的一余数部分更新；以及根据对应于所述的相位误差信号的一致能信号，通过于一时钟信号的每一周期进行累加的方式，计算所述的相位误差值的一整数部分，其中，N为自然数。 
附图说明
图1显示一数字锁相回路的架构方块图； 
图2显示图1内的数字相位检测器的架构方块图； 
图3为依据本发明一实施例所绘的一数字相位检测器的架构方块图； 
图4用以说明图3的相位误差测量电路操作的时钟图； 
图5为依据本发明的一实施例所绘的数字相位检测器的一架构方块图； 
图6用以说明图5的相位误差测量电路的操作的时钟图； 
图7为依据本发明的第三实施例所绘的一数字相位检测器的一架构方块图。 
附图标号： 
100～数位锁相回路；          110～数字相位检测器； 
120～数位增益乘法器；        130～数位δ-θ调变器； 
140～数字信号对时间转换器； 
150～数字信号对时间转换器； 
160～积分电荷泵；            170～偏压产生器； 
180～比例电荷泵；            190～压控震荡器； 
210～相位频率检测器；        220～相位误差测量电路； 
300～数字相位检测器； 
310～相位频率检测器模块； 
312～相位频率检测器；        314～或门； 
316～异或门；                320～相位误差测量电路； 
322～多相位时钟产生器；      324～存储单元； 
326～计数器；                328～控制器； 
400～数字相位检测器； 
410～相位频率检测器模块； 
412～相位频率检测器；        414～或门； 
416～异或门；                420～相位误差检测电路； 
422～相位延伸单元；          424～多相位时钟产生器； 
426～存储单元；              428～计数器； 
429～计数器；                700～数字相位检测器； 
710～相位频率检测器模块； 
712～相位频率检测器；        714～或门； 
716～异或门；              720～相位误差检测电路； 
722～多相位时钟产生器；    724～存储单元； 
726～计数器；              728～控制器； 
C～计数时钟信号；          CDFF～计数数据； 
DN～下降信号；             ERRPD～相位误差值； 
iup～积分上升控制信号；    idn～积分下降控制信号； 
S1、S1’～致能信号；       S2～相位误差信号； 
UP～上升信号；             VBP～控制电压； 
VBN～控制电压。 
具体实施方式
以下说明对如何实现本发明作了最佳考虑。以下说明是为了说明本发明的概要原理，因而不当以有限态度观之。本发明的范畴应参考权利要求范围来决定。 
图3依据本发明第一实施例所绘的一数字相位检测器300的架构方块图。此数字相位检测器300包括相位频率检测器(PFD)模块310及相位误差测量电路320。PFD模块310包括PFD 312、或门(OR Gate)314，以及异或门(XORGate)316。PFD 312通过比较两输入信号以产生上升信号Up或下降信号Dn。或门314产生致能信号S1以启动相位误差测量电路320。异或门316产生相位误差信号S2至相位误差测量电路320。相位误差测量电路320于以下描述中进行详细说明。 
相位误差测量电路320包括多相位时钟产生器322、存储单元324、计数器326，以及控制器328。多相位时钟产生器322包括多个反相器以提供相位互异的计数时钟信号C(0)～C(4)。存储单元324包括多个延迟正反器(DFF)。计数时钟信号C(0)～C(4)控制这些DFF的启动，相位误差信号S2根据计数时钟信号C(0)～C(4)而被这些DFF拴锁住。这些计数时钟信号C(0)～C(4)的周期T等于回路延迟时间N*Td(其中Td为一延迟单元所延迟的时间，N为反相器 的数目)。现以T＝4Td(四个延迟单元)来举例说明，这些DFF的计数数据CDFF(将相位误差值ERRPD除以4得到的余数)被传送至控制器328，并且计数器326的计数值C(相位误差值ERRPD的整数部分)累积时钟信号周期T的数目。控制器328读取计数值C与这些DFF内的数据以计算出相位误差值ERRPD。相位误差值ERRPD根据以下公式来计算得到： 
ERRPD＝C*N+CDDF
以下将提供在这种具有四个延迟单元与四个DFF(N＝4)的情况下，数个计算相位误差值ERRPD的范例。 
如果DFF所储存的数值为0000并且计数值C等于8时，则相位误差值ERRPD等于32(8*4+0)。而如果DFF所储存的数值为1000并且计数值C等于8时，则相位误差值ERRPD等于33(8*4+1)。 
请参考图3及图4。图4为一时钟图，用以说明图3的相位误差测量电路320的操作。致能信号S1启动多相位时钟产生器322的操作。DFF的计数数据CDFF于每一时钟信号的上升边缘更新，以及计数器326的计数值C于每一时钟周期T(T＝4Td)累加。第一、第二、第三以及第四DFF分别于时间T11、T12、T13及T14更新。举例而言，这些DFF的输出于时间T11时等于1000，于时间T12时等于1100、T13时等于1110，以及T14时等于1111。计数器326的计数值C于时间T11、T21以及T31增加。举例而言，计数值C于时间T11时等于1，于时间T21时等于2，以及于时间T31时等于3。与传统相位误差检测器相比，相位误差测量电路320并不需要大量的延迟正反器(DFF)以及延迟单元。然而，多相位时钟产生器322可能因异常操作而造成错误的计算结果。详细说明描述如下。 
举例而言，假设致能信号S1于时间T32时由高位准转换成低位准以使多相位时钟产生器322的操作停止。可观察到多相位时钟产生器322是一种环型震荡器(Ring Oscillator)，因此需要至少比回路延迟时间4Td还长的时间以稳定下来。然而，致能信号S1于多相位时钟产生器322稳定之前由高位准 转为低位准(多相位时钟产生器322于时间T33时稳定)。换言之，多相位时钟产生器322将会不正常地操作而导致相位误差测量电路320的计算结果发生错误。 
图5为依据本发明第二实施例所绘的数字相位检测器400的架构方块图。数字相位检测器400包括PFD模块410以及相位误差检测电路420。类似地，PFD模块410产生致能信号S1以启动相位误差测量电路420的操作，并产生相位误差信号S2至相位误差测量电路420。相位误差测量电路420包括相位延伸单元422、多相位时钟产生器424、存储单元426、计数器428，以及控制器429。相较于第一实施例，差异在于相位误差测量电路420还包括相位延伸单元422以解决前述图4的故障问题。相位延伸单元422包括一或非门(NOR Gate)、一或门(OR Gate)，以及两个反相器。在这些门的协同运作下，致能信号S1被传送至相位延伸单元422以产生一致能信号S1’。当致能信号S1由高位准转为低位准以使多相位时钟产生器424的操作停止时，致能信号S1’不会马上由高位准转为低位准。致能信号S1’会等到多相位时钟产生器424稳定后才会发生改变。换言之，当多相位时钟产生器424稳定后，致能信号S1’再从高位准转为低位准。 
请参考图6并连同参考图5。图6显示一时钟图，用以显示图5的相位误差测量电路420的操作。相较于第一实施例，致能信号S1’用作多相位时钟产生器424的输入。如图6所示，致能信号S1于时间T31时由高位准转为低位准。相位延伸单元422维持致能信号S1的高位准状态到时间T32为止。换言之，致能信号S1’于一开始启动多相位时钟产生器424，以及当多相位时钟产生器424稳定时于时间T32使多相位时钟产生器424的操作停止。 
图7为依据本发明第三实施例所绘的数字相位检测器700的架构方块图的。数字相位检测器700包括相位频率检测器(PFD)模块710及相位误差测量电路720。相位误差测量电路720包括多相位时钟产生器722、存储单元724、计数器726，以及控制器728。相较于图1的多相位时钟产生器322，此实施 例的多相位时钟产生器722包括多个反相器。由于第三实施例的操作与第一实施例相似，为简便起见在此省略说明。 
本发明所提供的种种不同的相位误差测量电路实现了可再循环的观念以使DFF及延迟单元的数目能够降低。上述运用这种再循环相位误差测量电路的相位检测器借着使用少数的延迟单元而达到弹性，这对检测一未知范围的相位误差具有相当帮助。换言之，实现相位误差测量电路的硬件空间与金额可被缩减。此外，一种与相位误差测量电路共同运作的相位延伸单元能够防范某些情况下的异常操作。 
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求范围所界定者为准。 

Claims (13)

1.一种相位误差测量电路，用以计算一相位误差值，所述的电路包括：
一多相位时钟产生器，用以产生N个相位不同而频率相同的时钟信号；
一存储单元，受由所述的多相位时钟产生器所产生的所述的这些时钟信号的控制，用以根据一相位误差信号而将所述的相位误差值的一余数部份闩锁住；以及
一计数器，耦合至所述的多相位时钟产生器，于所述的多相位时钟产生器根据对应于所述的相位误差信号的一致能信号所产生的一时钟信号的每一周期，所述的计数器进行累进，用以计算所述的相位误差值的一整数部分；
其中，N为自然数。
2.如权利要求1所述的相位误差测量电路，还包括一控制器耦合至所述的存储单元与所述的计数器，用以根据以下公式产生所述的相位误差值：
ERRPD＝C1*N+C2，
其中ERRPD为所述的相位误差值，C2为所述的相位误差值的余数部分，以及C1为所述的相位误差值的整数部分。
3.如权利要求1所述的相位误差测量电路，其特征在于，所述的多相位时钟产生器还包括：
多个相串联的延迟单元，用以产生所述的N个时钟信号；以及
一与非门，其通过接收所述的致能信号与第N个时钟信号，而输出至所述的这些延迟单元中的第一个。
4.如权利要求3所述的相位误差测量电路，其特征在于，所述的存储单元还包括：
多个相串联的延迟缓冲器，分别耦合至所述的这些延迟单元以接收所述的相位误差信号，每一延迟单元所产生的时钟信号作为一相对应的延迟缓冲器的时钟信号。
5.如权利要求4所述的相位误差测量电路，还包括一相位延伸单元耦合至所述的多相位时钟产生器，用以将所述的致能信号的位准转换加以延迟至所述的多相位时钟产生器达到一稳定状态为止。
6.如权利要求1所述的相位误差测量电路，还包括一相位频率检测器模块耦合至所述的存储单元与所述的多相位时钟产生器，用以产生一时钟信号作为所述的致能信号至所述的多相位时钟产生器，以及产生所述的相位误差信号至所述的存储单元。
7.如权利要求6所述的相位误差测量电路，其特征在于，所述的相位频率检测器模块包括：
一相位频率检测器，用以比较两输入信号而产生一上升信号或一下降信号；
一或门，耦合至所述的相位频率检测器，用以接收所述的上升或下降信号以产生所述的致能信号；以及
一异或门，耦合至所述的相位频率检测器，用以接收所述的上升及下降信号以产生所述的相位误差信号。
8.如权利要求1所述的相位误差测量电路，其特征在于，所述的多相位时钟产生器还包括：
多个相串连的反相器，用以产生所述的N个时钟信号；以及
一与非门，其通过接收所述的致能信号与第N个时钟信号，而输出至所述的第一个反相器。
9.如权利要求8所述的相位误差测量电路，其特征在于，所述的存储单元还包括：
多个相串联的延迟缓冲器，分别耦合至所述的这些反相器以接收所述的相位误差信号，每一反相器所产生的时钟信号作为一相对应的延迟缓冲器的时钟信号。
10.一种计算相位误差值的方法，所述的方法包括：
产生N个相位不同而频率相同的时钟信号；
根据一相位误差信号，于每一时钟信号的每一周期将所述的相位误差值的一余数部分更新；以及
根据对应于所述的相位误差信号的一致能信号，通过于一时钟信号的每一周期进行累加的方式，计算所述的相位误差值的一整数部分；
其中，N为自然数。
11.如权利要求10所述的计算相位误差值的方法，其特征在于，所述的相位误差值根据以下公式来计算：
ERRPD＝C1*N+C2，
其中ERRPD为所述的相位误差值，C2为所述的相位误差值的余数部分，以及C1为所述的相位误差值的整数部分。
12.如权利要求10所述的计算相位误差值的方法，其特征在于，产生N个时钟信号的步骤包括：
接收所述的致能信号以启动所述的N个时钟信号的产生操作。
13.如权利要求12所述的计算相位误差值的方法，其特征在于，所述的致能信号的转换被延迟到所述的N个时钟信号的产生操作稳定为止。
CN2007101281430A 2006-07-11 2007-07-06 相位误差测量电路与其方法 Expired - Fee Related CN101105510B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/456,628 US20080013664A1 (en) 2006-07-11 2006-07-11 Phase error measurement circuit and method thereof
US11/456,628 2006-07-11

Publications (2)

Publication Number Publication Date
CN101105510A CN101105510A (zh) 2008-01-16
CN101105510B true CN101105510B (zh) 2012-04-25

Family

ID=38949238

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101281430A Expired - Fee Related CN101105510B (zh) 2006-07-11 2007-07-06 相位误差测量电路与其方法

Country Status (3)

Country Link
US (1) US20080013664A1 (zh)
CN (1) CN101105510B (zh)
TW (1) TWI332321B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8736323B2 (en) * 2007-01-11 2014-05-27 International Business Machines Corporation Method and apparatus for on-chip phase error measurement to determine jitter in phase-locked loops
US8258775B2 (en) * 2009-04-15 2012-09-04 Via Technologies, Inc. Method and apparatus for determining phase error between clock signals
CN103376357B (zh) * 2012-04-27 2015-10-14 瑞昱半导体股份有限公司 时脉相位差的估计装置及方法
US9793900B1 (en) 2016-06-29 2017-10-17 Microsoft Technology Licensing, Llc Distributed multi-phase clock generator having coupled delay-locked loops
CN108199715B (zh) * 2018-01-04 2021-10-01 重庆邮电大学 数字域正弦波检测方法及检测装置
CN113448381B (zh) * 2021-05-28 2023-02-28 山东英信计算机技术有限公司 一种cpld工作时钟保持方法、***、存储介质及设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1253417A (zh) * 1998-11-06 2000-05-17 摩托罗拉公司 具有频率控制的相位检测器
CN1309468A (zh) * 2000-02-12 2001-08-22 威盛电子股份有限公司 使用锁相环路调校的延迟装置及其调校方法
CN1399404A (zh) * 2001-07-23 2003-02-26 三菱电机株式会社 相位差检测电路
US6628276B1 (en) * 2000-03-24 2003-09-30 Stmicroelectronics, Inc. System for high precision signal phase difference measurement
CN1494217A (zh) * 2002-10-30 2004-05-05 联发科技股份有限公司 低稳态误差的锁相回路及其校正电路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429693B1 (en) * 2000-06-30 2002-08-06 Texas Instruments Incorporated Digital fractional phase detector
US6483361B1 (en) * 2001-05-18 2002-11-19 National Semiconductor Corporation Lock detector for determining phase lock condition in PLL on a period-by-period basis according to desired phase error
US7205798B1 (en) * 2004-05-28 2007-04-17 Intersil Americas Inc. Phase error correction circuit for a high speed frequency synthesizer
US7332973B2 (en) * 2005-11-02 2008-02-19 Skyworks Solutions, Inc. Circuit and method for digital phase-frequency error detection
US7425874B2 (en) * 2006-06-30 2008-09-16 Texas Instruments Incorporated All-digital phase-locked loop for a digital pulse-width modulator

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1253417A (zh) * 1998-11-06 2000-05-17 摩托罗拉公司 具有频率控制的相位检测器
CN1309468A (zh) * 2000-02-12 2001-08-22 威盛电子股份有限公司 使用锁相环路调校的延迟装置及其调校方法
US6628276B1 (en) * 2000-03-24 2003-09-30 Stmicroelectronics, Inc. System for high precision signal phase difference measurement
CN1399404A (zh) * 2001-07-23 2003-02-26 三菱电机株式会社 相位差检测电路
CN1494217A (zh) * 2002-10-30 2004-05-05 联发科技股份有限公司 低稳态误差的锁相回路及其校正电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开平8-82643A 1996.03.26

Also Published As

Publication number Publication date
US20080013664A1 (en) 2008-01-17
TWI332321B (en) 2010-10-21
CN101105510A (zh) 2008-01-16
TW200805893A (en) 2008-01-16

Similar Documents

Publication Publication Date Title
US9608649B2 (en) Analog phase-locked loop with enhanced acquisition
USRE40939E1 (en) Multi-phase locked loop for data recovery
US9094184B2 (en) First and second phase detectors and phase offset adder PLL
US5892380A (en) Method for shaping a pulse width and circuit therefor
CN101098220B (zh) 一种基于数字锁相环的时钟同步方法及其***
KR0185474B1 (ko) 클록 재생 회로 및 이 클록 재생 회로를 이용한 소자들
CN101105510B (zh) 相位误差测量电路与其方法
US7583117B2 (en) Delay lock clock synthesizer and method thereof
CN106357266B (zh) 锁定检测电路、方法及锁相电路
CN109639271B (zh) 锁定指示电路及其构成的锁相环
CN101640534B (zh) 一种应用快速频率捕获方法的全数字锁相环
US20120306551A1 (en) Circuit and method for preventing false lock and delay locked loop using the same
US8040156B2 (en) Lock detection circuit and lock detecting method
US7323942B2 (en) Dual loop PLL, and multiplication clock generator using dual loop PLL
CN102832930A (zh) 数字锁相回路***及方法
CN101694998A (zh) 一种锁定***及方法
US8766689B2 (en) Phase-frequency detection method
US7859313B2 (en) Edge-missing detector structure
WO2009122843A1 (ja) 周波数シンセサイザおよび発振器の発振周波数制御方法
KR20020076121A (ko) Ｐｌｌ 회로의 모드 절환 방법 및 ｐｌｌ 회로의 모드제어 회로
EP0810736A1 (en) PLL frequency synthesizer
CN100417024C (zh) 低稳态误差的锁相回路及其校正电路
US11115031B2 (en) Phase-locked loop
CN116647234A (zh) 一种锁相环电路、芯片以及模组设备
US20060012414A1 (en) Circuit and method for generating a polyphase clock signal and system incorporating the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120425

Termination date: 20160706