CN101097963A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN101097963A
CN101097963A CNA2007101122631A CN200710112263A CN101097963A CN 101097963 A CN101097963 A CN 101097963A CN A2007101122631 A CNA2007101122631 A CN A2007101122631A CN 200710112263 A CN200710112263 A CN 200710112263A CN 101097963 A CN101097963 A CN 101097963A
Authority
CN
China
Prior art keywords
contact hole
semiconductor film
film
island semiconductor
drain region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101122631A
Other languages
English (en)
Other versions
CN101097963B (zh
Inventor
盐野入丰
王丸拓郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101097963A publication Critical patent/CN101097963A/zh
Application granted granted Critical
Publication of CN101097963B publication Critical patent/CN101097963B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/27—ROM only
    • H10B20/30—ROM only having the source region and the drain region on the same level, e.g. lateral transistors
    • H10B20/34—Source electrode or drain electrode programmed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/60—Peripheral circuit regions
    • H10B20/65—Peripheral circuit regions of memory structures of the ROM only type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明的目的在于对能够利用无线通信进行信息交换的半导体装置容易附加个体标识符，还在于制造高可靠性半导体装置。本发明的技术要点如下：一种半导体装置，包括：薄膜晶体管，该薄膜晶体管包括具有沟道形成区域、源区或漏区的岛状半导体膜、栅绝缘膜、以及栅电极；层间绝缘膜；形成在层间绝缘膜中并包括到达源区及漏区之一方的多个接触孔的第一接触孔；以及到达源区及漏区之另一方的第二接触孔，其中第二接触孔的径大于包括在第一接触孔中的多个接触孔的每一个的径，并且第一接触孔的底面积的合计与第二接触孔的底面积相同。

Description

半导体装置及其制造方法
技术领域
本发明涉及能够以非接触方法如无线通信等进行通信的半导体装置及其制造方法。本发明特别涉及形成在玻璃、塑料等的绝缘衬底上的半导体装置及其制造方法。
背景技术
随着计算机技术的发展和图像识别技术的进步，利用介质如条形码等的信息识别方法已经广泛普及，并且用于识别产品数据等。可以预想，今后将需要更多的信息识别。另一方面，利用条形码的信息识别等的不利之处在于，条形码读出器需要与条形码接触，并且能够存储在条形码中的信息量少。因此，希望非接触式信息识别以及增加介质的存储容量。
因为如上所述的要求，近年来开发了使用了IC的能够进行无线通信的半导体装置(也称为ID芯片、IC芯片、IC标签、ID标签、无线芯片、RFID)。在这种半导体装置中，使用非接触方式，即一般说无线方式，来读取存储在IC内的存储电路中的信息。若这种半导体装置被实用化，则能够确保商品流通的简化、低成本化、以及高度安全性。
下面，参照图2、图3、及图4A至4B说明利用上述使用了IC的能够进行无线通信的半导体装置的个体识别***的概要。图2是表示以非接触地识别书包的个体信息为目的的个体认证***的概要的图。
存储有特定的个体信息的半导体装置221被贴到书包224上，或者被埋在书包224中。信号从电连接于询问器(也称为读写器)223的天线单元222被发送到所述半导体装置221。当接收到该信号时，半导体装置221将该半导体装置所具有的个体信息发送到天线单元222。天线单元222将该发送的个体信息发送到询问器223，询问器223进行个体信息的判别。如此那样，询问器223可以识别书包224的个体信息。另外，通过使用该***能够实现物流管理、计数以及杜绝伪造品等。
例如，这种半导体装置具有图3所示的结构。该半导体装置200包括天线电路201、整流电路202、稳定电源电路203、放大器208、解调电路213、逻辑电路209、存储控制电路212、存储电路211、逻辑电路207、放大器206、以及调制电路205。
例如，天线电路201由天线线圈241、电容242构成(参照图4A)。另外，例如整流电路202由二极管243及244、以及电容245构成(参照图4B)。
下面，说明使用了这种IC的能够进行无线通信的半导体装置200的工作。天线电路201所接收的无线信号被二极管243及244进行半波整流，并被电容245平滑。该被平滑了的电压包含多个波纹，因此被稳定电源电路203稳定化。将被稳定化后的电压提供到解调电路213、调制电路205、放大器206、逻辑电路207、放大器208、逻辑电路209、存储电路211、以及存储控制电路212。
另一方面，天线电路201所接收的信号通过放大器208输入到逻辑电路209作为时钟信号。另外，从天线线圈241输入的信号被解调电路213解调，并输入到逻辑电路209作为数据。
输入到逻辑电路209的数据被译码。由于询问器223对数据进行编码并发送它，所以逻辑电路209对其进行译码。被译码了的数据送到存储控制电路212，并根据它读出存储在存储电路211中的信息。
存储电路211需要是即使关断电源也能够保持的非易失性存储电路，并使用ROM(Read Only Memory；只读存储器)等(参照专利文件1)。
作为被发送及接收的信号，可以举出125kHz、13.56MHz、915MHz、2.45GHz等，其标准被ISO等规定。另外，当进行发送及接收时的调制及解调方式的标准也被规定。
专利文件1日本专利第3578057号
为了制造上述使用了IC的能够进行无线通信的半导体装置，如上所述那样需要形成非易失性存储电路，例如掩模ROM。
掩模ROM(以下简单地称为“ROM”)除了制造半导体装置时以外不能进行数据写入，因此当制造半导体装置时，在形成掩模ROM的同时形成数据。
各半导体装置的固有数据如ID号码等存储在ROM中。各半导体装置分别具有互不相同的固有数据如ID号码等。一般说，由于使用光刻法制造ROM，所以需要每次分别制造光掩模，以使各半导体装置分别具有互不相同的固有数据如ID号码等。因此，为了形成互不相同的固有数据如ID号码等，需要高制造成本，并在制造工作上负担很大。
因此，当制造这种半导体装置时使用如下方法：通过使用激光直描(直接描画)装置(也称为激光曝光直描装置)或电子束直描装置(也称为电子曝光直描装置、电子束曝光装置)等来代替光刻，在ROM内形成数据。通过使用这些直描装置等制造半导体装置，可以容易使写入到各半导体装置的固有数据如ID号码等互不相同。
但是，关于通过使用激光直描装置或电子束直描装置等制造半导体装置的方法，其精度比光刻法低。另外，当使用激光直描装置或电子束直描装置等时，可能会有设计比例不匹配的情况。
发明内容
鉴于上述问题，本发明提供一种使用了IC的能够进行无线通信的半导体装置，该半导体装置中形成有具有不同的固有数据如ID号码等的ROM。并且，本发明提供一种制造所述半导体装置的制造方法。
为了解决上述问题，本发明的特征如下：通过使用了光刻法和直描装置(激光直描装置、电子束直描装置等)等的方法来写入各半导体装置之间互不相同的数据，以在能够利用无线通信进行信息交换的半导体装置中制造ROM。
在本发明中，上述各半导体装置之间互不相同的数据指的是对应于各半导体装置的固有数据如ID号码等。
在本发明的能够利用无线通信进行信息交换的半导体装置(也称为ID芯片、IC芯片、IC标签、ID标签、无线芯片、RFID)中形成有ROM和逻辑电路，它们分别具有薄膜晶体管(Thin Film Transistor(TFT))。本发明的特征在于构成ROM内的存储单元的TFT的源区或漏区的面积大于逻辑电路部的TFT的源区或漏区的面积。并且，本发明的特征还在于在构成本发明的ROM的存储单元的TFT中，源区和漏区分别形成有其径互不相同的接触孔。
为了使用具有这种结构的TFT形成ROM，可以组合使用了光掩模的曝光例如步进曝光、以及激光曝光。
其他特征还在于在构成本发明的ROM内的存储单元的TFT中，源区和漏区分别具有其个数不同的接触孔。
其他特征如下：在构成本发明的ROM内的存储单元的TFT中，源区的接触孔的底面积的合计与漏区的接触孔的底面积的合计相同。因为源区的接触孔的底面积的合计与漏区的接触孔的底面积的合计相同，可以使流过源区的电流的电流密度与流过漏区的电流的电流密度相同。注意，在本发明中的“相同”及“等于”不仅意味着完全相同和相等，而且还意味着大致(大概)相同和相等。这是因为在设计(布局)上的接触孔的径与实际上形成的接触孔的径多少有些不同的缘故。
其他特征如下：在构成本发明的ROM内的存储单元的TFT中，通过使用其精度不同的曝光装置，即步进装置和直描装置(激光直描装置或电子束曝光装置等)等，可以容易形成源区的接触孔和漏区的接触孔。
此外，通过组合包括坐标数据和形状数据的布局数据、以及通过使用外部的随机数生成程序而产生的随机数数据，来决定用来决定固有数据如ID号码等的接触孔的开口位置数据。所决定的开口位置数据被转换编辑器转换而贮存到激光直描装置中作为描画数据。基于该描画数据来通过激光曝光等形成接触孔(参照图11)。
但是，由于必需在激光直描装置的外部通过使用随机数生成程序产生随机数数据，并且必需组合布局数据和随机数数据，所以在制造使用了IC的能够进行无线通信的半导体装置的工序中花费很多时间及成本。
因此，在本发明中，通过组合为了决定半导体膜、电极或布线、绝缘膜等的形状及位置而形成的包括坐标数据和形状数据的布局数据、以及通过存储在激光直描装置中的随机数生成程序而形成的决定各半导体装置的固有数据如ID号码等的ID数据，能够迅速且容易制造使用了IC的能够进行无线通信的半导体装置。
本发明是一种半导体装置，包括：形成在衬底上的薄膜晶体管，该薄膜晶体管包括具有沟道形成区域、源区或漏区的岛状半导体膜、在该岛状半导体膜上的栅绝缘膜、以及中间夹着该栅绝缘膜地形成在所述岛状半导体膜上的栅电极；形成在所述薄膜晶体管上的层间绝缘膜；形成在该层间绝缘膜中并包括到达所述源区及漏区之一方的多个接触孔的第一接触孔；以及形成在所述层间绝缘膜中并到达所述源区及漏区之另一方的第二接触孔，其中所述第二接触孔的径大于包括在所述第一接触孔中的多个接触孔的每一个的径，并且所述第一接触孔的底面积的合计与所述第二接触孔的底面积相同。
另外，本发明是一种半导体装置的制造方法，包括如下步骤：在衬底上形成岛状半导体膜；在该岛状半导体膜上形成栅绝缘膜；在该栅绝缘膜上形成栅电极；通过将赋予一种导电类型的杂质添加到所述岛状半导体膜中来在岛状半导体膜中形成沟道形成区域、源区或漏区；覆盖所述岛状半导体膜、所述栅绝缘膜、以及所述栅电极地形成层间绝缘膜；在该层间绝缘膜中，形成具有到达所述源区及漏区之一方的多个接触孔的第一接触孔；以及在所述层间绝缘膜中，形成到达所述源区及漏区之另一方的第二接触孔，其中所述第二接触孔的径大于包括在所述第一接触孔中的多个接触孔的每一个的径，并且所述第一接触孔的底面积的合计与所述第二接触孔的底面积相同。
另外，在本发明中，上述薄膜晶体管是用于非易失性存储电路的。
在本发明中，通过使用步进装置等形成包括在所述第一接触孔中的多个接触孔，并通过使用激光直描装置或电子束直描装置等形成所述第二接触孔。
再者，本发明是一种半导体装置，包括：形成在衬底上的第一薄膜晶体管，该第一薄膜晶体管包括具有第一沟道形成区域、第一源区或漏区的第一岛状半导体膜、在该第一岛状半导体膜上的栅绝缘膜、以及中间夹着该栅绝缘膜地形成在所述第一岛状半导体膜上的第一栅电极；形成在所述衬底上的第二薄膜晶体管，该第二薄膜晶体管包括具有第二沟道形成区域、第二源区或漏区的第二岛状半导体膜、在该第二岛状半导体膜上的所述栅绝缘膜、以及中间夹着该栅绝缘膜地形成在所述第二岛状半导体膜上的第二栅电极；形成在所述第一及第二薄膜晶体管上的层间绝缘膜；形成在该层间绝缘膜中并包括到达所述第一源区及漏区之一方的多个接触孔的第一接触孔；形成在所述层间绝缘膜中并包括到达所述第二源区及漏区之一方的多个接触孔的第二接触孔；以及形成在所述层间绝缘膜中并到达所述第一源区及漏区之另一方、以及所述第二源区及漏区之另一方中的任一个的第三接触孔，其中所述第三接触孔的径大于包括在所述第一接触孔中的多个接触孔、以及包括在所述第二接触孔中的多个接触孔的每一个的径，并且所述第一接触孔的底面积的合计、所述第二接触孔的底面积的合计、以及所述第三接触孔的底面积相同。
另外，本发明是一种半导体装置的制造方法，包括如下步骤：在衬底上形成第一岛状半导体膜及第二岛状半导体膜；在该第一及第二岛状半导体膜上形成栅绝缘膜；在所述第一岛状半导体膜及所述栅绝缘膜上形成第一栅电极；在所述第二岛状半导体膜及所述栅绝缘膜上形成第二栅电极；通过将赋予一种导电类型的杂质添加到所述岛状半导体膜中来在所述第一岛状半导体膜中形成第一沟道形成区域、第一源区或漏区，并在所述第二岛状半导体膜中形成第二沟道形成区域、第二源区或漏区；覆盖所述第一及第二岛状半导体膜、所述栅绝缘膜、以及所述第一及第二栅电极地形成层间绝缘膜；在该层间绝缘膜中，形成具有到达所述第一源区及漏区之一方的多个接触孔的第一接触孔；在所述层间绝缘膜中，形成具有到达所述第二源区及漏区之一方的多个接触孔的第二接触孔；以及在所述层间绝缘膜中，形成到达所述第一源区及漏区之另一方、以及所述第二源区及漏区之另一方中的任一个的第三接触孔，其中所述第三接触孔的径大于包括在所述第一接触孔中的多个接触孔、以及包括在所述第二接触孔中的多个接触孔的每一个的径，并且所述第一接触孔的底面积的合计、所述第二接触孔的底面积的合计、以及所述第三接触孔的底面积相同。
另外，在本发明中，上述第一及第二薄膜晶体管是用于非易失性存储电路的。
在本发明中，通过使用步进装置等形成包括在所述第一接触孔中的多个接触孔、以及包括在所述第二接触孔中的多个接触孔，并通过使用激光直描装置或电子束直描装置等形成所述第三接触孔。
再者，本发明是一种半导体装置，包括：形成在衬底上的第一薄膜晶体管，该第一薄膜晶体管包括具有第一沟道形成区域、第一源区或漏区的第一岛状半导体膜、在该第一岛状半导体膜上的第一栅绝缘膜、以及中间夹着该第一栅绝缘膜地形成在所述第一岛状半导体膜上的第一栅电极；形成在所述衬底上的第二薄膜晶体管，该第二薄膜晶体管包括具有第二沟道形成区域、第二源区或漏区的第二岛状半导体膜、在该第二岛状半导体膜上的第二栅绝缘膜、以及中间夹着该第二栅绝缘膜地形成在所述第二岛状半导体膜上的第二栅电极；形成在所述第一及第二薄膜晶体管上的层间绝缘膜；形成在该层间绝缘膜中并到达所述第一源区及漏区之一方的第一接触孔；形成在所述层间绝缘膜中并到达所述第一源区及漏区之另一方的第二接触孔；形成在所述层间绝缘膜中并包括到达所述第二源区及漏区之一方的多个接触孔的第三接触孔；以及形成在所述层间绝缘膜中并到达所述第二源区及漏区之另一方的第四接触孔，其中所述第一接触孔的底面积与所述第二接触孔的底面积相同，并且所述第四接触孔的径大于包括在所述第三接触孔中的多个接触孔的每一个的径，并且所述第三接触孔的底面积的合计、以及所述第四接触孔的底面积分别大于所述第一接触孔的底面积、以及所述第二接触孔的底面积。
另外，本发明是一种半导体装置的制造方法，包括如下步骤：在衬底上形成第一岛状半导体膜及第二岛状半导体膜；在该第一及第二岛状半导体膜上形成栅绝缘膜；在所述第一岛状半导体膜及所述栅绝缘膜上形成第一栅电极；在所述第二岛状半导体膜及所述栅绝缘膜上形成第二栅电极；通过将赋予一种导电类型的第一杂质添加到所述第一岛状半导体膜中来在所述第一岛状半导体膜中形成第一沟道形成区域、第一源区或漏区；通过将赋予一种导电类型的第二杂质添加到所述第二岛状半导体膜中来在所述第二岛状半导体膜中形成第二沟道形成区域、第二源区或漏区；覆盖所述第一及第二岛状半导体膜、所述栅绝缘膜、以及所述第一及第二栅电极地形成层间绝缘膜；在该层间绝缘膜中，形成到达所述第一源区及漏区之一方的第一接触孔；在所述层间绝缘膜中，形成到达所述第一源区及漏区之另一方的第二接触孔；在所述层间绝缘膜中，形成具有到达所述第二源区及漏区之一方的多个接触孔的第三接触孔；以及在所述层间绝缘膜中，形成到达所述第二源区及漏区之另一方的第四接触孔，其中所述第一接触孔的底面积与所述第二接触孔的底面积相同，并且所述第四接触孔的径大于包括在所述第三接触孔中的多个接触孔的每一个的径，并且所述第三接触孔的底面积的合计、以及所述第四接触孔的底面积分别大于所述第一接触孔的底面积、以及所述第二接触孔的底面积。
另外，在本发明中，上述第二薄膜晶体管是用于非易失性存储电路的，而上述第一薄膜晶体管是用于控制所述非易失性存储电路的逻辑电路的。
在本发明中，通过使用步进装置等分别形成所述第一接触孔、所述第二接触孔、以及包括在所述第三接触孔中的多个接触孔，并通过使用激光直描装置或电子束直描装置等形成所述第四接触孔。
在本说明书中，关于接触孔，除了步进装置、激光直描装置及电子束直描装置以外，当然还使用在形成接触孔时所需要的装置如蚀刻装置、抗蚀剂形成装置、剥离装置、成膜装置等。
在本说明书中，半导体装置指的是通过利用半导体特性来起到作用的所有装置，因而电光学装置、半导体电路、以及电子设备都是半导体装置。
根据本发明，可以容易将固有数据如互不相同的ID号码等提供到使用了IC的能够进行无线通信的各半导体装置。
另外，在构成ROM内的存储单元的TFT中，可以使源区的接触部中的电流密度等于漏区的接触部中的电流密度。
因此，可以防止只有源区及漏区之一方发热，因而可以防止给TFT带来负面影响。
如上所述，根据本发明，确实可以制造提高了可靠性的构成ROM内的存储单元的TFT。
附图说明
图1是本发明的存储单元阵列的俯视图；
图2是表示个体认证***的概要的图；
图3是表示以往的半导体装置的结构的框图；
图4A和4B是表示以往的半导体装置的结构的框图；
图5是本发明的非易失性存储电路的电路图；
图6是表示本发明的半导体装置的结构的框图；
图7是本发明的半导体装置的截面图；
图8A和8B是本发明的半导体装置的俯视图；
图9是本发明的半导体装置的截面图；
图10是表示本发明中的使用激光直描装置进行激光曝光的工序的图；
图11是表示以往的激光曝光的工序的图；
图12A至12D是表示本发明的半导体装置的制造工序的截面图；
图13A至13C是表示本发明的半导体装置的制造工序的截面图；
图14A至14C是表示本发明的半导体装置的制造工序的截面图；
图15是本发明的半导体装置的截面图；
图16是本发明的半导体装置的俯视图；
图17是本发明的半导体装置的截面图；
图18A和18B是表示本发明的半导体装置的制造工序的截面图；
图19A和19B是表示本发明的半导体装置的制造工序的截面图；
图20是本发明的半导体装置的截面图；
图21是表示本发明的半导体装置的结构的框图；
图22A至22E是本发明的半导体装置的俯视图；
图23是本发明的半导体装置的截面图；
图24A和24B是本发明的半导体装置的俯视图。
具体实施方式
下面，参照附图说明本发明的实施方式。但是，本发明可以通过多种不同的方式来实施，本领域人员可以很容易地理解一个事实就是其方式和详细内容可以被变换为各种各样的形式，而不脱离本发明的宗旨及其范围。因此，本发明不应该被解释为仅限定在实施方式所记载的内容中。注意，在以下示出的附图中，使用同一标号表示同一部分或具有同样的功能的部分，省略其重复说明。
实施方式1
下面，参照图1、图5、图7、图8A和8B、图9、图10、图12A至12D、图13A至13C、图14A至14C、以及图15说明本实施方式。虽然示出了具有顶栅结构的薄膜晶体管，但是也可以是具有底栅结构的薄膜晶体管。
图1是掩模ROM内的存储单元阵列的俯视图，而图7是沿图1中的A-A′线截断的截面图。
图1及图7所示的掩模ROM根据如下情况表示存储状态：是否形成到达TFT的源区或漏区的接触孔，其中所述TFT构成形成在掩模ROM内的存储单元。
为了简单地进行说明，在图1及图7中表示4位的存储单元阵列，但是本发明的非易失性存储电路当然不局限于4位。
在图1及图7中，TFT118至121是n沟道型TFT，如图1所示，TFT118具有作为有源层的岛状半导体膜131和栅电极103。TFT119具有作为有源层的岛状半导体膜132和栅电极104。TFT120具有作为有源层的岛状半导体膜133和栅电极105。并且，TFT121具有作为有源层的岛状半导体膜134和栅电极106。栅电极103及104电连接到字线107，而栅电极105及106电连接到字线108。
在岛状半导体膜131至134的每一个中，在源区及漏区之一方的上方，通过使用光刻法例如使用了步进装置等的曝光方法等，形成多个其径小的接触孔142。另外，在源区及漏区之另一方的上方，根据需要通过使用了激光直描装置或电子束直描装置等的曝光方法等，只形成一个其径大的接触孔141。在本说明书中，接触孔的“径”指的是接触孔的“直径”。
另外，接触孔形成为如下形式：到达源区及漏区之一方的多个其径小的接触孔的底面积的合计与到达源区及漏区之另一方的一个其径大的接触孔的底面积相同。因此，可以使流过源区及漏区之一方的电流的电流密度与流过源区及漏区之另一方的电流的电流密度相同。
当然，在实际上将多个其径小的接触孔的底面积的合计设定为与一个其径大的接触孔的底面积相同是优选的。但是，在制造工序中，可能受到由激光直描装置或电子束直描装置等导致的负面影响，例如，当通过使用激光直描装置以激光曝光形成其径大的接触孔时，射束点的位置因激光束振动而偏离，由经导致的负面影响。另外，例如，当使用步进装置等形成其径小的接触孔时，可能受到由在曝光之后的显影状态、或在显影之后的蚀刻状态导致的负面影响。
因此，在本说明书中，“多个接触孔的底面积的合计与一个接触孔的底面积相同(相等)”、“两个接触孔的底面积相同”、或“多个接触孔的底面积的合计与其他多个接触孔的底面积的合计相同(相等)”这些句子意味着至少在设计(布局)阶段上，将需要相同的面积设计为相同。再者，若完成的半导体装置具有需要的功能，例如电流密度相同，则面积也看作相同(相等)。
TFT118的源区及漏区之一方、以及TFT120的源区及漏区之一方通过接触孔142电连接到位线109。并且，TFT119的源区及漏区之一方、以及TFT121的源区及漏区之一方通过接触孔142电连接到位线110。
根据需要，TFT118至121的每一个的源区及漏区之另一方通过接触孔141连接到电源线113。掩模ROM的存储状态取决于是否形成接触孔141。
如图7所示，TFT118形成在第一基底膜152及第二基底膜153上，该第一基底膜152及第二基底膜153形成在衬底151上。TFT118具有岛状半导体膜131、栅绝缘膜154、由下层栅电极103a及上层栅电极103b构成的栅电极103、以及侧壁171a及171b。在岛状半导体膜131中，包括作为源区及漏区之一方的区域163、作为源区及漏区之另一方的区域164、低浓度杂质区域162a及162b、沟道形成区域161。
TFT119形成在第一基底膜152及第二基底膜153上，该第一基底膜152及第二基底膜153形成在衬底151上。TFT119具有岛状半导体膜132、栅绝缘膜154、由下层栅电极104a及上层栅电极104b构成的栅电极104、以及侧壁191a及191b。在岛状半导体膜132中，包括作为源区及漏区之一方的区域184、作为源区及漏区之另一方的区域183、低浓度杂质区域182a及182b、沟道形成区域181。
在TFT118及TFT119上形成有第一层间绝缘膜155、以及第二层间绝缘膜156。接触孔141及142形成在栅绝缘膜154、第一层间绝缘膜155、以及第二层间绝缘膜156中。
此外，TFT120及121具有与TFT118或TFT119中的任一个相同的截面结构。根据需要，形成接触孔141。
通过使用步进装置等形成接触孔142，该接触孔142的径小于接触孔141。通过使用激光直描装置或电子束直描装置等形成接触孔141，因此接触孔141的径大于接触孔142，并只形成一个接触孔141。另外，根据接触孔141的大小，岛状半导体膜131至134形成为其面积大于包括在如下所述的逻辑电路的TFT中的岛状半导体膜。并且，形成多个接触孔142，以使其底面积的合计与接触孔141相同。
在第二层间绝缘膜156上形成有位线109及110、电源线113。
在本实施方式中，接触孔142的径设计为例如1μm，而接触孔141的径设计为例如3μm。
图8A是控制掩模ROM的逻辑电路的TFT的俯视图，图8B是其电路图，并且图9是沿图8A中的B-B′线截断的截面图。逻辑电路的基本结构是n沟道型TFT和p沟道型TFT互补连接的CMOS电路。通过使用这种CMOS电路，形成如下所述的列译码器及行译码器。图8A和8B、以及图9表示使用了CMOS电路的反相器。
逻辑电路的n沟道型TFT411在作为有源层的岛状半导体膜412上其中间夹着栅绝缘膜454形成有栅布线401。岛状半导体膜412具有源区或漏区，在源区或漏区上形成有接触孔415。TFT411的源区及漏区之一方通过接触孔415连接到电源线404，而源区及漏区之另一方通过接触孔415连接到布线407。
逻辑电路的p沟道型TFT421在作为有源层的岛状半导体膜422上其中间夹着栅绝缘膜454地形成有栅布线401。岛状半导体膜422具有源区或漏区，在源区或漏区上形成有接触孔425。TFT421的源区及漏区之一方通过接触孔425连接到电源线405，而源区及漏区之另一方通过接触孔425连接到布线407。
布线407电连接n沟道型TFT411的源区及漏区之另一方和p沟道型TFT421的源区及漏区之另一方。另外，布线407通过布线402连接到布线403，并且布线403为反相器的输出端子。
另外，栅布线401连接到布线406，并且布线406为反相器的输入端子。
在本实施方式中，p沟道型TFT421虽然不形成有低浓度杂质区域，但是也可以根据需要形成低浓度杂质区域。
在图8A和8B及图9中，以相同材料及相同工序形成栅布线401及布线402。另外，以相同材料及相同工序形成布线403、404、405及406。当然，也可以根据需要以不同工序或不同材料形成它们。
如图9所示，n沟道型TFT411形成在基底膜453上，该基底膜453形成在衬底451上。TFT411具有岛状半导体膜412、栅绝缘膜454、由下层栅电极443a及上层栅电极443b构成的栅电极443、以及侧壁471a及471b。
在岛状半导体膜412中，形成有沟道形成区域461、低浓度杂质区域462a及462b、作为源区及漏区之一方的区域463、作为源区及漏区之另一方的区域464。
p沟道型TFT421形成在基底膜453上，该基底膜453形成在衬底451上。TFT421具有岛状半导体膜422、栅绝缘膜454、由下层栅电极444a及上层栅电极444b构成的栅电极444、以及侧壁491a及491b。
在岛状半导体膜422中，形成有沟道形成区域481、作为源区及漏区之一方的区域484、作为源区及漏区之另一方的区域483。
在TFT411及TFT421上形成有第一层间绝缘膜455、以及第二层间绝缘膜456。接触孔415及425形成在栅绝缘膜454、第一层间绝缘膜455、以及第二层间绝缘膜456中。接触孔415及425都是通过使用步进装置等而形成的，它们的底面积的合计相同。在图8A及图9中，接触孔415及425虽然分别由多个接触孔构成，但是也可以根据需要只形成一个接触孔而不是多个。
在第二层间绝缘膜456上形成有电源线404、电源线405、布线406、以及布线407，其中电源线404通过接触孔415电连接到区域463，而电源线405通过接触孔425电连接到区域484。并且，布线407通过接触孔415电连接到区域464并通过接触孔425电连接到区域483。
通过使用步进装置等形成接触孔415及425。与激光直描装置或电子束直描装置相比，可以通过使用步进装置形成其径更小的接触孔。接触孔415的底面积的合计、以及接触孔425的底面积的合计分别小于接触孔142的底面积的合计、以及接触孔141的底面积。因此，包括在岛状半导体膜412及422中的源区或漏区的面积可以小于包括在掩模ROM的TFT中的岛状半导体膜131及132中的源区或漏区。
下面，参照图5说明通过如上所述的工序而形成的本发明的掩模ROM的工作。注意，只要是能够读出被存储或写入到存储单元中的固有数据如ID号码等的电路，本发明就不局限于如下所述的电路结构及工作。另外，为了简单地进行说明，虽然参照图5以4位的掩模ROM为例子说明2位的存储单元的工作，但是掩模ROM的位数及工作不局限于此，在更多位数的情况下也有效。并且，读出所有位的存储单元的数据。
如图5所示，本发明的掩模ROM由列译码器15、行译码器16、包括n沟道型TFT18至21的存储单元阵列11、位线(数据线)24及25、字线W1及W2、高电压电源(VDD)22、低电压电源(VSS或GND)23、列开关SW1至SW4、由列译码器15控制的地址线S1及S2、输出线14、以及控制线17构成。
首先，说明如下工作：当读出被存储或写入到1位的存储单元中的固有数据如ID号码等时，通过使用读出时间的四分之一来对低电压电源(VSS或GND)的电位进行预充电。
向控制线17发送如下信号：只在读出时间的四分之一中，SW3及SW4处于选择状态，并将位线(数据线)24及25电连接到低电压电源(VSS或GND)23。因此，位线(数据线)24及25的电位成为低电压电源(VSS或GND)。
此时，字线W1及W2不使n沟道型TFT18至21处于选择状态。这里，选择状态指的是n沟道型TFT18至21的源极端子和漏极端子电连接的状态。
另外，由列译码器15控制的地址线S1及S2也不使列开关SW1及SW2处于选择状态。这里，选择状态指的是位线(数据线)24及25和输出线14电连接的状态。
关于进行预充电的电压，根据电路结构、方式、以及逻辑的不同等具有如下各种情况：像本发明那样，以低电压电源的电位(VSS或GND)进行预充电的情况；以高电压电源的电位(VDD)进行预充电的情况；以及以其他产生电压的电位进行预充电的情况。因此，对进行预充电的电压没有限制。只要根据情况适当地选择最合适的电压，即可。
其次，说明通过使用读出时间的剩下的四分之三从本发明的掩模ROM中读出固有数据如ID号码等的工作。这里，作为所读出的固有数据如ID号码等，以输出与高电压电源(VDD)相同的电压的情况为High，并以输出与低电压电源(VSS或GND)相同的电压的情况为Low。注意，所读出的固有数据如ID号码等为High或Low根据电路结构、方式、以及逻辑的不同等而不同，因此不局限于这里所述的内容。
当由行译码器16选择字线W1并由列译码器15选择地址线S1时，n沟道型TFT18被选择。因此，n沟道型TFT18的源极端子和漏极端子电连接。换言之，相当于n沟道型TFT18的源极端子和漏极端子的位线(数据线)24和高电压电源(VDD)22电连接。位线被充电到比高电压电源(VDD)22低n沟道型TFT18的阈值大小的电压。再者，因为由列译码器15选择地址线S1，所以位线(数据线)24和输出线14电连接。这里，由于位线被充电到比高电压电源(VDD)22低n沟道型TFT18的阈值大小的电压，所以输出线14也为同一电位。换言之，比高电压电源(VDD)22低n沟道型TFT18的阈值大小的电压输出到输出线14。
虽然未图示，但是通过使比高电压电源(VDD)22低n沟道型TFT18的阈值大小的电压经过放大器，输出与高电压电源(VDD)相同的电位。这里，放大器指的是能够放大电压或电流的电路，其可以具有连接了两级反相器的结构，或者，也可以具有使用了比较器等的结构。
像这样，作为被存储或写入到n沟道型TFT18中的固有数据如ID号码等的High输出到输出线14。
与此同样，当由行译码器16选择字线W1并由列译码器15选择地址线S2时，n沟道型TFT19被选择。n沟道型TFT19中的一方端子虽然不连接到任何部分，但是作为另一方端子的位线(数据线)25因如上所述的进行预充电的工作而成为低电压电源(VSS或GND)23的电位。换言之，n沟道型TFT19中的一方端子和另一方端子具有与低电压电源(VSS或GND)23大致相同的电位。再者，因为由列译码器15选择地址线S2，所以位线(数据线)25和输出线14电连接。换言之，与低电压电源(VSS或GND)23大致相同的电位输出到输出线14。
像这样，作为被存储或写入到n沟道型TFT19中的固有数据如ID号码等的Low输出到输出线14。
如上所述，能够读出被存储或写入到本发明的掩模ROM中的固有数据如ID号码等。
下面，参照图10、图12A至12D、图13A至13C、图14A至14C、以及图15说明在同一衬底上制造存储单元阵列的TFT及逻辑电路的TFT的工序。
如图12A所示，在衬底601上形成基底膜602。作为衬底601，可以使用钡硼硅酸盐玻璃、铝硼硅酸盐玻璃等的玻璃衬底、石英衬底、不锈钢衬底、或在绝缘表面上形成有单晶半导体层的所谓的SOI(Silicon on Insulator；绝缘体基硅)衬底等。除了上述以外，还可以使用由以PET(poly(ethylene terephthalate)；聚对苯二甲酸乙二醇酯)、PES(poly(ether sulfone)；聚醚砜)、PEN(poly(ethyleneNaphthalate)；聚萘二甲酸乙二醇酯)为代表的塑料、丙烯等的具有柔性的合成树脂构成的衬底。下面，说明使用玻璃衬底作为衬底601的情况。
基底膜602是为了防止包含在衬底601中的Na等碱金属或碱土金属扩散到半导体膜中而负面地影响到半导体元件的特性而形成的。因此，通过使用能够抑制碱金属或碱土金属扩散到半导体膜中的氮化硅、包含氮的氧化硅等的绝缘膜，形成基底膜602。在本实施方式中，通过使用等离子体CVD法层叠10至100nm(优选为20至70nm，更优选为50nm)厚的氧化硅膜、以及10nm至400nm(优选为50nm至300nm，更优选为100nm)厚的包含氮的氧化硅膜而成膜。
此外，基底膜602既可为氮化硅、包含氮的氧化硅、包含氧的氮化硅等的绝缘膜的单层，又可为氧化硅、氮化硅、包含氮的氧化硅、包含氧的氮化硅等的绝缘膜的多层的叠层。另外，在使用多少含有碱金属或碱土金属的衬底如玻璃衬底、不锈钢衬底或塑料衬底的情况下，从防止杂质扩散的观点来看，提供基底膜是很有效的。但是，在使用石英衬底等，即杂质扩散并不成为重要问题的情况下，并不一定需要提供基底膜。
接着，在基底膜602上形成半导体膜604。半导体膜604的膜厚为25nm至100nm(优选为30nm至80nm)。注意，半导体膜604既可为非晶半导体，又可为多晶半导体。另外，作为半导体除了硅(Si)以外还可使用硅锗(SiGe)。在使用硅锗的情况下，锗浓度优选大约为0.01至4.5atomic％。在本实施方式中，以66nm的厚度形成非晶硅膜作为半导体膜604。
接下来，如图12B所示，从激光照射装置对半导体膜604照射线状束603，来进行晶化。
在进行激光晶化的情况下，也可在激光晶化之前，以500℃对半导体膜604进行一个小时的加热处理，以提高半导体膜604对激光的耐性。
激光晶化可以使用连续振荡的激光器、或作为虚CW激光器的振荡频率为10MHz以上，优选为80MHz以上的脉冲振荡激光器。
具体地说，作为连续振荡的激光器可以举出Ar激光器、Kr激光器、CO2激光器、YAG激光器、YVO4激光器、镁橄榄石(Mg2SiO4)激光器、YLF激光器、YAlO3激光器、GdVO4激光器、Y2O3激光器、变石激光器、Ti：蓝宝石激光器、氦镉激光器、以将Nd、Yb、Cr、Ti、Ho、Er、Tm和Ta中的一种或多种作为掺杂剂添加的多晶(陶瓷)的YAG、Y2O3、YVO4、YAlO3、GdVO4作为介质的激光器等。
另外，作为虚CW激光器只要能够进行振荡频率为10MHz以上，优选为80MHz以上的脉冲振荡，就也可使用Ar激光器、Kr激光器、受激准分子激光器、CO2激光器、YAG激光器、Y2O3激光器、YVO4激光器、镁橄榄石(Mg2SiO4)激光器、YLF激光器、YAlO3激光器、GdVO4激光器、变石激光器、Ti：蓝宝石激光器、铜蒸汽激光器或金蒸汽激光器、以将Nd、Yb、Cr、Ti、Ho、Er、Tm和Ta中的一种或多种作为掺杂剂添加的多晶(陶瓷)的YAG、Y2O3、YVO4、YAlO3、GdVO4作为介质的激光器等的脉冲振荡激光器。
这种脉冲振荡激光器随着振荡频率的增加显示出与连续振荡激光器同样的效果。
例如，在使用可连续振荡的固体激光器的情况下，通过照射第二次谐波至第四次谐波的激光，可以得到大粒径的结晶。典型的是，优选使用YAG激光器(基波1064nm)的第二次谐波(532nm)或第三次谐波(355nm)。例如，将从连续振荡的YAG激光器射出的激光由非线性光学元件转换为谐波，然后照射到半导体膜604。能量密度优选为0.01至100MW/cm2左右(优选为0.1至10MW/cm2)。并且，以扫描速度为10至2000cm/sec左右进行照射。
注意，以将Nd、Yb、Cr、Ti、Ho、Er、Tm和Ta中的一种或多种作为掺杂剂添加的单晶的YAG、YVO4、镁橄榄石(Mg2SiO4)、YAlO3、GdVO4、或者多晶(陶瓷)的YAG、Y2O3、YVO4、YAlO3、GdVO4作为介质的激光器；Ar激光器；Kr激光器；以及Ti：蓝宝石激光器都可以进行连续振荡，也可以通过进行Q开关运作或锁模等来进行脉冲振荡。当以10MHz以上的振荡频率使激光束振荡时，在半导体膜被激光熔融直到固化的期间中，下一个脉冲被照射到半导体膜。因此，与使用低振荡频率的脉冲激光器的情况不同，可以在半导体膜中连续移动固体和液体的界面，因此，可以获得向扫描方向连续生长的晶粒。
当使用陶瓷(多晶)作为介质时，可以在短时间内以低成本将介质形成为自由的形状。在使用单晶的情况下，一般使用直径为几mm、长度为几十mm的圆柱形介质，而在使用陶瓷的情况下，可以制作进一步大的介质。
由于不管在单晶中还是在多晶中都不能大幅度地改变直接有助于发光的介质中的掺杂剂如Nd和Yb等的浓度，因此，对通过增加掺杂剂的浓度来提高激光器的输出就有一定程度的限制。但是，当使用陶瓷时，比起单晶来，可以明显增加介质的尺寸，因此，能够大幅度地提高输出。
再者，当使用陶瓷时，可以容易形成平行六面体形状或长方体形状的介质。通过使用这种形状的介质，使振荡光在介质内部以锯齿形地传播，而可以使振荡光路变长。因此，增幅变大，而可以以高输出进行振荡。此外，由于从上述形状的介质发射的激光束在发射时的截面形状为四角形状，所以比起圆状光束来，有利于整形为线状光束。通过使用光学***对如上所述那样发射的激光束进行整形，可以容易获得短边长度为1mm以下、长边长度为几mm至几m的线状光束。另外，通过对介质均匀照射激发光，使得线状光束的能量分布在长边方向上均匀。
通过将上述线状光束照射到半导体膜，可以对半导体膜的整个面更均匀地进行退火。当必须对直到线状光束的两端均匀地进行退火时，必须要在其两端配置缝隙(slit)来对能量的衰减部进行遮光等的处理。
通过如上所述地对半导体膜604照射激光，结晶性更高的结晶半导体膜605被形成。
接下来，如图12C所示那样，使用结晶半导体膜605形成岛状半导体膜611至614。该岛状半导体膜611至614为之后工序中要形成的TFT的有源层。
在本实施方式中，说明了使用玻璃衬底作为衬底601的情况。但是，在使用SOI衬底作为衬底601的情况下，可以将单晶半导体层成形为岛状来使它成为TFT的有源层。
接着，对岛状半导体膜611至614引入用来控制阈值的杂质。在本实施方式中，通过掺杂乙硼烷(B2H6)来对岛状半导体膜611至614中引入硼(B)。
接下来，在岛状半导体膜611至614上形成栅绝缘膜615。作为栅绝缘膜615，可以使用例如厚度为10至110nm的氧化硅、氮化硅、或包含氮的氧化硅等。此外，作为成膜方法，可以使用等离子体CVD法或溅射法等。在本实施方式中，使用通过等离子体CVD法以20nm的厚度形成的包含氮的氧化硅膜来形成栅绝缘膜615。
其次，在栅绝缘膜615上形成导电膜之后，使用导电膜形成栅电极621至624。
栅电极621至624使用单层或层叠两层以上的结构的导电膜来形成。在将导电膜层叠两层以上的情况下，可层叠选自钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)中的元素、或以所述元素为主要成分的合金材料或化合物材料来形成栅电极621至624。另外，也可使用掺杂有磷(P)等杂质元素的多晶硅膜为代表的半导体膜形成栅电极。在本实施方式中，使用如下叠层膜形成栅电极621至624：以10至50nm，例如30nm的厚度形成氮化钽(TaN)膜作为下层栅电极621a至624a；以200至400nm，例如370nm的厚度形成钨(W)膜作为上层栅电极621b至624b。
栅电极621至624可以作为栅布线的一部分形成，或者，也可以另外形成栅布线，在该栅布线上连接栅电极621至624。
接着，将赋予一种导电类型的杂质添加到岛状半导体膜611至613中。注意，在这个添加工序中，岛状半导体膜614及栅电极624，即成为p沟道型TFT694的区域，被抗蚀剂618覆盖，因此赋予一种导电类型的杂质不被添加到岛状半导体膜614中。
作为赋予一种导电类型的杂质，可以将磷(P)或砷(As)用作赋予n型的杂质，而可以将硼(B)用作赋予P型的杂质即可。
在本实施方式中，首先作为第一添加工序，将赋予n型的杂质添加到岛状半导体膜611至613中(参照图12D)。具体地说，使用磷化氢(PH3)对岛状半导体膜611至613中以施加电压40至120keV、剂量1×1013至1×1015cm-2引入磷(P)。在本实施方式中，使用磷化氢对岛状半导体膜611至613中以施加电压60keV、剂量2.6×10-13cm-2引入磷。在像这样引入杂质时，成为沟道形成区域631、641及651的区域被决定。
然后，如图13A所示，覆盖栅电极621至624的侧面地形成绝缘膜，即所谓的侧壁626至629。换言之，在栅电极621的侧面形成侧壁626(626a及626b)，在栅电极622的侧面形成侧壁627(627a及627b)，在栅电极623的侧面形成侧壁628(628a及628b)，并在栅电极624的侧面形成侧壁629(629a及629b)。
侧壁626至629可以通过使用等离子体CVD法、减压CVD(LPCVD)法由具有硅的绝缘膜形成。在本实施方式中，通过等离子体CVD法形成50至200nm厚，优选为100nm厚的氧化硅膜，接着蚀刻氧化硅膜来形成锥形侧壁626至629。另外，侧壁626至629也可使用包含氮的氧化硅膜来形成。
此外，侧壁626至629的端部也可不具有锥形，又可为矩形。
接下来，如图13B所示，覆盖岛状半导体膜614、栅电极624、以及侧壁629，即之后成为p沟道型TFT694的区域地形成抗蚀剂616。
接着，作为第二添加工序，对岛状半导体膜611至613中，使用磷化氢(PH3)以施加电压10至50keV，例如20keV、剂量5.0×1014至2.5×1016cm-2，例如3.0×1015cm-2引入磷(P)。
在所述第二添加工序中，以栅电极621及侧壁626为掩模对岛状半导体膜611引入磷，因此在岛状半导体膜611中形成源区及漏区之一方的区域633、源区及漏区之另一方的区域634、以及低浓度杂质区域632a及632b。与此同样，以栅电极622及侧壁627为掩模对岛状半导体膜612引入磷，因此在岛状半导体膜612中形成源区及漏区之一方的区域643、源区及漏区之另一方的区域644、以及低浓度杂质区域642a及642b。再者，以栅电极623及侧壁628为掩模对岛状半导体膜613引入磷，因此在岛状半导体膜613中形成源区及漏区之一方的区域653、源区及漏区之另一方的区域654、以及低浓度杂质区域652a及652b。
在本实施方式中，n沟道型TFT691的作为源区及漏区的区域633及634、n沟道型TFT692的作为源区及漏区的区域643及644、以及n沟道型TFT693的作为源区及漏区的区域653及654分别以1×1019至5×1021cm-3的浓度含有磷(P)。
另外，n沟道型TFT691的低浓度杂质区域632a及632b、n沟道型TFT692的低浓度杂质区域642a及642b、以及n沟道型TFT693的低浓度杂质区域652a及652b分别以1×1018至5×1019cm-3的浓度含有磷(P)。
接下来，去除抗蚀剂616，然后覆盖岛状半导体膜611至613、栅电极621至623、以及侧壁626至628，即之后成为n沟道型TFT691至693的区域而形成抗蚀剂617。
为了制造p沟道型TFT694，将赋予与上述赋予一种导电类型的杂质相反的导电类型的杂质，即赋予p型的杂质添加到岛状半导体膜614中。具体地说，使用乙硼烷(B2H6)对岛状半导体膜614中以施加电压60至100keV，例如80keV、剂量1×1013至5×1015cm-2，例如3×1015cm-2的条件引入硼(B)。由此，形成p沟道型TFT的作为源区及漏区的区域663及664，并在引入该杂质时形成沟道形成区域661(参照图13C)。
注意，对p沟道型TFT694而言，在引入硼时，由于施加电压高，所以即使经过侧壁629及栅绝缘膜615，也可将用于形成区域663及664的充分的硼添加到岛状半导体膜614中。
p沟道型TFT694的作为源区及漏区的区域663及664分别以1×1019至5×1021cm-3的浓度包含硼(B)。
接下来，去除抗蚀剂617，然后覆盖岛状半导体膜611至614、栅绝缘膜615、栅电极621至624、以及侧壁626至629而形成第一层间绝缘膜671。
通过使用等离子体CVD法或溅射法由包含硅的绝缘膜例如氧化硅膜、氮化硅膜、包含氮的氧化硅膜、或者其叠层膜形成第一层间绝缘膜671。不必说，第一层间绝缘膜671不局限于包含氮的氧化硅膜、氮化硅膜、或者其叠层膜，也可使用其他包含硅的绝缘膜的单层或叠层结构。
在本实施方式中，首先通过等离子体CVD法形成50nm厚的包含氮的氧化硅膜，然后通过激光照射法激活杂质。或者，也可在形成包含氮的氧化硅膜之后，在氮气氛中以550℃加热四个小时，来激活杂质。
接下来，通过等离子体CVD法形成100nm厚的氮化硅膜，并形成600nm厚的氧化硅膜。该包含氮的氧化硅膜、氮化硅膜、以及氧化硅膜的叠层膜就是第一层间绝缘膜671。
接下来，以410℃加热其整体一个小时，通过使氢从氮化硅膜释放出来进行氢化。
接着，覆盖第一层间绝缘膜671而形成第二层间绝缘膜672(参照图14A)。
通过使用CVD法、溅射法、SOG(Spin On Glass；旋涂玻璃)法等，可以以硅的氧化物或硅的氮化物等的无机材料形成第二层间绝缘膜672。在本实施方式中，形成氧化硅膜作为第二层间绝缘膜672。
作为第二层间绝缘膜672，也可以形成使用了硅氧烷的绝缘膜。硅氧烷是指由硅(Si)与氧(O)的键构成其骨架结构的材料，作为取代基，采用至少含氢的有机基(例如烃基、芳香烃)。此外，作为取代基，也可采用氟代基。或者作为取代基，也可采用至少含氢的有机基和氟代基。
注意，也可以在第二层间绝缘膜672上形成第三层间绝缘膜。作为第三层间绝缘膜，使用与其他绝缘膜相比不容易透过水分或氧等的膜。典型地说，可以使用通过溅射法或CVD法而得到的氮化硅膜、氧化硅膜、包含氧的氮化硅膜或包含氮的氧化硅膜、以碳为主要成分的薄膜(例如类金刚石碳膜(DLC膜)、氮化碳膜(CN膜))等。
接着，通过使用步进装置等，在层间绝缘膜671及672中形成用来分别电连接到岛状半导体膜611、612、613及614的接触孔。
在层间绝缘膜671及672中，形成到达岛状半导体膜611的区域633的接触孔673、到达岛状半导体膜612的区域644的接触孔674、到达岛状半导体膜613的区域653的接触孔676、到达岛状半导体膜613的区域654的接触孔677、到达岛状半导体膜614的区域663的接触孔678、以及到达岛状半导体膜614的区域664的接触孔679(参照图14B)。此外，接触孔673及接触孔674也可以形成为分别到达区域634和区域643。
在存储单元的TFT691及692中，通过使用步进装置等只在源区及漏区之一方上形成接触孔。相反，在逻辑电路的TFT693及694中，通过使用步进装置等在源区及漏区之双方上形成接触孔。
另外，接触孔673由多个接触孔673a、673b及673c构成。与此同样，接触孔674由多个接触孔674a、674b及674c构成，接触孔676由多个接触孔676a及676b构成，接触孔677由多个接触孔677a及677b构成，接触孔678由多个接触孔678a及678b构成，并且接触孔679由多个接触孔679a及679b构成。注意，接触孔676至679也可以由一个接触孔构成，而不由多个接触孔构成。
接触孔673a、673b、673c、674a、674b、674c、676a、676b、677a、677b、678a、678b、679a及679b分别具有相同大小。
另外，接触孔673及674的每一个也可以形成为其底面积大于接触孔676至679的每一个。
接着，通过使用激光直描装置或电子束直描装置等，在层间绝缘膜671及672中形成到达岛状半导体膜611的区域634的接触孔680(参照图14C)。根据需要，也可以形成到达岛状半导体膜612的区域643的接触孔。
此时，接触孔680形成为其底面积与接触孔674的底面积的合计相同。
图10表示使用了激光直描装置的激光曝光工序。本实施方式的激光直描装置的特征之一为在其内部具有随机数生成程序，因此不在外部而在装置内部中产生随机数。因而，可以缩短为了形成接触孔680而进行的激光曝光工序。
通过将包括坐标数据和形状数据的布局数据发送到激光直描装置，与激光直描装置所产生的随机数数据组合而形成坐标数据。
基于所述坐标数据来决定在哪个存储单元的TFT中形成接触孔680。例如，在TFT691中形成接触孔680，而不在TFT692中形成接触孔。
接着，在第二层间绝缘膜672上形成导电膜，并使用该导电膜形成源电极或漏电极681、682、683、684、685及686(参照图15)。
TFT691的作为源电极及漏电极之一方的电极681电连接到区域633，而作为源电极及漏电极之另一方的电极682电连接到区域634。TFT692的作为源电极及漏电极之一方的电极683电连接到区域644。另外，电极683也可以电连接到区域643，而不电连接到区域644。
TFT693的作为源电极及漏电极之一方的电极684电连接到区域653。作为TFT693的源电极及漏电极之另一方并作为TFT694的源电极及漏电极之一方的电极685电连接到区域654及区域663。TFT694的作为源电极及漏电极之另一方的电极686电连接到区域664。因此，TFT693及694构成CMOS电路695。
在本实施方式中，电极681至686通过使用CVD法或溅射法等并且使用选自铝(Al)、钨(W)、钛(Ti)、钽(Ta)、钼(Mo)、镍(Ni)、钴(Co)、铁(Fe)、铂(Pt)、铜(Cu)、金(Au)、银(Ag)、锰(Mn)、钕(Nd)、碳(C)和硅(Si)中的元素；以这些元素为主要成分的合金材料或化合物材料以单层或叠层形成。以铝为主要成分的合金材料例如相当于以铝为主要成分并含有镍的材料；或以铝为主要成分并含有镍以及碳和硅的一方或双方的合金材料。电极681至686优选采用如下结构，例如：阻挡膜、铝硅(Al-Si)膜、以及阻挡膜的叠层结构；阻挡膜、铝硅(Al-Si)膜、氮化钛(TiN)膜、以及阻挡膜的叠层结构。注意，阻挡膜相当于由钛、钛的氮化物、钼或钼的氮化物构成的薄膜。由于铝和铝硅具有低电阻值并且价格低廉，所以最适合作为形成电极681至686的材料。另外，铝合金膜即使与硅接触，也可以防止硅和铝的相互扩散。另外，通过提供上层和下层的阻挡层，可以防止产生铝或铝硅的小丘。
在本实施方式中，通过使用60nm厚的钛膜(Ti)、50nm厚的氮化钛膜、500nm厚的铝膜(Al)、以及100nm厚的钛膜(Ti)的叠层膜，形成电极681至686。
关于电极681至686的每一个，也可以以同一材料及同一工序形成电极和布线，或也可以分别形成电极和布线并连接它们。
注意，图15的TFT691与图7的TFT118相同，图15的TFT692与图7的TFT119相同，图15的TFT693与图9的TFT411相同，并且图15的TFT694与图9的TFT421相同。当在同一衬底上形成图7所示的存储单元阵列的TFT118及TFT119、以及图9所示的逻辑电路的TFT411及TFT421时，只要根据图10、图12A至12D、图13A至13C、图14A至14C、以及图15所示的制造工序形成各自的TFT，即可。另外，也可以在互不相同的衬底上制造存储单元阵列的TFT和逻辑电路的TFT，并通过使用布线电连接它们。注意，虽然在图7中，基底膜由两层构成，并且在图9、图12A至12D、图13A至13C、图14A至14C、以及图15中，基底膜由单层构成，但是可以根据需要决定层的个数。
根据本实施方式，固有数据如ID号码等取决于是否使用激光直描装置等进行激光曝光等以形成接触孔。因此，可以在使用了IC的能够进行无线通信的各半导体装置中容易形成固有数据如ID号码等。
再者，在激光直描装置的内部具有随机数生成程序，并能够在激光直描装置内产生随机数数据，因此可以缩短使用了IC的能够进行无线通信的半导体装置的制造工序。
实施方式2
在本实施方式中，参照图16及17说明使用了IC的能够进行无线通信的半导体装置，该半导体装置具有其结构与实施方式1不同的掩模ROM。此外，本实施方式的详细制造工序援引实施方式1。
图16是本实施方式的俯视图，而图17是沿图16中的C-C′线截断的截面图及沿图16中的D-D′线截断的截面图。虽然示出了具有顶栅结构的薄膜晶体管，但是也可以是具有底栅结构的薄膜晶体管。
在实施方式1中，固有数据如ID号码等取决于使用激光直描装置等形成的接触孔141及680的有无。但是，在本实施方式中，在存储单元阵列的所有TFT中形成使用激光直描装置等形成的接触孔。包括所述存储单元阵列的半导体装置的固有数据如ID号码等的形成取决于TFT的源区及漏区之一方通过使用激光直描装置等而形成的接触孔电连接到两个电源线中的哪一个。
在图16及17所示的使用了IC的能够进行无线通信的半导体装置中，在衬底731上形成有基底膜732、并且形成有TFT781及782。TFT781包括：具有沟道形成区域741、低浓度杂质区域742a及742b、作为源区及漏区之一方的区域743、以及作为源区及漏区之另一方的区域744的岛状半导体膜701；栅绝缘膜733；以及由下层栅电极761a及上层栅电极761b构成的栅电极761。另外，TFT782包括：具有沟道形成区域751、低浓度杂质区域752a及752b、作为源区及漏区之一方的区域753、以及作为源区及漏区之另一方的区域754的岛状半导体膜702；栅绝缘膜733；以及由下层栅电极762a及上层栅电极762b构成的栅电极762。此外，栅电极761及762电连接到同一字线。栅电极及字线可以是以相同材料及相同工序而形成的，或者，也可以是以不同材料及不同工序形成并电连接的。
在栅电极761的侧面形成有侧壁771a及771b，并在栅电极762的侧面形成有侧壁772a及772b。
TFT781及782上形成有第一层间绝缘膜734及第二层间绝缘膜735。
在第一层间绝缘膜734及第二层间绝缘膜735中且在TFT781的区域743上形成有包括多个接触孔721a、721b、...、的接触孔721，并且在TFT782的区域753上形成有包括多个接触孔723a、723b、...、的接触孔723。使用步进装置等形成接触孔721及723。
位线718通过接触孔721电连接到TFT781的区域743。并且，位线719通过接触孔723电连接到TFT782的区域753。
通过使用激光直描装置等，在第一层间绝缘膜734及第二层间绝缘膜735中形成接触孔722及724。在TFT781中，电源线717通过接触孔722电连接到区域744。电源线716也形成在第二层间绝缘膜734上，但是因为在第一层间绝缘膜734及第二层间绝缘膜735中的形成有电源线716的区域中不形成接触孔，所以不连接到区域744。
与此相反，关于TFT782，在第一层间绝缘膜734及第二层间绝缘膜735中形成接触孔724，以电连接区域754和电源线716。由于在第一层间绝缘膜734及第二层间绝缘膜735中的形成有电源线717的区域中不形成接触孔，所以电源线717不连接到区域754。
接触孔721的底面积的合计与接触孔722的底面积相同。并且，接触孔723的底面积的合计与接触孔724的底面积相同。因此，可以使各TFT的流过源区的电流的电流密度与流过漏区的电流的电流密度相同。
其值不同的电压分别被施加到电源线716和电源线717。半导体装置的固有数据如ID号码等的形成取决于哪个TFT连接到电源线716或717。
注意，在图16中，示出了具有岛状半导体膜703和栅电极713的TFT、以及具有岛状半导体膜704和栅电极714的TFT，这些TFT的结构与TFT781及782相同。
通过使用步进装置等，在层间绝缘膜734及735中形成接触孔725(725a、725b、...)、以及接触孔727(727a、727b、...)。通过使用激光直描装置等进行激光曝光等，在层间绝缘膜734及735中形成接触孔726及728。
接触孔725的底面积的合计与接触孔726的底面积相同。并且，接触孔727的底面积的合计与接触孔728的底面积相同。
此外，本实施方式根据需要可以与其他实施方式及实施例的任何记载组合。
实施方式3
在本实施方式中，参照图18A和18B、图19A和19B、以及图20说明使用了与实施方式1及实施方式2不同的IC的能够进行无线通信的半导体装置的制造方法。注意，在本实施方式中，使用同一标号表示与实施方式1相同的部分。虽然示出了具有顶栅结构的薄膜晶体管，但是也可以是具有底栅结构的薄膜晶体管。
首先，基于实施方式1的记载制造图15所示的半导体装置。但是，形成剥离层802、第一基底膜803、以及第二基底膜804，来代替基底膜602。
使用非晶半导体膜、多晶半导体膜、半非晶半导体膜形成剥离层802。例如，可以使用诸如非晶硅、多晶硅、单晶硅、半非晶硅等的以硅为主要成分的层。剥离层802可以是通过使用溅射法和等离子体CVD法等而形成的。在本实施方式中，使用溅射法形成大约500nm厚的非晶硅作为剥离层802。
半非晶半导体膜(以下称为SAS膜)是指包括非晶半导体膜和具有结晶结构的半导体(包括单晶、多晶)膜的中间结构的半导体的膜。该半非晶半导体膜为具有在自由能方面稳定的第三状态的半导体膜，并具有短程有序且具有晶格畸变的结晶质膜，可以使它以其粒径为0.5至20nm分散在非单晶半导体膜中而存在。在半非晶半导体膜中，其拉曼光谱的峰值转移到比520cm-1低的波数一侧。另外，在进行X射线衍射时，观测到Si晶格所导致的(111)、(220)的衍射峰值。另外，包含有至少1原子％或其以上的氢或卤素，以便终止悬空键(dangling bond)。在本说明书中，为方便起见，这种半导体膜称为半非晶半导体(SAS)膜。另外，可以通过将氦、氩、氪、氖等的稀有气体元素包含在半非晶半导体膜而进一步促进晶格畸变来提高稳定性以获得良好的半非晶半导体膜。此外，微晶半导体膜也包括在半非晶半导体膜中。
另外，可以通过对包含硅的气体进行辉光放电分解来获得SAS膜。作为包含硅的气体典型地可举出SiH4，此外还可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等。另外，通过用氢或将选自氦、氩、氪、氖中的一种或多种稀有气体元素添加到氢的气体稀释该包含硅的气体来使用，可以容易地形成SAS膜。优选在稀释率为2倍至1000倍的范围内稀释包含硅的气体。另外，可以将CH4、C2H6等的碳化物气体、GeH4、GeF4等的锗化气体、F2等混入在包含硅的气体中，以将能带宽度调节为1.5至2.4eV或者0.9至1.1eV。
另外，基底膜803及804由氧化硅膜、氮化硅膜或包含氧的氮化硅膜、包含氮的氧化硅膜等的绝缘膜构成。在本实施方式中，作为第一基底膜803及第二基底膜804，顺序层叠10至200nm厚的包含氧的氮化硅膜、以及50至200nm厚的包含氮的氧化硅膜。
基于实施方式1的记载而直到形成电极681至686，然后在第二层间绝缘膜672上形成第三层间绝缘膜806，并形成用作天线的电极811至816。用作天线的电极811至816通过CVD法、溅射法、丝网印刷或凹版印刷等印刷法、液滴喷射法、分配器法、镀敷法等，并且使用导电材料来形成。作为导电材料，使用选自铝(Al)、钛(Ti)、银(Ag)、铜(Cu)、金(Au)、铂(Pt)、镍(Ni)、钯(Pd)、钽(Ta)、钼(Mo)中的元素；以这些元素为主要成分的合金材料或化合物材料以单层结构或叠层结构形成。
然后，覆盖用作天线的电极811至816地在第三层间绝缘膜806上形成保护层807。保护层807使用在之后通过蚀刻去除剥离层802时能够保护用作天线的电极811至816的材料。例如，可以通过在整个面上涂敷可溶于水或醇类中的环氧类、丙烯酸酯类、硅类树脂来形成保护层807(参照图18B)。
然后，形成用来分离剥离层802的凹槽808(参照图19A)。只要将凹槽808形成为暴露剥离层802的程度，即可。可以通过蚀刻、切线、划线、或激光照射法等形成凹槽808。
接着，通过蚀刻去除剥离层802(参照图19B)。在本实施方式中，使用氟化卤作为蚀刻气体，并使该气体通过凹槽808导入。例如，在本实施方式中，使用ClF3(三氟化氯)，并在温度为350℃、流量为300sccm、气压为800Pa、且时间为3小时的条件下进行。另外，也可以使用混合有氮的ClF3气体。通过使用ClF3等的氟化卤，可以选择性地蚀刻剥离层802以剥离衬底601。此外，氟化卤可以是气体也可以是液体。
然后，用粘合剂822将剥离的包括TFT691及692的存储单元阵列、以及包括TFT693及694的逻辑电路粘附到支撑体821(参照图20)。作为粘合剂822，使用能够贴合支撑体821和第一基地膜803的材料。例如，反应固化粘合剂、热固化粘合剂、紫外线固化粘合剂等的光学固化粘合剂、以及厌氧粘合剂等的各种固化粘合剂可以用作粘合剂822。
可以使用柔性纸或塑料等的有机材料作为支撑体821。或者，作为支撑体821，可以使用柔性无机材料。优选地，支撑体821具有高达2至30W/mK左右的导热率，以疏散在集成电路中产生的热量。
此外，作为从衬底601剥离存储单元阵列以及逻辑电路的集成电路的方法，可以采用其它多种方法，而不局限于像本实施方式那样采用以硅为主要成分的层的蚀刻的方法。例如，在具有高耐热性的衬底和集成电路之间提供金属氧化膜，并且通过结晶化使该金属氧化膜变脆弱，由此可以剥离集成电路。另外，例如可以通过激光照射破坏剥离层，以从衬底剥离集成电路。另外，例如可以通过机械地去除或者使用溶液或气体的蚀刻去除形成有集成电路的衬底来从衬底剥离集成电路。
另外，在由于对象物的表面具有曲面所以贴合到该曲面上的具有存储单元阵列及逻辑电路的半导体装置的支撑体弯曲为具有因母线的移动而形成的曲面如锥形面或柱形面等的情况下，所述母线的方向与TFT的载流子移动的方向相同是优选的。通过采用所述结构，可以防止当支撑体弯曲时由此影响TFT的特性。另外，当岛状半导体膜在集成电路内占据的面积的比例为1至30％时，可以进一步防止当支撑体弯曲时由此影响TFT的特性。
通过进行如上所述的制作工序，制造本发明的使用了IC的能够进行无线通信的半导体装置。
此外，在本实施方式中，在与形成有半导体装置的衬底相同的衬底上形成天线，但是也可以在形成半导体装置之后，在形成有半导体装置的衬底上通过印刷法形成天线。另外，也可以在与形成有半导体装置的衬底不同的衬底上形成天线，并贴合形成有半导体装置的衬底和形成有天线的衬底，以电连接半导体装置和天线。
下面，参照图23及图21说明如下例子：在与形成有半导体装置的衬底不同的衬底上形成天线，并贴合形成有半导体装置的衬底和形成有天线的衬底，以电连接半导体装置和天线。
在形成有包括存储单元阵列及逻辑电路的半导体装置1602的衬底1601上，形成包括端子电极等的端子部1605。
接着，将形成在与衬底1601不同的衬底1611上的天线1612电连接到端子部1605。衬底1601和形成有天线1612的衬底1611贴合为天线1612和端子部1605连接。在衬底1601和衬底1611之间提供有导电粒子1603和树脂1604。天线1612通过导电粒子1603电连接到端子部1605。图23所示的天线1612与图21所示的天线917相同，并且天线1612和天线917电连接到接地电位(GND)、电源电路915、高频电路914等的电路。
本实施方式可以与上述实施方式和其他实施例组合地使用。
实施例1
在本实施例中，参照图2、图6及图21说明根据本发明而形成的使用了IC的能够进行无线通信的半导体装置的结构及工作。
首先，对其结构进行说明。如图21所示，根据本发明而形成的半导体装置(也称为ID芯片、IC芯片、IC标签、ID标签、无线芯片、RFID)931具有天线917、高频电路914、电源电路915、复位电路911、整流电路906、解调电路907、模拟放大器908、时钟发生电路903、调制电路909、信号输出控制电路901、CRC电路902、以及掩模ROM900的电路块。另外，电源电路915具有整流电路及保持电容的电路块。再者，如图6所示，掩模ROM900具有存储单元阵列920、列译码器921、以及行译码器922。
这里，天线917可以使用偶极天线、平板天线、环形天线、以及八木天线中的任一天线。
另外，在天线917中，发送及接收无线信号的方式可以是电磁耦合方式、电磁感应方式、以及电波方式的任一方式。
此外，根据本发明而形成的半导体装置931适用于图2的半导体装置221。
接着，说明根据本发明而形成的半导体装置931的工作。由电连接到询问器(也称为读写器)223的天线单元222发送无线信号。该无线信号包括询问器(也称为读写器)223发给半导体装置931的指令。
天线917所接收的无线信号通过高频电路914发送到各电路块。通过高频电路914发送到电源电路915的信号输入到整流电路。
这里，整流电路起到调整无线信号的极性的作用。对所述信号进行整流，并利用保持电容进行平滑化。并且，产生高电源电位(VDD)。
另外，天线917所接收的无线信号通过高频电路914发送到整流电路906。对所述信号进行整流，并利用解调电路907解调。所解调的信号被模拟放大器908放大。
再者，天线917所接收的无线信号通过高频电路914发送到时钟发生电路903。通过对发送到时钟发生电路903的信号进行分频，该信号成为基本时钟信号。这里，基本时钟信号发送到各电路块，并用于信号的锁存、信号的选择等。
所述被模拟放大器908放大的信号及所述基本时钟信号被发送到代码抽出电路904。在代码抽出电路904中，从被所述模拟放大器908放大的信号中抽出所述询问器(也称为读写器)223发给半导体装置931的指令。另外，还产生控制代码判定电路905的信号。
被所述代码抽出电路904抽出的指令发送到代码判定电路905。在代码判定电路905中，判断所述询问器(也称为读写器)223发送了什么样的指令。另外，还具有控制CRC电路902、掩模ROM900、以及信号输出控制电路901的功能。
像这样，判断所述询问器(也称为读写器)223发送了什么样的指令，并根据所判断的指令使CRC电路902、掩模ROM900、以及信号输出控制电路901工作。并且，输出包括存储或写入到掩模ROM900中的固有数据如ID号码等的信号。
这里，掩模ROM900具有存储单元阵列920、列译码器921、以及行译码器922。
另外，信号输出控制电路901还具有如下功能：将包括存储或写入到掩模ROM900中的固有数据如ID号码等的信号转换成按照ISO等标准的编码方式进行编码的信号。
最后，根据所述被编码的信号而由调制电路909调制发送到天线917的信号。
所调制的信号被电连接到询问器(也称为读写器)223的天线单元222接收。并且，所接收的信号被询问器(也称为读写器)223解析，因而能够识别根据本发明而形成的半导体装置931的固有数据ID号码等。
在采用了根据本发明而形成的使用了IC的能够进行无线通信的半导体装置931的无线通信***中，可以使用半导体装置931、具有公知结构的询问器(也称为读写器)、电连接到询问器(也称为读写器)的天线、以及控制询问器(也称为读写器)的控制用终端。半导体装置931和电连接到询问器(也称为读写器)的天线之间的通信方式是单向通信或双向通信，可以采用空分复用方式、偏振分复用(polarization division multiplex)方式、频分复用方式、时分复用方式、码分复用方式、以及正交频分复用方式中的任一方式。
上述无线信号是调制了载波的信号。载波的调制是模拟调制或数字调制，可以采用振幅调制、相位调制、频率调制、以及扩展频谱中的任何一种。
另外，载波的频率可以采用如下所述的任一频率：亚毫米波的300GHz到3THz、毫米波的30GHz到300GHz、微波的3GHz到30GHz、极超短波的300MHz到3GHz、超短波的30MHz到300MHz、短波的3MHz到30MHz、中波的300KHz到3MHz、长波的30KHz到300KHz、以及超长波的3KHz到30KHz。
此外，本实施例根据需要可以与实施方式及其他实施例的任何记载组合使用。
实施例2
在本实施例中，参照图22A到22E说明将外部天线提供给根据本发明而形成的半导体装置的例子。
在图22A中用片状天线覆盖半导体装置的周围。天线1001形成在衬底1000上，并且与根据本发明而形成的半导体装置1002电连接。在图22A中，天线1001构成为覆盖半导体装置1002的周围，但是天线1001也可以覆盖衬底整个表面上，并将构成了电极的半导体装置1002贴合到天线1001上。
图22B表示将天线配置为在半导体装置周围绕圈的环形天线(coil antenna)的例子。天线1004形成在衬底1003上，并且与根据本发明而形成的半导体装置1005电连接。注意，天线的配置只是一个例子，而不局限于此。
图22C是高频用天线。天线1007形成在衬底1006上，并且与根据本发明而形成的半导体装置1008电连接。
图22D是180°全向性(能够从所有方向同样地接收)的天线。天线1010形成在衬底1009上，并且与根据本发明而形成的半导体装置1011电连接。
图22E是被拉长为棒状的天线。天线1013形成在衬底1012上，并且与根据本发明而形成的半导体装置1014电连接。
图24A是环形天线的其他例子。天线1016形成在衬底1015上，并且与根据本发明而形成的半导体装置1017电连接。注意，天线1016的一方端部连接到半导体装置1017，而天线1016的另一方端部连接到以与天线1016不同的工序而形成的布线1018，并且该另一方端部通过布线1018电连接到半导体装置1017。注意，在图24A中，布线1018形成在天线1016上方，但是也可以形成在天线1016下方。
图24B是环形天线的其他例子。天线1026形成在衬底1025上，并且与根据本发明而形成的半导体装置1027电连接。注意，天线1026的一方端部连接到半导体装置1027，而天线1026的另一方端部连接到以与天线1026不同的工序而形成的布线1028，并且该另一方端部通过布线1028电连接到半导体装置1027。注意，在图24B中，布线1028形成在天线1026上方，但是也可以形成在天线1026下方。
可以通过公知方法连接根据本发明而形成的半导体装置和这些天线。例如，可以通过引线键合方法或者凸块连接来连接天线和半导体装置。或者，可以采用将芯片化的电路的一面用作电极，并且附着到天线的方法。在该方法中，可以通过使用ACF(anisotropicconductive film；各向异性导电膜)来贴合。
天线所需要的长度根据用来接收的频率而不同。例如，在频率是2.45GHz的情况下，当提供半波偶极天线时，可以将天线的长度设定为波长的1/2(大约60mm)，当提供单极天线时，可以将天线的长度设定为波长的1/4(大约30mm)。
此外，本实施例所示的例子仅仅是一个例子，而不是限制天线的形状。本发明可以实施于任何形状的天线。本实施例可以通过将实施方式以及其他实施例以任何方式组合起来的结构来实现。
根据本发明，可以制造能够利用无线通信进行信息交换的半导体装置，其中所述半导体装置容易形成固有数据如ID号码等。
另外，在半导体装置中的ROM的TFT中，源区的接触部中的电流密度可以等于漏区的接触部中的电流密度。因此，可以防止只有源区及漏区之一方发热。因此，可以制造一种能够利用无线通信进行信息交换的半导体装置，其中所述半导体装置包括可靠性提高了的ROM的TFT。
本申请基于2006年6月30日向日本专利局提交的日本专利申请编号2006-181374，在此引入其全部内容作为参考。

Claims (15)

1.一种半导体装置，包括：
在衬底上的薄膜晶体管，该薄膜晶体管包括具有沟道形成区域、源区及漏区的岛状半导体膜，其中栅绝缘膜形成为与所述岛状半导体膜相邻，并且栅电极形成为与所述岛状半导体膜相邻；
在所述薄膜晶体管上的层间绝缘膜；
形成在所述层间绝缘膜中并与所述源区及所述漏区之一方接触的多个第一接触孔；以及
形成在所述层间绝缘膜中并与所述源区及所述漏区之另一方接触的第二接触孔，
其中，所述第二接触孔的直径大于所述多个第一接触孔的每一个的直径，且
所述多个第一接触孔的底面积的合计与所述第二接触孔的底面积相同。
2.一种半导体装置，包括：
在衬底上的第一薄膜晶体管，该第一薄膜晶体管包括具有第一沟道形成区域、第一源区及第一漏区的第一岛状半导体膜，其中栅绝缘膜形成为与所述第一岛状半导体膜相邻，并且第一栅电极形成为与所述第一岛状半导体膜相邻；
在所述衬底上的第二薄膜晶体管，该第二薄膜晶体管包括具有第二沟道形成区域、第二源区及第二漏区的第二岛状半导体膜，其中所述栅绝缘膜形成为与所述第二岛状半导体膜相邻，并且第二栅电极形成为与所述第二岛状半导体膜相邻；
在所述第一薄膜晶体管及所述第二薄膜晶体管上的层间绝缘膜；
形成在所述层间绝缘膜中并与所述第一源区及所述第一漏区之一方接触的多个第一接触孔；
形成在所述层间绝缘膜中并与所述第二源区及所述第二漏区之一方接触的多个第二接触孔；以及
形成在所述层间绝缘膜中并与所述第一源区及所述第一漏区之另一方、以及所述第二源区及所述第二漏区之另一方中的任一个接触的第三接触孔；
其中，所述第三接触孔的直径大于所述第一接触孔和所述第二接触孔的每一个的直径，且
所述第一接触孔的底面积的合计、所述第二接触孔的底面积的合计、以及所述第三接触孔的底面积相同。
3.一种半导体装置，包括：
在衬底上的第一薄膜晶体管，该第一薄膜晶体管包括具有第一沟道形成区域、第一源区及第一漏区的第一岛状半导体膜，其中第一栅绝缘膜形成为与所述第一岛状半导体膜相邻，并且第一栅电极形成为与所述第一岛状半导体膜相邻；
在所述衬底上的第二薄膜晶体管，该第二薄膜晶体管包括具有第二沟道形成区域、第二源区及第二漏区的第二岛状半导体膜，其中第二栅绝缘膜形成为与所述第二岛状半导体膜相邻，并且第二栅电极形成为与所述第二岛状半导体膜相邻；
在所述第一薄膜晶体管及所述第二薄膜晶体管上的层间绝缘膜；
形成在所述层间绝缘膜中并与所述第一源区及所述第一漏区之一方接触的第一接触孔；
形成在所述层间绝缘膜中并与所述第一源区及所述第一漏区之另一方接触的第二接触孔；
形成在所述层间绝缘膜中并与所述第二源区及所述第二漏区之一方接触的多个第三接触孔；以及
形成在所述层间绝缘膜中并与所述第二源区及所述第二漏区之另一方接触的第四接触孔，
其中，所述第一接触孔的底面积与所述第二接触孔的底面积相同，
所述第四接触孔的直径大于所述多个第三接触孔的每一个的直径，且
所述多个第三接触孔的底面积的合计、以及所述第四接触孔的底面积大于所述第一接触孔的底面积、以及所述第二接触孔的底面积。
4.根据权利要求1所述的半导体装置，其中所述薄膜晶体管用于非易失性存储电路。
5.根据权利要求2所述的半导体装置，其中所述第一薄膜晶体管及所述第二薄膜晶体管用于非易失性存储电路。
6.根据权利要求3所述的半导体装置，其中所述第二薄膜晶体管用于非易失性存储电路，而所述第一薄膜晶体管用于控制所述非易失性存储电路的逻辑电路。
7.一种半导体装置的制造方法，包括如下步骤：
在衬底上形成岛状半导体膜；
形成与所述岛状半导体膜相邻的栅绝缘膜；
形成与所述栅绝缘膜相邻的栅电极；
通过将赋予一种导电类型的杂质添加到所述岛状半导体膜中，来在所述岛状半导体膜中形成沟道形成区域、源区及漏区；
形成覆盖所述岛状半导体膜、所述栅绝缘膜、以及所述栅电极的层间绝缘膜；
在所述层间绝缘膜中，形成与所述源区及所述漏区之一方接触的多个第一接触孔；以及
在所述层间绝缘膜中，形成与所述源区及所述漏区之另一方接触的第二接触孔，
其中，所述第二接触孔的直径大于所述多个第一接触孔的每一个的直径，且
所述多个第一接触孔的底面积的合计与所述第二接触孔的底面积相同。
8.一种半导体装置的制造方法，包括如下步骤：
在衬底上形成第一岛状半导体膜及第二岛状半导体膜；
形成与所述第一岛状半导体膜及所述第二岛状半导体膜相邻的栅绝缘膜；
形成与所述第一岛状半导体膜和所述栅绝缘膜相邻的第一栅电极；
形成与所述第二岛状半导体膜和所述栅绝缘膜相邻的第二栅电极；
通过将赋予一种导电类型的杂质添加到所述第一岛状半导体膜及所述第二岛状半导体膜中，来在所述第一岛状半导体膜中形成第一沟道形成区域、第一源区及第一漏区，并在所述第二岛状半导体膜中形成第二沟道形成区域、第二源区及第二漏区；
形成覆盖所述第一岛状半导体膜及所述第二岛状半导体膜、所述栅绝缘膜、以及所述第一栅电极及所述第二栅电极的层间绝缘膜；
在所述层间绝缘膜中，形成与所述第一源区及所述第一漏区之一方接触的多个第一接触孔；
在所述层间绝缘膜中，形成与所述第二源区及所述第二漏区之一方接触的多个第二接触孔；以及
在所述层间绝缘膜中，形成与所述第一源区及所述第一漏区之另一方、以及所述第二源区及所述第二漏区之另一方中的任一个接触的第三接触孔，
其中，所述第三接触孔的直径大于所述多个第一接触孔及所述多个第二接触孔的每一个的直径，且
所述多个第一接触孔的底面积的合计、所述多个第二接触孔的底面积的合计、以及所述第三接触孔的底面积相同。
9.一种半导体装置的制造方法，包括如下步骤：
在衬底上形成第一岛状半导体膜及第二岛状半导体膜；
形成与所述第一岛状半导体膜及所述第二岛状半导体膜相邻的栅绝缘膜；
形成与所述第一岛状半导体膜和所述栅绝缘膜相邻的第一栅电极；
形成与所述第二岛状半导体膜和所述栅绝缘膜相邻的第二栅电极；
通过将赋予一种导电类型的第一杂质添加到所述第一岛状半导体膜中，来在所述第一岛状半导体膜中形成第一沟道形成区域、第一源区及第一漏区；
通过将赋予一种导电类型的第二杂质添加到所述第二岛状半导体膜中，来在所述第二岛状半导体膜中形成第二沟道形成区域、第二源区及第二漏区；
形成覆盖所述第一岛状半导体膜及所述第二岛状半导体膜、所述栅绝缘膜、以及所述第一栅电极及所述第二栅电极的层间绝缘膜；
在所述层间绝缘膜中，形成与所述第一源区及所述第一漏区之一方接触的第一接触孔；
在所述层间绝缘膜中，形成与所述第一源区及所述第一漏区之另一方接触的第二接触孔；
在所述层间绝缘膜中，形成与所述第二源区及所述第二漏区之一方接触的多个第三接触孔；以及
在所述层间绝缘膜中，形成与所述第二源区及所述第二漏区之另一方接触的第四接触孔，
其中，所述第一接触孔的底面积与所述第二接触孔的底面积相同，
所述第四接触孔的直径大于所述多个第三接触孔的每一个的直径，且
所述多个第三接触孔的底面积的合计、以及所述第四接触孔的底面积大于所述第一接触孔的底面积、以及所述第二接触孔的底面积。
10.根据权利要求7所述的半导体装置的制造方法，其中所述
薄膜晶体管用于非易失性存储电路。
11.根据权利要求8所述的半导体装置的制造方法，其中所述第一薄膜晶体管及所述第二薄膜晶体管用于非易失性存储电路。
12.根据权利要求9所述的半导体装置的制造方法，其中所述第二薄膜晶体管用于非易失性存储电路，而所述第一薄膜晶体管用于控制所述非易失性存储电路的逻辑电路。
13.根据权利要求7所述的半导体装置的制造方法，其中通过使用步进装置形成所述多个第一接触孔，并通过使用激光直描装置或电子束直描装置形成所述第二接触孔。
14.根据权利要求8所述的半导体装置的制造方法，其中通过使用步进装置形成所述多个第一接触孔及所述多个第二接触孔，并通过使用激光直描装置或电子束直描装置形成所述第三接触孔。
15.根据权利要求9所述的半导体装置的制造方法，其中通过使用步进装置分别形成所述第一接触孔、所述第二接触孔、以及所述多个第三接触孔，并通过使用激光直描装置或电子束直描装置形成所述第四接触孔。
CN2007101122631A 2006-06-30 2007-06-29 半导体装置及其制造方法 Expired - Fee Related CN101097963B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006181374 2006-06-30
JP2006181374 2006-06-30
JP2006-181374 2006-06-30

Publications (2)

Publication Number Publication Date
CN101097963A true CN101097963A (zh) 2008-01-02
CN101097963B CN101097963B (zh) 2010-06-09

Family

ID=38875716

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101122631A Expired - Fee Related CN101097963B (zh) 2006-06-30 2007-06-29 半导体装置及其制造方法

Country Status (4)

Country Link
US (1) US7750403B2 (zh)
JP (1) JP5560314B2 (zh)
KR (1) KR101362955B1 (zh)
CN (1) CN101097963B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107004604A (zh) * 2014-11-25 2017-08-01 株式会社V技术 薄膜晶体管、薄膜晶体管的制造方法以及激光退火装置
CN111684464A (zh) * 2018-02-13 2020-09-18 松下知识产权经营株式会社 无线通信半导体装置及其制造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007020258B4 (de) * 2007-04-30 2018-06-28 Globalfoundries Inc. Technik zur Verbesserung des Transistorleitungsverhaltens durch eine transistorspezifische Kontaktgestaltung
KR100875432B1 (ko) 2007-05-31 2008-12-22 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치
KR100889626B1 (ko) * 2007-08-22 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법
KR100889627B1 (ko) 2007-08-23 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 구비한유기전계발광표시장치
JP2009258683A (ja) * 2008-03-20 2009-11-05 Semiconductor Energy Lab Co Ltd 発番方法、発番装置及びレーザ直描装置
KR100982310B1 (ko) 2008-03-27 2010-09-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR100989136B1 (ko) 2008-04-11 2010-10-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR101002666B1 (ko) * 2008-07-14 2010-12-21 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
WO2013080247A1 (ja) 2011-11-29 2013-06-06 パナソニック株式会社 薄膜トランジスタおよび薄膜トランジスタの製造方法
CN102916051B (zh) 2012-10-11 2015-09-02 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01137650A (ja) * 1987-11-24 1989-05-30 Nec Corp 半導体装置
DE69227283T2 (de) 1991-06-26 1999-05-27 Toshiba Kawasaki Kk Anzeigesteuersystem zur Bestimmung des Anschlusses eines wahlweisen Anzeigegerätes mittels einer Farbtafel
US5428568A (en) 1991-10-30 1995-06-27 Mitsubishi Denki Kabushiki Kaisha Electrically erasable and programmable non-volatile memory device and a method of operating the same
JPH05166381A (ja) 1991-12-17 1993-07-02 Nec Corp 半導体メモリ装置
US5297029A (en) 1991-12-19 1994-03-22 Kabushiki Kaisha Toshiba Semiconductor memory device
JPH0620484A (ja) 1992-07-06 1994-01-28 Toshiba Corp 読み出し回路
JP2541087B2 (ja) 1992-10-30 1996-10-09 日本電気株式会社 不揮発性半導体記憶装置のデ―タ消去方法
JP3364808B2 (ja) 1993-08-24 2003-01-08 株式会社日立製作所 読み出し専用メモリ
JPH07131003A (ja) * 1993-11-04 1995-05-19 Ricoh Co Ltd 半導体装置
JP3739102B2 (ja) 1994-07-07 2006-01-25 富士通株式会社 不揮発性半導体記憶装置
JP2658916B2 (ja) 1994-11-04 1997-09-30 日本電気株式会社 半導体装置の電源切り換え回路
US5835436A (en) 1995-07-03 1998-11-10 Mitsubishi Denki Kabushiki Kaisha Dynamic type semiconductor memory device capable of transferring data between array blocks at high speed
JP4223078B2 (ja) 1995-11-24 2009-02-12 富士通マイクロエレクトロニクス株式会社 ダイナミック・ランダム・アクセス・メモリ
JP2800748B2 (ja) * 1995-12-19 1998-09-21 日本電気株式会社 半導体装置
JP3392016B2 (ja) 1996-09-13 2003-03-31 株式会社日立製作所 電力伝送システム並びに電力伝送および情報通信システム
JP3878288B2 (ja) 1997-07-28 2007-02-07 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US6160733A (en) 1997-08-29 2000-12-12 Enable Semiconductor, Inc. Low voltage and low power static random access memory (SRAM)
JPH1186555A (ja) 1997-09-02 1999-03-30 Fujitsu Ltd 半導体記憶装置
US5828612A (en) 1997-10-27 1998-10-27 Motorola, Inc. Method and circuit for controlling a precharge cycle of a memory device
JP3255282B2 (ja) 1998-01-13 2002-02-12 日本電気株式会社 半導体記憶装置
JP3779480B2 (ja) 1999-02-10 2006-05-31 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置
JP2000348152A (ja) 1999-06-09 2000-12-15 Hitachi Ltd 非接触ｉｃカード
JP2001101888A (ja) 1999-09-28 2001-04-13 Iwate Toshiba Electronics Kk 半導体記憶装置
JP2001143473A (ja) 1999-11-10 2001-05-25 Sony Corp 半導体記憶装置
JP2001284592A (ja) 2000-03-29 2001-10-12 Sony Corp 薄膜半導体装置及びその駆動方法
JP4508357B2 (ja) 2000-05-12 2010-07-21 キヤノン株式会社 撮像装置及びその制御方法並びに記憶媒体
JP3578057B2 (ja) 2000-07-06 2004-10-20 株式会社日立製作所 Ｉｄ管理システム
US20020007325A1 (en) 2000-07-11 2002-01-17 Isao Tomon IT system
US6563743B2 (en) 2000-11-27 2003-05-13 Hitachi, Ltd. Semiconductor device having dummy cells and semiconductor device having dummy cells for redundancy
JP2002184872A (ja) 2000-12-15 2002-06-28 Hitachi Ltd 認識番号を有する半導体装置、その製造方法及び電子装置
JP2003007844A (ja) * 2001-04-09 2003-01-10 Seiko Instruments Inc 半導体装置
JP3784271B2 (ja) 2001-04-19 2006-06-07 松下電器産業株式会社 半導体集積回路とこれを搭載した非接触型情報媒体
JP3784301B2 (ja) 2001-11-09 2006-06-07 富士通株式会社 半導体記憶装置
KR100406548B1 (ko) 2001-12-31 2003-11-20 주식회사 하이닉스반도체 반도체메모리장치의 비트라인프리차지 회로 및 방법
JP4434549B2 (ja) 2002-03-07 2010-03-17 株式会社日立製作所 管理装置および管理方法
KR100859521B1 (ko) * 2002-07-30 2008-09-22 삼성전자주식회사 박막 트랜지스터 어레이 기판
KR100488542B1 (ko) 2002-10-21 2005-05-11 삼성전자주식회사 비트라인 프리차아지 타임을 개선한 반도체 메모리 장치
JP4115252B2 (ja) * 2002-11-08 2008-07-09 シャープ株式会社 半導体膜およびその製造方法ならびに半導体装置およびその製造方法
TWI221340B (en) * 2003-05-30 2004-09-21 Ind Tech Res Inst Thin film transistor and method for fabricating thereof
JP2005063548A (ja) 2003-08-11 2005-03-10 Semiconductor Energy Lab Co Ltd メモリ及びその駆動方法
JP2005072144A (ja) 2003-08-21 2005-03-17 Seiko Epson Corp 薄膜半導体装置及びその製造方法、電気光学装置、並びに電子機器
US7566001B2 (en) 2003-08-29 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. IC card
US7130234B2 (en) 2003-12-12 2006-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7319633B2 (en) 2003-12-19 2008-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN1922727B (zh) 2004-02-20 2011-12-21 株式会社半导体能源研究所 半导体器件及ic卡、ic标签、rfid、转发器、票据、证券、护照、电子装置、包和外衣的制造方法
US7768014B2 (en) * 2005-01-31 2010-08-03 Semiconductor Energy Laboratory Co., Ltd. Memory device and manufacturing method thereof
JP4789696B2 (ja) 2005-05-19 2011-10-12 株式会社半導体エネルギー研究所 半導体装置
WO2006123826A1 (en) 2005-05-19 2006-11-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and wireless communication system using the same
US7687327B2 (en) * 2005-07-08 2010-03-30 Kovio, Inc, Methods for manufacturing RFID tags and structures formed therefrom

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107004604A (zh) * 2014-11-25 2017-08-01 株式会社V技术 薄膜晶体管、薄膜晶体管的制造方法以及激光退火装置
CN111684464A (zh) * 2018-02-13 2020-09-18 松下知识产权经营株式会社 无线通信半导体装置及其制造方法

Also Published As

Publication number Publication date
JP5560314B2 (ja) 2014-07-23
US7750403B2 (en) 2010-07-06
JP2013080941A (ja) 2013-05-02
KR20080003238A (ko) 2008-01-07
US20080001228A1 (en) 2008-01-03
CN101097963B (zh) 2010-06-09
KR101362955B1 (ko) 2014-02-12

Similar Documents

Publication Publication Date Title
CN101097963B (zh) 半导体装置及其制造方法
CN101110433B (zh) 半导体装置及其制造方法
CN1822351B (zh) 半导体器件及其制造方法
US8896049B2 (en) Semiconductor device and method for manufacturing the same
CN101189625B (zh) 半导体器件及其制造方法以及天线的制造方法
CN100521117C (zh) 半导体器件及其制造方法
CN101615619B (zh) 半导体器件
CN101252134B (zh) 半导体装置
CN101916763B (zh) 半导体器件的制造方法
CN101479747B (zh) 包括半导体器件的纸及其制造方法
CN102176238B (zh) 限幅器以及采用限幅器的半导体器件
CN101064320B (zh) 半导体器件及其制造方法
CN101174823B (zh) 振荡电路及具有该振荡电路的半导体器件
US8294157B2 (en) Semiconductor device and manufacturing method thereof
CN102842050B (zh) Rfid***和半导体装置
JP4718863B2 (ja) 半導体装置及び半導体装置の作製方法
JP5148932B2 (ja) 半導体装置
CN101194276A (zh) 半导体器件
JP2007201426A (ja) 半導体装置およびその作製方法
JP2008047882A (ja) 半導体装置とその作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100609