CN101090609A - 用于制造电路板的方法 - Google Patents

用于制造电路板的方法 Download PDF

Info

Publication number
CN101090609A
CN101090609A CNA2006101636039A CN200610163603A CN101090609A CN 101090609 A CN101090609 A CN 101090609A CN A2006101636039 A CNA2006101636039 A CN A2006101636039A CN 200610163603 A CN200610163603 A CN 200610163603A CN 101090609 A CN101090609 A CN 101090609A
Authority
CN
China
Prior art keywords
metal foil
layer
foil layer
laminated body
supporting substrates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101636039A
Other languages
English (en)
Inventor
高野宪治
柴田宗量
荒井和也
金井淳一
杉本薫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN101090609A publication Critical patent/CN101090609A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/108—Flash, trim or excess removal

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种用于制造电路板的方法，包括以下步骤：将金属箔层可剥离地叠置于支承基板的表面；通过积层法在该金属箔层上形成叠层体，该叠层体包括多个互连图案，所述多个互连图案之间设有绝缘层，所述多个互连图案彼此电连接；将该金属箔层与该支承基板分开，以将该叠层体剥离；以及通过光刻法蚀刻该金属箔层，以形成预定互连图案。

Description

用于制造电路板的方法
技术领域
本发明涉及一种用于制造电路板的方法。特别是，本发明涉及一种以低成本制造电路板的方法。
背景技术
图10和图11均为已知电路板(参见日本特开No.2004-235323号公报)的实例的制造过程图。
在图10A中，支承基板10包括敷铜箔的叠层件，其中在树脂板10a的正面和背面结合有铜箔11。
利用粘合层40将假金属层(dummy metal layers)41结合至支承基板10的两个表面上。利用粘合层40在假金属层41的周边处将大于所述假金属层41的双层金属叠层件43结合至支承基板10的所述表面上，以覆盖所述假金属层41(参见图10B)。所述双层金属叠层件43各自均包括铜层42以及由镍、钛或铬构成的金属层42a，该金属层42a并不被用于铜的蚀刻溶液蚀刻，金属层42a设置于铜层42上。
如图10C所示，通过积层法在各双层金属叠层件43上形成叠层体50，在该叠层体50中，多个互连图案44经由设置于其间的绝缘层46而叠层，并且利用通路(vias)48而彼此电连接。
如图10D所示，在各假金属层41的周边的内侧位置处切割所述叠层体50和支承基板10，以将各假金属层41与相应的双层金属叠层件43分开，从而剥离(detach)所述叠层体50。
如图11A所示，通过采用金属层42a作为阻隔层进行蚀刻，从而除去各双层金属叠层件43的铜层42。
如图11B所示，通过蚀刻除去金属层42a。
将叠层体50倒置(参见图11C)。均由阻焊剂构成的多个图案52形成于叠层体50的正面与背面(图11D)。采用图案52作为掩模，将所露出的互连图案44镀镍而后镀金，以形成保护镀层54(图11E)。焊料块(bump)56形成于预定位置处以完成所述电路板(图11F)。
发明内容
上述公知的制造电路板的方法具有以下问题：双层金属叠层件43最终通过蚀刻除去。因此，材料的浪费导致了成本的升高和所需步骤的增多。
因此，本发明旨在克服上述问题。本发明的目的是提供一种以低成本和少量步骤制造电路板的方法。
为实现该目的，本发明提供了以下方法。
根据本发明的一种用于制造电路板的方法包括以下步骤：将金属箔层可剥离地叠置于支承基板的表面上；通过积层法在该金属箔层上形成叠层体，该叠层体包括多个互连图案，所述多个互连图案之间设有绝缘层，所述多个互连图案彼此电连接；将该金属箔层与该支承基板分开，以将该叠层体剥离；以及通过光刻法蚀刻该金属箔层，以形成预定互连图案。
如上所述的用于制造电路板的方法还包括以下步骤：利用粘合层将假金属层结合至该支承基板的表面；利用该粘合层将该金属箔层在该金属箔层的周边处结合至该支承基板的该表面，以通过该金属箔层覆盖该假金属层，该金属箔层大于该假金属层；以及在相对于该假金属层的周边的内侧位置处切割该叠层体和该支承基板，并且将该金属箔层与该假金属层分开以将该叠层体剥离。
根据本发明的一种用于制造电路板的方法包括以下步骤：将多个金属箔层可剥离地叠置于支承基板的正面和背面上；通过积层法在各所述金属箔层上形成叠层体，各所述叠层体均包括多个互连图案，所述多个互连图案之间设有绝缘层，所述多个互连图案彼此电连接；将所述金属箔层与该支承基板分开，以将所述叠层体剥离；以及通过蚀刻除去各所述金属箔层，以形成预定互连图案。
如上所述的用于制造电路板的方法还包括以下步骤：利用粘合层将假金属层结合至该支承基板的正面和背面；利用粘合层将所述金属箔层在所述金属箔层的周边处结合至该支承基板的所述面上，以通过所述金属箔层覆盖所述假金属层，各所述金属箔层均大于相应的假金属层；以及在所述假金属层的周边的内侧位置处切割所述叠层体和该支承基板，并且将所述金属箔层与所述假金属层分开以将所述叠层体从该支承基板上剥离。
根据本发明，可剥离地叠置在该支承基板上的金属箔层未通过蚀刻除去，而是在处理后用作叠层体的互连图案之  ，因此减少了步骤且未造成浪费。而且，电路板形成在该支承基板上，并且之后与该支承基板剥离，从而有效地制造出了具有高密度互连的薄电路板。
附图说明
图1示出了金属箔层叠置在支承基板的各表面上的状态；
图2示出了多个金属箔层可剥离地叠置在支承基板上的结构的一个例子；
图3示出了多层互连图案通过积层法形成在图2所示的各金属箔层上的状态；
图4示出了在图3所示步骤中形成的叠层体与支承基板剥离的状态；
图5示出了在叠层体上的金属箔层上形成抗蚀图案的状态；
图6示出了利用抗蚀图案作为掩膜蚀刻金属箔层以形成互连图案的状态；
图7示出了阻焊剂图案形成在叠层体上的状态；
图8示出了保护镀膜形成在暴露的互连图案上的状态；
图9示出了焊料块形成在暴露的互连图案上以完成电路板的状态；
图10A至图10D示出了公知制造电路板的方法中的最初四个步骤；以及
图11A至图11F示出了公知制造电路板的方法中的最后六个步骤。
具体实施方式
以下参考附图详细地描述本发明的优选实施例。
图1至图9示出了根据本发明的用于制造电路板的方法。
如图1所示，金属箔层62可剥离地叠层于支承基板60的正面与背面。
各所述金属箔层62均由铜箔形成且厚度约为18μm-70μm。
构成支承基板60的材料具有足够的刚度以在形成工件(叠层体)和输送支承基板60的过程中获得良好的操作性能，并且具有足够的强度以防止工件的诸如皱缩与翘曲之类的变形，其中在形成工件的过程中包括绝缘层、镀敷层和类似结构的形成。在本实施例中，支承基板60为含有玻璃布(glasscloth)的环氧树脂基板，该环氧树脂基板的厚度为0.3 mm至0.4mm。支承基板60可仅由诸如含有玻璃布的环氧树脂基板之类的树脂基板形成，或者可仅由金属板形成，只要能确保预定的强度即可。
为了将各金属箔层62可剥离地叠层于支承基板60上，优选采用图2所示的结构。
就是说，利用粘合层67将假金属层68结合至支承基板60的正面和背面。利用粘合层67将各金属箔层62在各金属箔层62的周边处结合至该支承基板的所述面上以覆盖假金属层68，各金属箔层62大于相应的假金属层68。
在图2中，粗线A表示假金属层68和金属箔层62结合至粘合层67上的部分。而且，虚线B表示金属箔层62仅与假金属层68接触的部分。由此，沿着线C对金属箔层62、假金属层68以及支承基板60进行切割，可以将金属箔层62从假金属层68上剥离，其中所述线C位于假金属层68的周边的内侧位置。为了防止在虚线B所示的部分处含有空气，所以这些叠层步骤优选地在真空设备中进行。
如图3所示，在各金属箔层62上形成叠层体76，在所述叠层体76中，多个互连图案74叠置，多个互连图案74之间设置有绝缘层73并通过通路75彼此电连接。
接着，沿着图2所示的线C对所述叠层体76进行切割，以使所述叠层体76与支承基板60剥离，如图4所示。
如图5所示，在获得的所述叠层体76上的金属箔层62通过一系列光刻步骤加工：例如，通过形成抗蚀图案77，将抗蚀图案77作为掩膜蚀刻金属箔层62，并除去抗蚀图案77，从而形成互连图案78。
如图7所示，阻焊剂层78形成于叠层体76的正面和背面，以使设置在叠层体76正面的互连图案74的预定部分和设置在叠层体76背面的互连图案78的预定部分露出。如图8所示，将互连图案74和78的露出部分镀镍，而后镀金，以便形成保护镀膜82。而且，用于与外部连接的焊料块84形成于互连图案78上的该预定部分，以完成电路板86。
至于电路板86，通常先一体地形成多个电路板、然后将所获得的一体板分成所期望的电路板。
在上述实施例中，叠层体76形成于支承基板60的正面和背面。然而，叠层体76可仅形成于支承基板60的一个面上。

Claims (4)

1.一种用于制造电路板的方法，包括以下步骤：
将金属箔层可剥离地叠置于支承基板的表面上；
通过积层法在该金属箔层上形成叠层体，该叠层体包括多个互连图案，所述多个互连图案之间设有绝缘层，所述多个互连图案彼此电连接；
将该金属箔层与该支承基板分开，以将该叠层体剥离；以及
通过光刻法蚀刻该金属箔层，以形成预定互连图案。
2.根据权利要求1所述的用于制造电路板的方法，还包括以下步骤：
利用粘合层将假金属层结合至该支承基板的表面；
利用该粘合层将该金属箔层在该金属箔层的周边处结合至该支承基板的该表面，以通过该金属箔层覆盖该假金属层，该金属箔层大于该假金属层；以及
在相对于该假金属层的周边的内侧位置处切割该叠层体和该支承基板，并且将该金属箔层与该假金属层分开以将该叠层体剥离。
3.一种用于制造电路板的方法，包括以下步骤：
将多个金属箔层可剥离地叠置于支承基板的正面和背面上；
通过积层法在各所述金属箔层上形成叠层体，各所述叠层体包括多个互连图案，所述多个互连图案之间设有绝缘层，所述多个互连图案彼此电连接；
将所述金属箔层与该支承基板分开，以将所述叠层体剥离；以及
通过光刻法蚀刻各所述金属箔层，以形成预定互连图案。
4.根据权利要求3所述的用于制造电路板的方法，还包括以下步骤：
利用粘合层将假金属层结合至该支承基板的正面和背面；
利用粘合层将所述金属箔层在所述金属箔层的周边处结合至该支承基板的所述面上，以通过所述金属箔层覆盖所述假金属层，各所述金属箔层均大于相应的假金属层；以及
在各所述假金属层的周边的内侧位置处切割所述叠层体和该支承基板，并且将各所述金属箔层与相应的假金属层分开以将所述叠层体从该支承基板上剥离。
CNA2006101636039A 2006-06-16 2006-11-30 用于制造电路板的方法 Pending CN101090609A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006166990 2006-06-16
JP2006166990A JP2007335700A (ja) 2006-06-16 2006-06-16 配線基板の製造方法

Publications (1)

Publication Number Publication Date
CN101090609A true CN101090609A (zh) 2007-12-19

Family

ID=38860437

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101636039A Pending CN101090609A (zh) 2006-06-16 2006-11-30 用于制造电路板的方法

Country Status (5)

Country Link
US (1) US20070289704A1 (zh)
JP (1) JP2007335700A (zh)
KR (1) KR100858305B1 (zh)
CN (1) CN101090609A (zh)
TW (1) TW200803682A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102448250A (zh) * 2010-10-04 2012-05-09 三星电机株式会社 制造印刷电路板的方法
CN104538320A (zh) * 2014-12-31 2015-04-22 广州兴森快捷电路科技有限公司 无芯板制造方法
CN108136736A (zh) * 2015-12-07 2018-06-08 三井金属矿业株式会社 层叠体的制造方法和带树脂层的金属箔
CN113196892A (zh) * 2018-12-14 2021-07-30 三菱瓦斯化学株式会社 半导体元件搭载用封装基板的制造方法
CN116744585A (zh) * 2023-08-15 2023-09-12 江苏普诺威电子股份有限公司 超薄介厚基板及其制作方法、音圈马达

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009290080A (ja) * 2008-05-30 2009-12-10 Ngk Spark Plug Co Ltd 多層配線基板の中間製品、多層配線基板の製造方法
JP5203045B2 (ja) * 2008-05-28 2013-06-05 日本特殊陶業株式会社 多層配線基板の中間製品、多層配線基板の製造方法
TWI393233B (zh) * 2009-08-18 2013-04-11 Unimicron Technology Corp 無核心層封裝基板及其製法
KR20110077403A (ko) 2009-12-30 2011-07-07 삼성전기주식회사 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
JP6063183B2 (ja) * 2012-08-31 2017-01-18 パナソニックＩｐマネジメント株式会社 剥離可能銅箔付き基板及び回路基板の製造方法
KR20210100589A (ko) * 2018-12-14 2021-08-17 미츠비시 가스 가가쿠 가부시키가이샤 반도체 소자 탑재용 패키지 기판의 제조 방법
KR20210009972A (ko) * 2019-07-18 2021-01-27 삼성전자주식회사 플렉서블 케이블

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4568413A (en) * 1983-07-25 1986-02-04 James J. Toth Metallized and plated laminates
US5761801A (en) * 1995-06-07 1998-06-09 The Dexter Corporation Method for making a conductive film composite
JP3001485B2 (ja) 1997-11-20 2000-01-24 富山日本電気株式会社 多層プリント配線板の製造方法
US6248247B1 (en) * 1998-12-01 2001-06-19 Visteon Global Technologies, Inc. Method of fortifying an air bridge circuit
JP3811680B2 (ja) * 2003-01-29 2006-08-23 富士通株式会社 配線基板の製造方法
CN101409239B (zh) * 2003-05-23 2011-10-05 富士通株式会社 布线板制造方法
JP2005203680A (ja) * 2004-01-19 2005-07-28 Murata Mfg Co Ltd インターポーザキャパシタの製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102448250A (zh) * 2010-10-04 2012-05-09 三星电机株式会社 制造印刷电路板的方法
CN104538320A (zh) * 2014-12-31 2015-04-22 广州兴森快捷电路科技有限公司 无芯板制造方法
CN104538320B (zh) * 2014-12-31 2018-07-20 广州兴森快捷电路科技有限公司 无芯板制造方法
CN108136736A (zh) * 2015-12-07 2018-06-08 三井金属矿业株式会社 层叠体的制造方法和带树脂层的金属箔
CN113196892A (zh) * 2018-12-14 2021-07-30 三菱瓦斯化学株式会社 半导体元件搭载用封装基板的制造方法
CN116744585A (zh) * 2023-08-15 2023-09-12 江苏普诺威电子股份有限公司 超薄介厚基板及其制作方法、音圈马达
CN116744585B (zh) * 2023-08-15 2023-10-03 江苏普诺威电子股份有限公司 超薄介厚基板及其制作方法、音圈马达

Also Published As

Publication number Publication date
KR20070120014A (ko) 2007-12-21
TW200803682A (en) 2008-01-01
JP2007335700A (ja) 2007-12-27
US20070289704A1 (en) 2007-12-20
KR100858305B1 (ko) 2008-09-11

Similar Documents

Publication Publication Date Title
CN101090609A (zh) 用于制造电路板的方法
US7441330B2 (en) Process for producing circuit board
US7935891B2 (en) Wiring board manufacturing method
KR101025520B1 (ko) 다층 인쇄회로기판 제조방법
JP4332162B2 (ja) 配線基板の製造方法
CN106340461B (zh) 一种超薄无芯封装基板的加工方法和结构
US20200365313A1 (en) Inductor and method of manufacturing the same
CN106409688A (zh) 一种超薄无芯封装基板的加工方法和结构
KR101095211B1 (ko) 기판 제조용 캐리어 부재 및 이를 이용한 기판 제조방법
JP2004031682A (ja) プリント配線基板の製造方法
KR20120047826A (ko) 다층 배선기판
KR100897668B1 (ko) 캐리어를 이용한 인쇄회로기판의 제조 방법
JP5607604B2 (ja) キャリア部材
KR20160014456A (ko) 연성 인쇄회로기판 및 그 제조 방법
JP2005079402A (ja) 回路基板およびその製造方法
TWI384923B (zh) A multilayer circuit board having a wiring portion, and a method of manufacturing the same
KR20090011528A (ko) 인쇄회로기판의 제조방법
JP2007013048A (ja) 多層配線基板の製造方法
CN216217750U (zh) 一种电镀式阶梯焊盘pcb
KR100728764B1 (ko) 다층인쇄회로기판 및 그 제조방법
KR101154567B1 (ko) 인쇄회로기판의 제조 방법
TW201010558A (en) Preformed printed circuit board and mounting method for printed circuit board
CN113316318A (zh) 一种电镀式阶梯焊盘pcb及制造技术
KR101905881B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR20130046313A (ko) 인쇄회로기판 및 그의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20071219