CN101060332A

CN101060332A - 以低位信号控制的数字模拟转换器

Info

Publication number: CN101060332A
Application number: CN 200610077111
Authority: CN
Inventors: 林宛儒; 陈淳杰; 徐锦鸿; 吕南谷
Original assignee: Individual
Current assignee: Lin Wanru; PRIVATE ZHONGYUAN UNIV
Priority date: 2006-04-19
Filing date: 2006-04-19
Publication date: 2007-10-24

Abstract

一种以低位信号控制的数字模拟转换器，其特征在于用以根据第一参考电压及第二参考电压将n位数字数据转成模拟信号输出，该n位数字数据具有较高位数据与较低位数据，该数字/模拟转换器包括解码单元，将该较高位数据转换为解码信号、电阻串，设于该第一参考电压及该第二参考电压之间，具有多个相互串联且有实质相同电阻值的第一电阻，及设于该等第一电阻至少一端的至少一第二电阻、多个第一开关，设于该等第一节点与该输出端之间，且该等第一开关可受该解码信号控制而选择性导通该等第一节点其中之一与输出端，及多个第二开关，设于该第二节点与该第二参考电压之间，各该第二开关可受该较低位数据控制而选择性导通该第二节点与该第二参考电压。

Description

以低位信号控制的数字模拟转换器

技术领域

本发明涉及一种以低位信号控制的数字模拟转换器，特别是涉及一种减少被动元件电阻数及开关数的数字/模拟转换器。

背景技术

数字/模拟转换器已广泛应用于各种集成电路领域，例如液晶显示器驱动电路(图未示)中，典型的数字/模拟转换器1如图1所示，其包括由多个电阻R1-R8组成的电阻串10及开关组11。根据输入的数字数据D0-D2开启对应的开关组11其中一开关S0～S7，以连接对应的节点n0～n7至输出Vout。此一电路架构需要2^N个电阻及开关，其中N代表位分辨率(bit resolution)，此3位(D0-D2)的数字/模拟转换器1需要23，即8个相同电阻值的电阻R1-R8。电阻R1-R8将跨于电阻串10两端的第一参考电压+Vref与第二参考电压-Vref(例如为0V)的电压差(ΔV＝+Vref-(-Vref))分成8个相同的电压差段(voltage step)。如此，每一电阻R1-R8皆分配到ΔV/8的压降。因此节点n0的电压为-Vref(0V)，随后的每一节点n1-n7可分别得到-Vref+(1/8)ΔV～-Vref+(7/8)ΔV的压降。节点n0-n7连接多任务器11的对应输入端i0-i7，且每一输入端i0-i7耦接至一对应开关S0-S7。这些开关S0-S7会于启动时耦接其中一输入端(例如i0)至输出(Vout)。举例来说，若开关组11接收的数据D0-D2为“101”，开关组11经解码器(图未示)解码后为“5”并控制对应的开关S5导通，如此使节点n5的电压-Vref+(5/8)ΔV耦接至输出(Vout)。此种传统的数字/模拟转换器1仅适合用于低位解析的电路中，因为电阻数及开关数皆会随位数增加而成幂次成长(n位需要2^N个电阻及开关数量(2^N个))，而无法缩小布局面积。

图2为另一传统的数字/模拟转换器2，其亦具有由多个电阻R1-R8组成的电阻串20及开关组21。开关组21根据输入的数字数据D0及D0开启对应的开关S0～S7、D1及D1开启对应的开关S8～S11，D2及D2开启对应的开关S12及S13。举例来说，若开关组21接收的数据D0-D2为“101”，开关组21控制对应的开关S5、S10及S13导通，如此使节点n5的电压-Vref+(5/8)ΔV耦接至输出(Vout)。此种数字/模拟转换器2虽然解码方式较简单，但需要的电阻数量及开关数量仍然较多，且所占布局面积更大。

发明内容

因此，本发明的目的，即在提供一种能减少被动元件电阻数及开关，以达到减少电路面积以及降低成本的以低位信号控制的数字模拟转换器。

于是，本发明提供一种提供以低位信号控制的数字模拟转换器，用以根据第一参考电压及第二参考电压将n位数字数据转成模拟信号输出，该n位数字数据具有较高位数据与较低位数据，及该数字/模拟转换器具有输出端，该数字/模拟转换器包括解码单元，将该较高位数据转换为解码信号、电阻串，设于该第一参考电压及该第二参考电压之间，具有多个相互串联且具有实质相同电阻值的第一电阻，及设于该等第一电阻至少一端的至少一第二电阻，该等第一电阻间界定形成多个第一节点，该等第二电阻间形成多个第二节点、多个第一开关，设于该等第一节点与该输出端之间，且该等第一开关可受该解码信号控制而选择性导通该等第一节点其中之一与该输出端，及多个第二开关，设于该第二节点与该第二参考电压之间，各该第二开关可受该较低位数据控制而选择性导通该第二节点与该第二参考电压。

借由本发明，本发明通过以较低位数据作为控制信号的数字/模拟转换器，应用于高分辨率的数字/模拟转换器时可大幅减少电阻及开关元件数量，可降低解码器的成本且电路布局面积亦相对较小。

附图说明

下面通过最佳实施例及附图对本发明同平面的超宽频平面天线进行详细说明，附图中：

图1是一电路示意图，说明已知一数字/模拟转换器；

图2是一电路示意图，说明已知另一数字/模拟转换器；

图3是一电路示意图，说明本发明n位以低位信号控制的数字模拟转换器一第一较佳实施例；

图4是一电路示意图，说明该第一较佳实施例其n＝3时的电路；

图5是一电路示意图，说明该n位以低位信号控制的数字模拟转换器一第二较佳实施例；

图6是一电路示意图，说明该第二较佳实施例其n＝3时的电路；

图7是一电路示意图，说明本发明n位以低位信号控制的数字模拟转换器一第三较佳实施例；

图8是一电路示意图，说明本发明n位以低位信号控制的数字模拟转换器一第四较佳实施例；

图9是一电路示意图，说明本发明n位以低位信号控制的数字模拟转换器一第五较佳实施例。

具体实施方式

有关本发明的前述及其它技术内容、特点与功效，在以下配合参考图式的五个较佳实施例的详细说明中，将可清楚地呈现。

第一实施例

参阅图3及图4，本发明的第一实施例数字/模拟转换器3包括设于第一参考电压+Vref及第二参考电压-Vref之间的电阻串30及第一开关32。该电阻串30包括2^n-1个串联的电阻值为R的第一电阻R1，以及在最上方第一电阻R1与第一参考电压+Vref间设有电阻值为1/2R的第二电阻R2，及在最下方第一电阻R1与第二参考电压-Vref间设有二串联的第二电阻R2。该等第一开关32具有多个第一子开关(S0～S2^n-1-1)平行地设于该电阻串30的对应节点(m0～m2^n-1-1)与输出端Vout之间，及多个第二子开关T0～T2^n-1-1平行地设于该电阻串30的对应节点O0～m2^n-1-2与输出端Vout间。每一第一子开关S0～S2^n-1-1会受解码单元31其中解码器310经解码后的解码信号0～2ⁿ-1的控制而导通，每一第二子开关T0～T2^n-1-1会受解码器311经解码后的解码信号0～2ⁿ-1的控制而导通。其中，解码器310会受最低位的信号D0控制致能(enable)，解码器311则受最低位的信号D0控制致能(enable)。

在电阻串30上方的第二电阻R2两端的节点O2、O3与第一参考电压+Vref间设有可受最低位(LSB)数据D0、D0的控制而导通的开关U2及U3，及在电阻串30下方的第二电阻R2两端的节点O0及O1与第二参考电压-Vref间设有可受最低位(LSB)数据D0及D0的控制而导通的开关U0及U1。

当输入的数字数据的最低位(LSB)数据为D0(第一最低位数据，例如二进制的“1”)时，解码器310被致能，及开关U1及U3导通，使得位于第一个第二电阻R2顶端的一第二节点O3耦接至第一参考电压+Vref，位于电阻串30尾端二第二电阻R2间的第二节点O1耦接至第二参考电压-Vref，电阻串30跨于节点O3与节点O1之间的电压差ΔV＝+Vref-(-Vref)。数字数据中的较高位数据Dn-1～D1经解码器310解码后输出一对应的解码信号以控制第一子开关S0～S2^n-1-1其中之一导通，使连接到导通开关的对应节点耦接至输出端Vout上，经由分压原理可得到输出端Vout的电压等于对应节点其中之一m0～m2^n-1-1的电压。

反之，输入的数字数据的最低位(LSB)数据为D0(第二最低位数据，例如二进制的“0”)时，解码器311被致能，第二开关U0及U2导通，使得位于电阻串30顶端的第二电阻R2与第一电阻R1间的第二节点O2耦接至第一参考电压+Vref，位于电阻串30尾端的该第二电阻R5末端的节点O0耦接至第二参考电压-Vref，电阻串30跨于节点O0与节点O2之间的电压差ΔV＝+Vref-(-Vref)。较高位数据Dn-1～D1经解码后则输出对应的解码信号以控制第二子开关T0～T2^n-1-1其中之一导通，使对应的节点耦接至输出端Vout上，经由分压原理可得到输出端Vout的电压等于对应节点O0～m2^n-1-2其中之一的电压。

例如，当如图4所示为3位(n＝3)数字/模拟转换器时，输入的数字数据为D2-D0。较高位的数据D2-D1会输入解码单元31的解码器310、311解码输出控制对应的开关S0～S3、T0～T3，最低位数据D0或D0则控制对应的开关U0-U3及致能对应的解码器310、311。例如输入D2-D0的数据为“110”时，则解码器311被最低位“0”致能，D2-D1的二进制数据“11”经解码器311解码为十进制的“3”控制开关S3、导通。最低位“0”则控制开关U0及U2导通。如此由第一参考电压+Vref输出的电流i经由节点m3、电阻R1、节点m2及开关S2流至第二参考电压-Vref而构成电流回路，并使输出端Vout的电压等于节点m2的电压。假设第一参考电压+Vref＝8v、第二参考电压-Vref＝0v，第一电阻R1＝1Ω、第二电阻R2＝1/2Ω，节点m2的电压耦接至输出端(Vout)＝-Vref+-Vref×(2R1+2R2/3R1+2R2)＝0+8×3/4＝6V。

通过本较佳实施例的数字/模拟转换器3，其仅需要2^n-1+2个电阻及2×2^n-1+4个开关，且仅需要两个n-1位的解码器，电路布局面积相对较小，适用于高分辨率的数字/模拟转换器中。

第二实施例

如图5所示，与第一实施例主要不同处是在于具有2^n-1个第一开关S0～S2^n-1-1平行地设于该电阻串40的对应节点m0～m2^n-1-1与输出端Vout之间，每一开关S0～S2^n-1-1会受对应的解码信号0～2^n-1-1的控制而导通。在该电阻串40的上方设有与最上方第一电阻R1并联的第二电阻R2，在最下方第一电阻R1与第二参考电压-Vref之间则串联第二电阻R2。第二开关U2设于节点O2与第一参考电压+Vref间，第二开关U1设于节点O1与第一参考电压+Vref间，及第二开关U0设于下方节点O0与第二参考电压-Vref间。第二开关U2可受最低位(LSB)数据D0的控制而导通，第二开关U1及第二开关U0则受最低位(LSB)数据D0的控制而导通。

当输入的数字数据的最低位(LSB)数据为D0(第一最低位数据，例如二进制的“1”)时，第二开关U2导通，使得位于第一个第二电阻R2顶端的第二节点O2耦接至第一参考电压+Vref，位于最后一第二电阻R2的尾端耦接至第二参考电压-Vref，电阻串40跨于第二参考电压-Vref与节点O2之间的电压差ΔV＝+Vref-(-Vref)。较高位数据Dn-1～D1经解码后则输出对应的解码信号以控制该等第一开关S0～S2^n-1-1其中之一导通，使对应的节点m0～m2^n-1-1其中之一耦接至输出端Vout上，经由分压原理可得到输出端Vout的电压值等于该对应节点m0～m2^n-1-1其中之一的电压值。

反之，当输入的数字数据的最低位(LSB)数据为D0(第二最低位数据，例如二进制的“0”)时，第二开关U0、U1导通，使得该第一个第一电阻R1的顶端耦接至第一参考电压+Vref，电阻串40尾端的该第一电阻R1与该第二电阻R2间的第二节点O0耦接至第二参考电压-Vref，电阻串40跨于第一电阻R1的顶端与节点O1之间的电压差ΔV＝+Vref-(-Vref)。较高位数据Dn-1～D1经解码后则输出对应的解码信号以控制该等第一开关S0-S2^n-1-1其中之一导通，使该等节点m0-m2^n-1-1其中之一对应的节点耦接至输出端Vout上，经由分压原理可得到输出端Vout的电压值等于该等节点m0-m2^n-1-1其中之一的电压值。

当有一笔数字数据输入时，例如3位(即当n＝3时)的数字数据D2-D0输入时(见图6)，较高位的数据D2-D1会输入解码器31解码输出控制对应的开关S0-S3，最低位数据D0或D0则控制对应的开关U0-U2。例如输入D2-D0的数据为“101”时，则D2-D1的数据“10”经解码器31解码为十进制“2”控制开关S2导通。最低位“1”则控制开关U2导通。如此由第一参考电压+Vref流出的电流i经由电阻R2、R1及开关S2、电阻R2流至第二参考电压-Vref而构成电流回路，并使输出端Vout的电压等于节点m2的电压。假设第一参考电压+Vref＝8v、第二参考电压-Vref＝0v，第一电阻R1＝1Ω、第二电阻R2＝1/2Ω，节点m2的电压耦接至输出端Vout＝-Vref+-Vref×(2R1+R2/3R1+2R2)＝0+8×2.5/4＝5V。

通过本较佳实施例的数字模拟转换器，其仅需要2^n-1+2个电阻及2^n-1+3个开关，且仅需要n-1位的解码器，电路面积相对较小，适用于高分辨率的数字模拟转换器中。

第三实施例

如图7所示，本较佳实施例与第二较佳实施例不同处是在于电阻串50的最上方与设有二个并联的第一电阻R1，其余与第二较佳实施例相同不再赘述。

当输入的数字数据的最低位(LSB)数据为D0(第二最低位数据，例如二进制的“0”)时，第二开关U0、U1导通，使得位于第一个第一电阻R1顶端的第二节点O1耦接至第一参考电压+Vref，位于电阻串50尾端的第一电阻R1与该第二电阻R2间的第二节点O0耦接至第二参考电压-Vref，电阻串50跨于节点O0与节点O1之间的电压差ΔV＝+Vref-(-Vref)。较高位数据Dn-1～D1经解码后则输出对应的解码信号以控制该等第一开关S0～S2^n-1-1其中之一对应的开关导通，使该等节点m0～m2^n-1-1其中之一对应的节点耦接至输出端Vout上，经由分压原理可得到输出端Vout的电压值等于该等节点m0-m2^n-1-1其中之一的电压值。

通过本较佳实施例的数字模拟转换器，其仅需要2^n-1+2个电阻及2^n-1+2个开关，且仅需要一n-1位的解码器，占用电路面积相对较小，适用于高分辨率的数字模拟转换器中。

第四实施例

如图8所示，本实施例的电阻串60包括多个串联的第一电阻R1，在第一电阻R1的上端与第一参考电压+Vref之间串联设有四个第二电阻R2，在多个第一电阻R1的下端与第二参考电压-Vref间串联设有三个第二电阻R2。在该电阻串60的节点m0～m2^n-2-1与输出端Vout之间平行的设有多个对应的开关S0～S2^n-2-1，每一开关S0～S2^n-2-1会受接收较高位数据Dn-1～D2输入解码器31经解码后传出对应的解码信号0～2^n-2-1以控制导通。

在节点O7与第一参考电压+Vref间以及节点O3与第二参考电压-Vref间设有可供解码信号“0”控制导通的第二开关U0，在节点O6与第一参考电压+Vref间以及节点O2与第二参考电压-Vref间设有可供解码信号“1”控制导通的第二开关U1，节点O5与第一参考电压+Vref间以及节点O1与第二参考电压-Vref间设有可供解码信号“2”控制导通的第二开关U2，以及节点O4与第一参考电压+Vref间以及节点O0与第二参考电压-Vref间设有可供解码信号“3”控制导通的第二开关U3。

当输入一笔数字数据后，较低二位数据D1、D0会经由解码器62解码后输出控制开关U0～U3其中之一导通，使节点O7～O4其中之一耦接至第一参考电压+Vref及节点O3～O0其中之一耦接至第二参考电压-Vref。接着较高位数据D2～Dn-1经解码器31解码后输出对应的解码信号0～2^n-2-1控制该等第一开关S0～S2^n-2-1其中之一导通，使该等节点m0～m2^n-2-1其中之一耦接至输出端Vout，由分压原理可得到输出端Vout的电压值等于该等节点m0～m2^n-2-1其中之一对应的节点的电压值。

通过本较佳实施例的数字模拟转换器，其仅需要2^n-2+6个电阻及2^n-2+8个开关，且仅需要一n-2位的解码器31及一二位解码器62，所需解码器的成本较低且占用电路面积相对较小，适用于高分辨率的数字模拟转换器中。

第五实施例

如图9所示，本实施例的电阻串70包括2^n-m个串联的第一电阻R1，电阻串70具有2^n-m个第一节点m0～m2^n-m-1，每一节点m0～m2^n-m-1与该输出端Vout之间设有对应的第一开关S0～S2^n-m-1，其可受对应的解码信号0～2^n-m-1控制导通，在第一电阻R1的上端与第一参考电压+Vref之间并联设有2^m个第二电阻R2_1～R2_2^m，该等第二电阻R2_1～R2_2^m的电阻值由左至右依序递减为R～2/2^mR、1/2^mR，由左至右的每一第二电阻R2_1～R2_2^m与第一参考电压+Vref之间设有对应的第二开关U0～U2^m-1，该等第二开关U0～U2^m-1可受解码器74对较低m位数据Dm-1～D0解码后的解码信号0～2^m-1控制导通。

在多个第一电阻R1的下端与第二参考电压-Vref间亦并联设有2^m-1个第二电阻R2_1～R2_2^m-1。该等第二电阻R2_1～R2_2^m-1的电阻值由右至左依序递减为2^m-1/2^mR～1/2^mR，由右至左的每一第二电阻R2_1～R2_2^m-1与第二参考电压-Vref之间设有该对应的第二开关U2^m-1～U1，及在节点m0与第二参考电压-Vref之间设有第二开关U0。该等第二开关U0～U2^m-1可受经将较低m位数据Dm-1～D0解码后的解码信号0～2^m-1控制导通。

当输入一笔数字数据后，较低m位数据D0～Dm-1经解码器74解码后输出对应的解码信号0～2^m-1控制第二开关U0～U2^m-1其中之一对应的开关导通，使第一参考电压+Vref经第二开关U0～U2^m-1其中之一对应的开关导通与第二参考电压-Vref在电阻串70形成电压差ΔV＝+Vref-(-Vref)。接着较高位数据Dm～Dn-1经解码器72解码后输出对应的解码信号0～2^n-m-1控制第一开关S0～S2^n-m-1其中之一对应开关导通，使节点m0～m2^n-m-1其中之一对应节点耦接至输出端Vout，由分压原理可得到输出端Vout的电压值等于该等节点m0～m2^n-m-1其中之一对应节点的电压值。

通过本较佳实施例的数字模拟转换器，其仅需要(2^n-m-1)+(2^m+1-1)*2^m个电阻及2*2^n-m+8个开关，且仅需要一m位解码器74及一n-m位的解码器72，可降低解码器的成本且电路布局面积亦相对较小，适用于高分辨率的数字模拟转换器中。

通过上述，本发明通过以较低位数据作为控制信号的数字/模拟转换器，应用于高分辨率的数字/模拟转换器时可大幅减少电阻及开关元件数量，可降低解码器的成本且电路布局面积亦相对较小。

Claims

1.一种以低位信号控制的数字模拟转换器，用以根据第一参考电压及第二参考电压将n位数字数据转成模拟信号输出，该n位数字数据具有较高位数据与较低位数据，及该数字/模拟转换器具有输出端，其特征在于该数字/模拟转换器包含：

解码单元，将该较高位数据转换为解码信号；

电阻串，设于该第一参考电压及该第二参考电压之间，具有多个相互串联且具有实质相同电阻值的第一电阻，及设于该等第一电阻至少一端的至少一第二电阻，该等第一电阻间界定形成多个第一节点，该等第二电阻间形成多个第二节点；

多个第一开关，设于该等第一节点与该输出端之间，且该等第一开关可受该解码信号控制而选择性导通该等第一节点其中之一与该输出端；及

多个第二开关，设于该第二节点与该第二参考电压之间，各该第二开关可受该较低位数据控制而选择性导通该第二节点与该第二参考电压。

2.如权利要求1所述的以低位信号控制的数字模拟转换器，其特征在于：该较低位数据包括该n位数字数据中的最低位，该较高位数据包括该n位数字数据中的第二位至第n位。

3.如权利要求2所述的以低位信号控制的数字模拟转换器，其特征在于：该第一电阻的电阻值为该第二电阻的电阻值的2倍，其中该等第二电阻的电阻值实质相同。

4.如权利要求3所述的以低位信号控制的数字模拟转换器，其特征在于：其中在该等第一电阻的第一个第一电阻与该第一参考电压之间串联一第二电阻，在该等第一电阻的最后第一电阻与该第二参考电压之间串联二第二电阻。

5.如权利要求4所述的以低位信号控制的数字模拟转换器，其特征在于：其中该解码单元包括第一解码器，可受第一最低位数据致能导通，以将该较高位数据转换为解码信号输出；及第二解码器，可受第二最低位数据而致能导通，以将该较高位数据转换为解码信号输出。

6.如权利要求5所述的以低位信号控制的数字模拟转换器，其特征在于：等第一开关具有多个第一子开关，各该第一子开关分别设于该等第一电阻的两相反端与该输出端之间，并接受由该第一解码器输出的该解码信号控制而选择性导通；及多个对第二子开关，各该对第二子开关是设于该等第一电阻的两相反端与该输出端间，且受该由该第二解码器输出的解码信号控制而选择性地导通。

7.如权利要求6所述的以低位信号控制的数字模拟转换器，其特征在于：其中当该等第二开关受该第一最低位数据控制而导通时，该第一参考电压耦接该该电阻串第一个第二电阻顶端的第二节点，该第二参考电压耦接该电阻串尾端二第二电阻间的第二节点。

8.如权利要求7所述的以低位信号控制的数字模拟转换器，其中当该等第二开关受该第二最低位数据控制导通时，该第一参考电压耦接至该电阻串顶端的该第二电阻与该第一电阻间的第二节点，及该第二参考电压耦接至该电阻串尾端的该第二电阻的末端的第二节点。

9.如权利要求3所述的以低位信号控制的数字模拟转换器，该至少一第二电阻是为在该等第一电阻的第一个第一电阻旁并联地设有一第二电阻，及在该等第一电阻的最后第一电阻尾端与该第二参考电压之间串联设有一第二电阻。

10.如权利要求9所述的以低位信号控制的数字模拟转换器，其中各该第一开关对应设于第一电阻一端与该输出端间，且受对应的解码信号控制而导通。

11.如权利要求10所述的以低位信号控制的数字模拟转换器，当该等第二开关受第一最低位数据控制而导通时，该第一参考电压耦接于该第一个第二电阻的顶端，及该第二参考电压是耦接于该最后一第二电阻的尾端。

12.如权利要求10所述的以低位信号控制的数字模拟转换器，当该等第二开关受第二最低位数据控制而导通时，该第一参考电压耦接该第一个第一电阻的顶端，及该第二参考电压耦接该电阻串尾端的该第一电阻与该第二电阻间的第二节点。

13.如权利要求10所述的以低位信号控制的数字模拟转换器，其中在该等第一电阻的第一个第一电阻与该第一参考电压之间还并联地设有二第一电阻，及在该等第一电阻的最后第一电阻与该第二参考电压之间串联设有一第二电阻。

14.如权利要求13所述的以低位信号控制的数字模拟转换器，其中各该第一开关对应设于第一电阻一端与该输出端间，且受该较高位数据的对应的解码信号控制而导通。

15.如权利要求14所述的以低位信号控制的数字模拟转换器，当该等第二开关受第二最低位数据控制而导通时，该第一参考电压耦接该第一个第一电阻顶端的第二节点，及该第二参考电压耦接该电阻串尾端的第一电阻与该第二电阻间的第二节点。

16.如权利要求14所述的以低位信号控制的数字模拟转换器，其中该较低位数据包括该n位数字数据的最低位与较低第二位，该较高位数据包括该n位数字数据的第三位至第n位。

17.如权利要求16所述的以低位信号控制的数字模拟转换器，还包括另一解码器接收该较低位数据并转换为一解码信号输出控制对应的第二开关。

18.如权利要求17所述的以低位信号控制的数字模拟转换器，其中该第一电阻的电阻值为该第二电阻的电阻值的4倍，其中该等第二电阻的电阻值实质相同。

19.如权利要求18所述的以低位信号控制的数字模拟转换器，其中该至少一第二电阻包括在该等第一电阻的第一个第一电阻与该第一参考电压之间串联的三个第二电阻，以及在该等第一电阻的最后第一电阻与该第二参考电压之间串联的三个第二电阻。

20.如权利要求19所述的以低位信号控制的数字模拟转换器，其中各该第一开关对应设于第一电阻一端与该输出端间，且受该较高位数据的对应的解码信号控制而导通。

21.如权利要求20所述的以低位信号控制的数字模拟转换器，其中各该第二开关受该较低位数据的对应的解码信号控制而导通。

22.如权利要求1所述的以低位信号控制的数字模拟转换器，其中该较低位数据包括该n位数字数据的较低m位数据，该较高位数据包括该n位数字数据的较高第n-m位数据，其中该m＜n。

2 3.如权利要求22所述的以低位信号控制的数字模拟转换器，还包括另一解码器接收该较低位m位数据并转换为解码信号输出控制对应的第二开关。

24.如权利要求23所述的以低位信号控制的数字模拟转换器，其中该至少一第二电阻包括在该等第一电阻的第一个第一电阻与该第一参考电压之间并联的2m个第二电阻，以及在该等第一电阻的最后第一电阻与该第二参考电压之间并联的2^m-1个第二电阻。

25.如权利要求24所述的以低位信号控制的数字模拟转换器，其中该m个第二电阻的电阻值依序为R～1/2^mR。

26.如权利要求25所述的以低位信号控制的数字模拟转换器，其中该m-1个第二电阻的电阻值依序为2^m-1/2^mR～1/2^mR。

27.如权利要求26所述的以低位信号控制的数字模拟转换器，其中各该第一开关对应设于第一电阻一端与该输出端间，且受该较高位数据的对应的解码信号控制而导通。

28.如权利要求27所述的以低位信号控制的数字模拟转换器，其中各该第二开关受该较低位数据的对应的解码信号控制而导通。